專利名稱：具有包含勢壘金屬的凸塊組合件的晶片級封裝(wlp)裝置的制作方法
技術領域：
本發(fā)明涉及半導體裝置的制造。
背景技術：
半導體裝置的制造中所使用的傳統(tǒng)制作工藝采用微光刻將集成電路圖案化到由例如硅或類似材料等半導體形成的圓形晶片上。通常，將經(jīng)圖案化的晶片分割成個別集成電路芯片或裸片以將所述集成電路彼此分離。使用各種封裝技術來組裝或封裝所述個別集成電路芯片以形成可安裝到印刷電路板的半導體裝置。多年來，封裝技術已演變而開發(fā)出更小、更廉價、更可靠且更環(huán)保的封裝。舉例來說，已開發(fā)出芯片尺寸封裝技術，其采用具有不大于集成電路芯片的面積的1.2倍的表面積的直接表面可安裝封裝。晶片級封裝是一種借以在單個化之前在晶片級上封裝集成電路芯片的新興芯片尺寸封裝技術，其囊括了多種技術。晶片級封裝將晶片制作工藝擴展為包含裝置互連及裝置保護過程。因此，晶片級封裝通過允許在晶片級上集成晶片制作、封裝、 測試及老化過程而流線化制造工藝。
發(fā)明內(nèi)容
描述晶片級封裝(WLP)裝置，其包含凸塊組合件，所述凸塊組合件包括經(jīng)配置以抑制凸塊組合件內(nèi)的電遷移的勢壘層。在一實施方案中，所述凸塊組合件包含形成于所述 WLP裝置的集成電路芯片上的銅柱。給所述銅柱的外表面施加由例如鎳(Ni)等金屬形成的勢壘層以抑制所述凸塊組合件中的電遷移。在所述勢壘層上方施加由例如錫(Sn)等金屬形成的防氧化帽。所述防氧化帽抑制在所述凸塊組合件的制作期間所述勢壘層的氧化且充當可在環(huán)氧樹脂研磨期間被研磨使得所述勢壘層的厚度不受影響的犧牲層。提供此發(fā)明內(nèi)容以按簡化形式引入下文在具體實施方式
中進一步描述的概念精選。此發(fā)明內(nèi)容并不打算識別所請求標的物的關鍵特征或實質特征，也不打算用于協(xié)助確定所請求標的物的范圍。
參考附圖描述詳細說明。在說明中的不同實例及各圖中使用相同參考編號可指示類似或等同的物項。圖1是圖解說明根據(jù)本發(fā)明的實例性實施方案的WLP裝置的示意性部分橫截面?zhèn)纫暳⒚鎴D。圖2是圖解說明安裝到電子裝置的印刷電路板的圖1的WLP裝置的示意性部分橫截面立面圖。圖3是圖解說明用于制作例如圖1中所示的WLP裝置的WLP裝置的實例性實施方案中的工藝的流程圖。圖4A到圖4K是圖解說明根據(jù)圖3中所示的工藝制作例如圖1中所示的裝置的WLP裝置的示意性部分橫截面?zhèn)纫暳⒚鎴D。
具體實施例方式鍵電遷移減輕是WLP裝置的制造中的重要設計考慮因素。電遷移涉及例如銅等導體的金屬原子的漸進輸送，這是由于流動穿過所述導體的電流所致。此原子輸送可致使在所述導體內(nèi)形成空洞、裂縫或其它缺陷。特定來說，WLP裝置的凸塊組合件(例如，焊料接合處)內(nèi)的電遷移可導致凸塊組合件的過早故障，從而減小WLP裝置的可靠性。一些WLP裝置包括采用銅(Cu)柱結構的凸塊組合件，其中所述凸塊組合件包含沉積在再分布層(RDL)墊上的銅柱，所述銅柱上方形成有焊料凸塊。在高溫度及/或高電流的條件下，電遷移可致使銅柱的一部分溶解到凸塊組合件的焊料中而呈銅-錫金屬間化合物(IMC)的形式。裂縫、空洞或其它缺陷可在此金屬間化合物內(nèi)形成，從而導致凸塊組合件的故障。為了抑制WLP裝置的采用銅柱結構的凸塊組合件中的電遷移，可給銅柱的外表面施加由鎳(Ni)形成的勢壘層，使得所述勢壘層變?yōu)楹噶系臐櫇癖砻?。鎳與焊料中的錫的電遷移反應速率低于形成銅柱的銅與錫的電遷移反應速率。因此，鎳勢壘層的施加增加凸塊組合件的電遷移壽命。然而，已發(fā)現(xiàn)給具有銅柱結構的凸塊組合件施加鎳勢壘層顯著減小WLP裝置的墜落測試(DT)可靠性。更具體來說，通常已使用無電鍍敷工藝給銅柱施加鎳勢壘層(無電鎳)。因此，磷(P)固有地存在于勢壘層的鎳中。此磷可阻礙焊料到鎳勢壘層的接合，從而導致弱化的連接及不良的墜落測試可靠性性能。為了避免凸塊組合件中的此磷相關弱性，可使用電解鍍敷工藝來施加鎳勢壘層 (電解鎳)。然而，由于用來形成銅柱的鍍敷工藝可展現(xiàn)出大的變化，因此可難以控制電解鎳的厚度。因此，在環(huán)氧樹脂研磨工藝期間可能將鎳研磨掉，從而減小勢壘層的有效性。此外，在采用電解鎳的情況下，可在施加形成焊料凸塊的焊料之前在勢壘層的表面中發(fā)生氧化。此氧化(不容易通過常規(guī)技術(例如，通過給勢壘層的表面施加助焊劑)移除)可致使焊料的潤濕表面處的過量焊料空洞形成，從而阻礙在焊料與鎳勢壘層之間形成良好的接
因此，描述用于制作具有采用經(jīng)配置以改進電遷移可靠性同時維持充足墜落測試可靠性的銅柱結構的凸塊組合件的WLP裝置的技術。在一個或一個以上實施方案中，給所述凸塊組合件的銅柱施加使用電解鍍敷工藝由例如鎳(Ni)等金屬形成的勢壘層以抑制焊料凸塊組合件的焊料中的電遷移。接著在所述勢壘層上方施加由例如錫(Sn)等金屬形成的防氧化帽。在WLP裝置的制作期間，防氧化帽抑制在施加形成凸塊組合件的焊料凸塊的焊料之前勢壘層的氧化，以便在焊料與下伏勢壘層之間提供強互連。所述防氧化帽還充當可在環(huán)氧樹脂研磨期間被研磨使得勢壘層的厚度不受影響的犧牲層。以此方式，所得凸塊組合件由于充足勢壘層的添加而提供良好的電遷移減輕性能，而不會犧牲墜落測試可靠性。實例性實施方案圖1圖解說明根據(jù)本發(fā)明的實例性實施方案的WLP裝置100的截面。如所展示，WLP裝置100包含由襯底104構成的集成電路芯片102，襯底104的表面108中形成有一個或一個以上集成電路106。再分布結構110提供于表面108上在集成電路106上方。再分布結構110將集成電路106的外圍RDL墊再分布成部署于集成電路芯片102的表面上方的一個或一個以上RDL墊112區(qū)域陣列。在所示的實施方案中，再分布結構110包含鈍化層 114及再分布層116。鈍化層114形成于集成電路106上方以分離集成電路106與后續(xù)導電層(例如，再分布層116)。鈍化層114可由例如聚酰亞胺樹脂等聚合物材料、例如苯并環(huán)丁烯聚合物(BCB)、二氧化硅(SiO2)等電介質材料形成。再分布層116經(jīng)圖案化以形成RDL 墊112且提供集成電路106的外圍RDL墊到RDL墊112的電互連。在若干實施例中，再分布層116由銅(Cu)形成。然而，本發(fā)明涵蓋再分布層116可由例如鋁(Al)等其它金屬、其它導電材料等等形成。再分布結構110的配置及/或由再分布結構110提供的RDL墊112的數(shù)目及配置可取決于集成電路106的復雜性及配置、集成電路芯片102的大小及形狀等等而變化。RDL 墊112提供通過其將集成電路106互連到例如印刷電路板等外部組件的電觸點。圖2圖解說明安裝到電子裝置的印刷電路板118的圖1的WLP裝置100。WLP裝置100包含一個或一個以上凸塊組合件120以供設RDL墊112與形成于印刷電路板118的表面IM上的對應墊122之間的機械及/或電互連。如所展示，WLP裝置 100包括采用銅(Cu)柱結構的凸塊組合件120。因此，凸塊組合件120采用形成于RDL墊 112上的銅柱126。在一實例中，銅柱1 可具有約45 μ m的厚度。然而，本發(fā)明涵蓋具有不同厚度的銅柱126的形成。此外，在一些實施例中，可在銅柱1 下方給RDL墊112施加粘合/勢壘/籽晶層以改進互連界面的可靠性。勢壘層1 提供于銅柱126的外表面130上。如先前所描述，勢壘層1 充當抑制(例如，消除、大致減少或減少)凸塊組合件120內(nèi)的電遷移的勢壘。在若干實施例中， 勢壘層128由使用適合電解鍍敷工藝沉積在銅柱126的外表面130上方的電解鎳(Ni)形成。然而，本發(fā)明涵蓋勢壘層1 可由例如鈀(Pd)等其它金屬形成。如所展示，勢壘層1 可至少大致覆蓋銅柱126的外表面130且可具有足以抑制凸塊組合件120中的電遷移的厚度。在一實例中，勢壘層1 可具有約IOym的厚度。然而，本發(fā)明涵蓋具有不同厚度的勢壘層128的施加。防氧化帽132提供于勢壘層1 上方。如所展示，防氧化帽132可至少大致覆蓋勢壘層128的外表面134以抑制在凸塊組合件120的制作期間勢壘層128的氧化，如下文中更詳細論述。在一個或一個以上實施例中，防氧化帽132由錫(Sn)形成。然而，在一些實施例中，本發(fā)明涵蓋防氧化帽132可由可包含例如銀(Ag)、銅(Cu)等等其它金屬的錫合金形成。焊料凸塊136提供于防氧化帽132上方。在一個或一個以上實施例中，焊料凸塊 136可由例如錫-銀-銅(Sn-Ag-Cu)合金焊料(即，SAC)、錫-銀(Sn-Ag)合金焊料、錫-銅 (Sn-Cu)合金焊料等等無鉛焊料制作而成。舉例來說，焊料凸塊136可具有多種SAC組成。 在一實例中，焊料凸塊 136 可為 SAC305(Sn3. OAgO. 5Cu)合金焊料、SAC405 (Sn3. 8AgO. 8Cu) 合金焊料?？赡苡衅渌鼘嵗?。然而，本發(fā)明涵蓋可使用錫-鉛(PbSn)焊料。下文更詳細地描述用于使用晶片級封裝技術來形成凸塊組合件120的實例性工藝。在圖1及圖2中，將防氧化帽132及焊料凸塊136展示為所圖解說明的凸塊組合
6件120的不同組件或層。然而，將了解所述焊料凸塊的焊料138由大比例的錫構成。因此， 在一些實例中，防氧化帽132的錫可被至少部分地消耗在形成于焊料凸塊136的焊料與勢壘層1 之間的鎳-錫金屬間化合物(IMC)中，且在回流之后與所述焊料汞合。因此，本發(fā)明涵蓋，在此些實例中，在防氧化帽132與焊料凸塊136之間明顯邊界可能為不可識別的。在銅柱1 之間于再分布結構110上方施加環(huán)氧樹脂(聚環(huán)氧化物)138以保護再分布結構110并使其絕緣，且提供對銅柱126、勢壘層1 及防氧化帽132的機械支撐。 給集成電路芯片102的與再分布結構110相對的表面142施加背側涂層140以保護集成電路芯片102以免碎裂。實例件制作工藝圖3圖解說明采用晶片級封裝技術來制作例如圖1及圖2中所示的WLP裝置100 的半導體裝置的實例性工藝200。在所圖解說明的工藝200中，在分割半導體晶片之前在所述晶片上形成具有銅(Cu)柱結構的凸塊組合件。如所展示，首先使用微光刻技術處理所述半導體晶片(框202)以在所述晶片的表面中形成集成電路。圖4A到圖4K中圖解說明實例性半導體晶片300的一部分以圖解說明實例性凸塊組合件302的形成。如所展示，在經(jīng)處理時，半導體晶片300包含襯底304，襯底304的表面308中形成有一個或一個以上集成電路306。襯底304經(jīng)配置以被分割(切割)成多個集成電路芯片310。在所圖解說明的實施方案中，襯底304由硅制作而成。然而，本發(fā)明涵蓋襯底304可代替地由例如鍺、砷化鎵、碳化硅等等其它半導體材料制作而成。在所述晶片的表面上于所述集成電路上方形成再分布結構(框204)。圖4A圖解說明實例性再分布結構312的形成。如所展示，再分布結構312可具有將集成電路306的外圍RDL墊再分布成部署于半導體晶片300的表面316上方的RDL墊314的多個層。舉例來說，在所圖解說明的實施方案中，將再分布結構312描繪為包含鈍化層318及再分布層 320。在集成電路306上方形成鈍化層318以分離集成電路306與例如再分布層320等后續(xù)導電層。在若干實施例中，鈍化層318可由例如聚酰亞胺等聚合物材料形成。然而，本發(fā)明涵蓋所述鈍化層還可由例如苯并環(huán)丁烯聚合物(BCB)、二氧化硅(Sit)》等其它電介質材料形成。在一實例中，鈍化層318可具有約4μπι的厚度。然而，本發(fā)明涵蓋具有不同厚度的鈍化層318的施加。在鈍化層318上方施加再分布層320。在若干實施例中，再分布層320由使用適合電鍍工藝鍍敷在鈍化層318上方的銅(Cu)形成。然而，本發(fā)明涵蓋再分布層320可由例如多晶硅等其它導電材料、例如鋁的金屬等等(使用適合于所述材料的工藝來施加的)形成。 對再分布層320進行圖案化以形成RDL墊314并提供集成電路306的外圍接合墊到RDL墊 314的電互連。舉例來說，電鍍工藝可采用施加給晶片300的表面的掩模322來對銅進行圖案化以形成RDL墊314及再分布層320的任何其它互連結構。接著在所述晶片上于所述再分布結構的RDL墊上方形成銅(Cu)柱(框206)。舉例來說，如圖4Β中所示，可在再分布結構312上方給半導體晶片300施加第二掩模324。第二掩模3Μ包含形成于再分布層320的RDL墊314上方的孔口 326，所述孔口經(jīng)確定大小及經(jīng)成形以促進銅柱328的形成(參見圖4C)。如所展示，第二掩模3Μ可形成于在再分布層320的形成中使用的第一掩模322上方。然而，本發(fā)明涵蓋，在一些實施方案中，可代替地在施加第二掩模3Μ之前移除第一掩模322。在一個或一個以上實施例中，掩模322、324中的任一者或兩者可由使用旋涂工藝施加給半導體晶片300并使用適合光學光刻技術圖案化的光致抗蝕劑形成。然而，本發(fā)明涵蓋掩模322、3M可使用其它工藝由其它材料形成。在第二掩模324的孔口 3 內(nèi)沉積銅330以形成如圖4C中所示的銅柱328。在一個或一個以上實施例中，使用適合電鍍工藝將銅鍍敷到再分布層的RDL墊314上。然而，本發(fā)明涵蓋可使用例如濺鍍等等其它工藝來沉積銅。在一實例中，鍍敷所述銅以形成具有約45 μ m 的高度的銅柱328。然而，本發(fā)明涵蓋具有不同高度的銅柱328的施加。接下來，給所述銅柱施加勢壘層(框208)。如圖4D中所示，勢壘層332至少大致覆蓋所圖解說明的銅柱3 的外表面334。在一個或一個以上實施例中，勢壘層332由利用適合電解鍍敷工藝沉積在形成于第二掩模3M中的孔口 3 內(nèi)在銅柱3 的外表面334上方的電解鎳(Ni)形成。然而，本發(fā)明涵蓋，在一些實施例中，勢壘層1 可由例如鈀等等其它金屬形成。在一實例中，鍍敷鎳以形成具有約IOym的厚度的勢壘層332。然而，本發(fā)明涵蓋具有不同厚度的勢壘層332的施加。接著給所述銅柱上方的勢壘層施加防氧化帽(框210)。如圖4E中所示，防氧化帽 336可至少大致覆蓋勢壘層332的外表面338以抑制在對半導體晶片300執(zhí)行的剩余制作操作期間勢壘層332的氧化。在一個或一個以上實施例中，防氧化帽336由使用適合電鍍鍍敷工藝沉積在勢壘層332的外表面338上的錫(Sn)形成。然而，本發(fā)明涵蓋，在一些實施例中，防氧化帽336可由使用適合于所施加材料的工藝施加的可包含例如(Ag)、銅(Cu) 等等其它金屬的錫合金形成。在一實例中，可鍍敷錫以形成具有約15ym的厚度(在環(huán)氧樹脂研磨之前)的防氧化帽336。然而，本發(fā)明涵蓋具有不同厚度的防氧化帽336的施加。接下來，給所述晶片施加環(huán)氧樹脂(聚環(huán)氧化物)(框21 。舉例來說，如圖4F中所示，首先從半導體晶片300移除掩模322及324 (圖4A到圖4E)，從而暴露其上形成有相關聯(lián)勢壘層332及防氧化帽336的銅柱328。如圖4G中所示，接著在再分布結構312上方于銅柱328(以及相關聯(lián)勢壘層332及防氧化帽336)之間及其上方施加環(huán)氧樹脂340，以保護再分布結構312并使其絕緣且提供對銅柱328、勢壘層332及防氧化帽336的機械支撐。圖4H圖解說明在環(huán)氧樹脂340及/或背側涂層342的固化及研磨之后的半導體晶片300。如所展示，已采用環(huán)氧樹脂研磨工藝來暴露防氧化帽336。在環(huán)氧樹脂研磨期間， 防氧化帽336可充當可被研磨(代替勢壘層332的鎳)使得勢壘層332的厚度不受影響的犧牲層。在一實例中，環(huán)氧樹脂340在環(huán)氧樹脂研磨之后可具有約70 μ m的厚度?？墒顾鼍儽?框214)。舉例來說，可使所述晶片經(jīng)受背磨或背部拋磨工藝、 環(huán)氧樹脂研磨工藝等等。可給所述晶片的與所述再分布結構相對的表面(所述表面可能已經(jīng)受背磨或背部拋磨工藝)施加背側涂層(框216)以保護背部表面。在一個或一個以上實施例中，所述背側涂層可包括使用例如模板印刷、絲網(wǎng)印刷、旋涂等等沉積技術施加的環(huán)氧樹脂(聚環(huán)氧化物)。進一步使所述晶片固化(框218)以使所述背側涂層硬化。背側涂層342可具有約25 μ m的厚度。然而，本發(fā)明涵蓋具有不同厚度的環(huán)氧樹脂340及/或背側涂層342的施加。接下來，在所述銅柱的防氧化帽上形成焊料凸塊(框220)?？梢远喾N方式來形成所述焊料凸塊。在本文中所描述的實施方案中，使用滴球工藝來形成所述焊料凸塊。因此， 在以下論述中，描述一般滴球工藝的工藝操作特性。然而，本發(fā)明涵蓋所使用的特定制作工藝可包含其它工藝操作而不背離本發(fā)明的范圍及精神。此外，本發(fā)明涵蓋可使用例如焊料膏印刷、蒸發(fā)、電鍍、噴射、螺柱凸塊形成等等其它技術來形成所述焊料凸塊。在如圖3中所圖解說明的滴球工藝中，首先給銅柱的防氧化帽施加助焊劑(框 222)。助焊劑346(圖41中所圖解說明)從防氧化帽336(其可為錫或錫合金)的表面348 移除氧化物，且使焊料(例如，焊料球350)在回流之前保持到防氧化帽336?？墒褂枚喾N施加技術來施加助焊劑346。舉例來說，在一個或一個以上實施例中，可使用絲網(wǎng)印刷工藝來施加助焊劑；346。接著將焊料球(球體)放置(框224)到所述助焊劑上?？稍诿恳煌箟K組合件的銅柱上放置焊料球。圖4J圖解說明在移除放置模板之后經(jīng)由助焊劑346附加到防氧化帽 336的焊料球350。接下來，執(zhí)行焊料回流(框226)。在回流期間，使晶片經(jīng)受受控制的熱(例如，經(jīng)由焊料回流爐)，其使所述焊料球熔化，從而將焊料緊固到防氧化帽及/或勢壘層。圖4K圖解說明在焊料回流之后的半導體晶片300。在圖4K中，焊料球350已經(jīng)回流以形成至少大致潤濕防氧化帽336的整個表面348及/或勢壘層332的焊料凸塊352。也已移除在回流之后來自助焊劑346(圖4J)的殘余物。由于焊料含有高比例的錫，因此防氧化帽336的錫可至少部分地與焊料凸塊352的焊料汞合。因此，本發(fā)明涵蓋，在回流之后，在防氧化帽336 與焊料凸塊352之間可不存在明顯邊界。在若干實施方案中，在發(fā)生勢壘層332的任何實質氧化(例如，到以下程度的氧化使得所述氧化實質上影響防氧化帽336到勢壘層332(例如，錫到鎳)及/或防氧化帽 336到焊料凸塊352的焊料(例如，SAC到錫)的附著的強度)之前在所述勢壘層上方沉積防氧化帽336。然而，本發(fā)明涵蓋，可在防氧化帽336的施加之前發(fā)生勢壘層332的某一氧化。此外，本發(fā)明涵蓋，可在防氧化帽336的施加之前從勢壘層332移除氧化物。如圖4K中所示，防氧化帽336的施加允許環(huán)氧樹脂340延伸超過勢壘層332的外表面334，使得勢壘層332被嵌入于環(huán)氧樹脂340內(nèi)在防氧化帽336下方。以此方式，防氧化帽336與環(huán)氧樹脂340協(xié)作以防止氧到達勢壘層金屬(例如，鎳)。在一實例中，防氧化帽336可在環(huán)氧樹脂背磨之后具有至少約5 μ m且最高達約15 μ m的厚度。因此，勢壘層 332可被嵌入于防氧化帽336下方距環(huán)氧樹脂340的表面3M達至少約5 μ m的深度。如所提及，在回流之后，防氧化帽336的錫可被至少部分地消耗在形成于焊料凸塊352與勢壘層332之間的鎳-焊料金屬間化合物(IMC)中。因此，如圖4K中所示，焊料凸塊352的包含至少部分地消耗的防氧化帽336的部分可在環(huán)氧樹脂340的表面3M下面延伸，使得環(huán)氧樹脂340可供設對焊料凸塊352的額外機械支撐?？山又指?例如，切割)所述晶片以分離出個別WLP裝置(框228)。在圖4K 中，圖解說明在回流工藝之后準備使用分割工藝進行切割以形成例如圖1及圖2中所圖解說明的WLP裝置100的裝置的半導體晶片300。Mlt雖然已以專用于結構特征及/或工藝操作的語言描述了標的物，但應理解，在所附權利要求書中界定的標的物未必限定于上述特定特征或動作。而是，上述特定特征及動作是作為實施權利要求書的實例性形式而揭示。
權利要求
1.一種WLP裝置，其包括集成電路芯片；及凸塊組合件，其形成于所述集成電路芯片上，所述凸塊組合件包含銅柱，其具有外表面；勢壘層，其形成于所述外表面上以抑制所述凸塊組合件中的電遷移；防氧化帽，其形成于所述勢壘層上方；及焊料凸塊，其形成于所述防氧化帽上。
2.根據(jù)權利要求1所述的WLP裝置，其中所述勢壘層包括鎳(Ni)。
3.根據(jù)權利要求2所述的WLP裝置，其中所述防氧化帽包括錫(Sn)。
4.根據(jù)權利要求3所述的WLP裝置，其中所述焊料凸塊包括含有錫(Sn)的焊料。
5.根據(jù)權利要求4所述的WLP裝置，其中所述焊料為SAC焊料。
6.根據(jù)權利要求4所述的WLP裝置，其中所述防氧化帽的所述錫被至少部分地消耗在形成于所述焊料凸塊與所述勢壘層之間的鎳-焊料金屬間化合物中。
7.根據(jù)權利要求6所述的WLP裝置，其中所述防氧化帽經(jīng)配置以抑制在所述凸塊組合件的制作期間所述勢壘層的氧化。
8.一種電子裝置，其包括印刷電路板；及WLP裝置，所述晶片級芯片尺寸封裝裝置包含集成電路芯片，所述集成電路芯上形成有凸塊組合件以用于將所述WLP裝置連接到所述印刷電路板，所述凸塊組合件包含銅柱，其具有外表面；勢壘層，其形成于所述銅柱的所述外表面上以抑制所述凸塊組合件中的電遷移；防氧化帽，其形成于所述勢壘層上方；及焊料凸塊，其形成于錫帽上方。
9.根據(jù)權利要求8所述的電子裝置，其中所述勢壘層包括鎳(Ni)。
10.根據(jù)權利要求9所述的電子裝置，其中所述防氧化帽包括錫(Sn)。
11.根據(jù)權利要求10所述的電子裝置，其中所述焊料凸塊包括含有錫(Sn)的焊料。
12.根據(jù)權利要求11所述的電子裝置，其中所述焊料包括SAC焊料。
13.根據(jù)權利要求12所述的電子裝置，其中所述防氧化帽的所述錫被至少部分地消耗在形成于所述焊料凸塊與所述勢壘層之間的鎳-焊料金屬間化合物中。
14.根據(jù)權利要求13所述的電子裝置，其中所述防氧化帽經(jīng)配置以抑制在所述凸塊組合件的制作期間所述勢壘層的氧化。
15.一種方法，其包括在經(jīng)配置以被分割成若干集成電路芯片的半導體晶片的再分布層(RDL)墊上形成銅柱，所述銅柱中的每一者具有外表面；在所述銅柱中的每一者的所述外表面上施加勢壘層；在所述銅柱中的每一者上的所述勢壘層上方施加防氧化帽以抑制所述勢壘層的氧化；在所述防氧化帽上形成焊料凸塊以在所述半導體晶片上形成凸塊組合件，及分割所述晶片以從所述晶片分離出集成電路芯片，所述集成電路芯片包含至少一個凸塊組合件。
16.根據(jù)權利要求15所述的方法，其中所述勢壘層的所述施加包括使用電解工藝在所述銅柱中的每一者的所述外表面上鍍敷鎳(Ni)。
17.根據(jù)權利要求16所述的方法，其中所述防氧化帽的所述施加包括在所述勢壘層上鍍敷錫(Sn)。
18.根據(jù)權利要求17所述的方法，其進一步包括在所述銅柱的所述形成之前給所述半導體晶片施加掩模，所述掩模經(jīng)形成以包含暴露所述RDL墊的孔口 ；及在所述防氧化帽的所述施加之后移除所述掩模。
19.根據(jù)權利要求17所述的方法，其中所述焊料凸塊的所述形成包括 給所述防氧化帽施加助焊劑；在施加給每一防氧化帽的所述助焊劑上放置焊料球；及使所述焊料球回流以形成所述焊料凸塊。
20.根據(jù)權利要求17所述的方法，其進一步包括 在所述防氧化帽的所述形成之后使所述半導體晶片變??；及給所述變薄的半導體晶片施加背側涂層。
全文摘要
本發(fā)明涉及WLP半導體裝置，其包含凸塊組合件，所述凸塊組合件具有用于抑制所述凸塊組合件內(nèi)的電遷移的勢壘層。在一實施方案中，所述凸塊組合件包含形成于所述WLP裝置的集成電路芯片上的銅柱。在所述銅柱的外表面上提供由例如鎳(Ni)等金屬形成的勢壘層以抑制所述凸塊組合件中的電遷移。在所述勢壘層上方提供由例如錫(Sn)等金屬形成的防氧化帽。在所述防氧化帽上方形成焊料凸塊。所述防氧化帽抑制在所述凸塊組合件的制作期間所述勢壘層的氧化。
文檔編號H01L23/00GK102299115SQ20111017682
公開日2011年12月28日 申請日期2011年6月22日 優(yōu)先權日2010年6月24日
發(fā)明者周條, 阿爾卡迪·V·薩莫伊洛夫 申請人:美士美積體產(chǎn)品公司