專利名稱:畫素結(jié)構(gòu)及其制作方法
技術領域:
本發(fā)明是有關于一種畫素結(jié)構(gòu)及其制作方法,且特別是有關于一種面線切換型 (Plane to Line Switching, PLS)顯示器的畫素結(jié)構(gòu)及其制作方法。
背景技術:
目前市場對于薄膜晶體管液晶顯示面板(TFT liquid crystal display panel) 皆朝向高對比、無灰階反轉(zhuǎn)、高亮度、高色飽和度、快速反應以及廣視角等方向發(fā)展。常見的廣視角技術包括扭轉(zhuǎn)向列型(twisted nematic, TN)液晶加上廣視角膜(wide viewing film)、共平面切換型(in-plane switching, IPS)液晶顯示面板、邊界電場切換型(fringe field switching, FFS)液晶顯示面板與多域垂直配向型(multi-domain vertical alignment, MVA)液晶顯示面板。以邊界電場切換型液晶顯示面板為例,其因具有最低的視角色彩失真(意即低色偏)與高透過率等光學特性,目前被廣泛使用于各種電子設備當中做為平面顯示裝置。于中小尺寸面板當中,為使畫素結(jié)構(gòu)的開口率增加,目前發(fā)展出與邊界電場切換型控制原理相同的出面線切換型(Plane to Line Switching, PLS)的設計,兩者的差異僅在于畫素電極與共通電極的配置方式。美國專利US 7663724B2揭露一種面線切換型顯示器的畫素結(jié)構(gòu)的設計,其是依序形成半導體層、畫素電極、源極/汲極、保護層及共通電極層,而完成畫素結(jié)構(gòu)的制作。由于此設計是先形成畫素電極而后在形成源極/汲極,因此源極或汲極會覆蓋局部畫素電極。再者,于形成源極/汲極之后,通常會透過通道回蝕刻(back-channel etch)的干式步驟,以將位于源極/汲極之間下方的部分半導體層移除,可避免高漏電流(off current)的情況產(chǎn)生。然而,于此通道回蝕刻(back-channel etch)的干式步驟的過程中,易因電漿轟擊的方式而使得畫素電極產(chǎn)生殘渣或碎屑,而這些畫素電極的殘渣或碎屑會影響半導體層的組件特性以及后續(xù)所形成之保護層的平整度,進而影響整體顯示器的顯示質(zhì)量。此外,此畫素結(jié)構(gòu)的制作需采用六道光罩制程,相對于目前一般的五道光罩制程而言,其制作成本較高。因此,如何解決畫素電極的殘渣或碎屑所產(chǎn)生的問題以及減少光罩的使用數(shù)量成為重要的研發(fā)方向之一。
發(fā)明內(nèi)容
本發(fā)明提供一種畫素結(jié)構(gòu)及其制作方法,可解決習知畫素電極的殘渣或碎屑所產(chǎn)生的問題,并可以降低畫素結(jié)構(gòu)制程中所使用的光罩數(shù)目,進而降低其制作成本。本發(fā)明提出一種畫素結(jié)構(gòu)的制作方法,其包括下述步驟。依序形成一閘極、一閘絕緣層、一半導體層以及一導電層于一基板上。形成一第一圖案化光阻層于導電層上,其中第一圖案化光阻層暴露出部分閘絕緣層,且包括多個第一光阻區(qū)塊以及多個第二光阻區(qū)塊,
4且每一第二光阻區(qū)塊的厚度小于每一第一光阻區(qū)塊的厚度。減少第一圖案化光阻層的厚度,直到第二光阻區(qū)塊被完全移除,而暴露出部分導電層。形成一畫素電極層于部分閘絕緣層、剩余的第一圖案化光阻層以及部分導電層上。形成一第二光阻層于部分畫素電極層上, 其中第一圖案化光阻層與第二光阻層互不重迭。以第二光阻層為一蝕刻罩幕,移除暴露于第二光阻層之外的部分畫素電極層及其下方的部分導電層與部分半導體層,以于導電層定義出一第一電極區(qū)塊及一第二電極區(qū)塊,于半導體層定義出一通道區(qū)。移除剩余的第一圖案化光阻層與第二光阻層,以暴露出第一電極區(qū)塊、第二電極區(qū)塊與畫素電極層。形成一保護層以覆蓋于第一電極區(qū)塊、第二電極區(qū)塊、通道區(qū)、畫素電極層及部分閘絕緣層。形成一共通電極層于部分保護層上。在本發(fā)明的一實施例中,上述形成第一圖案化光阻層的步驟,包括形成一第一光阻層于導電層上;提供一灰階光罩于第一光阻層的上方,其中灰階光罩具有至少一透光區(qū)、 多個半透光區(qū)以及多個遮光區(qū);以及以灰階光罩對第一光阻層進行一曝光步驟及一顯影步驟,以形成第一圖案化光阻層,其中第一光阻區(qū)塊的位置分別對應遮光區(qū)的位置,而第二光阻區(qū)塊的位置分別對應半透光區(qū)的位置。在本發(fā)明的一實施例中,上述畫素結(jié)構(gòu)的制作方法,更包括于減少第一圖案化光阻層的厚度之前,以第一圖案化光阻層為一蝕刻罩幕,進行一蝕刻制程,以暴露出部分閘絕緣層,其中被暴露出的部分閘絕緣層的位置對應透光區(qū)的位置。在本發(fā)明的一實施例中,上述減少第一圖案化光阻層的厚度的方法包括進行一灰化(ashing)制程。在本發(fā)明的一實施例中,上述畫素電極層的材質(zhì)包括銦錫氧化物(indium tin oxide, IT0)或銦鋅氧化物(indium zinc oxide, IZO)。在本發(fā)明的一實施例中,上述第一電極區(qū)塊與第二電極區(qū)塊是位于剩余的第一圖案化光阻層的下方,且配置于信道區(qū)的兩側(cè)上。在本發(fā)明的一實施例中,上述移除剩余的第一圖案化光阻層與第二光阻層的方法包括掀離(lift-off)制程。本發(fā)明提出一種畫素結(jié)構(gòu),其配置于一基板上。畫素結(jié)構(gòu)包括一閘極、一閘絕緣層、一半導體層、一導電層、一畫素電極層、一保護層以及一共通電極層。閘極配置于基板上。間絕緣層配置于基板上且覆蓋間極。半導體層配置于間絕緣層上,且具有一通道區(qū)。導電層配置于半導體層上,且包括一第一電極區(qū)塊及一第二電極區(qū)塊,其中第一電極區(qū)塊與第二電極區(qū)塊位于通道區(qū)的兩側(cè)上。畫素電極層配置于導電層上,且局部覆蓋第二電極區(qū)塊。保護層覆蓋導電層、畫素電極層及通道區(qū)。共通電極層配置于部分保護層上。在本發(fā)明的一實施例中,上述的畫素電極層的材質(zhì)包括銦錫氧化物(indium tin oxide, IT0)或銦鋅氧化物(indium zinc oxide, IZO)。在本發(fā)明的一實施例中,上述的第一電極區(qū)塊為一源極區(qū)塊,而第二電極區(qū)塊為一汲極區(qū)塊?;谏鲜?,由于本發(fā)明的畫素結(jié)構(gòu)的制作方法是先形成畫素電極層于導電層上之后,再定義出第一電極區(qū)塊(即源極)、第二電極區(qū)塊(即汲極)以及半導體層的通道區(qū)。相較于習知技術而言,本發(fā)明除了可減少光罩的使用數(shù)目,以降低制作成本之外,亦可解決習知畫素電極的殘渣或碎屑所產(chǎn)生的問題。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂,下文特舉實施例,并配合所附圖式
作詳細說明如下。
圖IA至圖IH為本發(fā)明的一實施例的一種畫素結(jié)構(gòu)的制作方法的剖面示意圖。主要組件符號說明
10 基板
20 第一光阻層
20a 第一圖案化光阻層
22 第一光阻區(qū)塊
24 第二光阻區(qū)塊
30 灰階光罩
32 透光區(qū)
34 半透光區(qū)
36 遮光區(qū)
40 第二光阻層
100 畫素結(jié)構(gòu)
110 閘極
120 閘絕緣層
130 半導體層
132 通道區(qū)
140 導電層
142 第一電極區(qū)塊
144 第二電極區(qū)塊
150 畫素電極
160 保護層
170 共通電極層
Tl 第一厚度
T2 第二厚度
T3 第三厚度。
具體實施例方式圖IA至圖IH為本發(fā)明的一實施例的一種畫素結(jié)構(gòu)的制作方法的剖面示意圖。請
先參考圖1A,本實施例的畫素結(jié)構(gòu)的制作方法包括以下步驟。首先,依序形成一閘極110、
一閘絕緣層120、一半導體層130、一導電層140及一第一光阻層20于一基板10上。其中,
基板10例如是一玻璃基板、一可撓性基板或其它適當材質(zhì)的基板,于此不加以限制。接著,請參考圖1B,提供一灰階光罩30于第一光阻層20的上方,其中灰階光罩30
具有至少一透光區(qū)32、多個半透光區(qū)34以及多個遮光區(qū)36。接著,以灰階光罩30對第一
6光阻層20進行一曝光步驟及一顯影步驟,以形成一第一圖案化光阻層20a。于此,第一圖案化光阻層20a包括多個第一光阻區(qū)塊22以及多個第二光阻區(qū)塊M,其中每一第二光阻區(qū)塊 24的一第二厚度T2小于每一第一光阻區(qū)塊22的一第一厚度Tl,且每一第一光阻區(qū)塊22 的位置分別對應灰階光罩30的遮光區(qū)36的位置,而每一第二光阻區(qū)塊M的位置分別對應灰階光罩30的半透光區(qū)34的位置。接著,請再參考圖1B,以第一圖案化光阻層20a為一蝕刻罩幕,進行一蝕刻制程, 以暴露出部分閘絕緣層120,其中被暴露出的部分閘絕緣層120的位置對應灰階光罩30之透光區(qū)32的位置。接著,請同時參考圖IB與圖1C,減少第一圖案化光阻層20a的厚度,直到第二光阻區(qū)塊M被完全移除,而暴露出部分導電層140。此時,第一圖案化光阻層20a具有小于第一厚度Tl的一第三厚度T3。于此,減少第一圖案化光阻層20a的厚度的方法例如是進行一灰化(ashing)制程。接著,請參考圖1D,形成一畫素電極層150于部分閘絕緣層120、剩余的第一圖案化光阻層20a以及部分導電層140上,其中畫素電極層150的材質(zhì)包括銦錫氧化物(indium tin oxide, IT0)或銦鋅氧化物(indium zinc oxide, IZO)。接著,請參考圖1E,形成一第二光阻層40于部分畫素電極層150上,其中第一圖案化光阻層20a與第二光阻層40互不重迭。接著,請同時參考圖IE與圖1F,以第二光阻層40為一蝕刻罩幕,移除暴露于第二光阻層40之外的部分畫素電極層150及其下方的部分導電層140與部分半導體層130,以于導電層140定義出一第一電極區(qū)塊142及一第二電極區(qū)塊144,而于半導體層130定義出一通道區(qū)132。其中,移除暴露于第二光阻層40之外的部分畫素電極層150及其下方的部分導電層140與部分半導體層130的方法例如是通道回蝕刻(back-channel etch)的干式制程。于此,第一電極區(qū)塊142與第二電極區(qū)塊144是位于剩余的第一圖案化光阻層20a 的下方且配置于半導體層130的通道區(qū)132的兩側(cè)上。此外,第一電極區(qū)塊142例如為一源極區(qū)塊,而第二電極區(qū)塊144例如為一汲極區(qū)塊。之后,請參考圖1G,移除剩余的第一圖案化光阻層20a與第二光阻層40,以暴露出第一電極區(qū)塊142、第二電極區(qū)塊144與畫素電極層150。其中,移除剩余的第一圖案化光阻層20a與第二光阻層40的方法例如是掀離制程。最后,請參考圖1H,形成一保護層160,以覆蓋于第一電極區(qū)塊142、第二電極區(qū)塊 144、半導體層130的通道區(qū)132、畫素電極層150及部分閘絕緣層120。接著,在形成一共通電極層170于部分保護層160上,而完成畫素結(jié)構(gòu)100的制作。于結(jié)構(gòu)上,請再參考圖1H,本實施例的畫素結(jié)構(gòu)100配置于基板10上,其中畫素結(jié)構(gòu)100包括閘極110、閘絕緣層120、半導體層130、導電層140、畫素電極層150、保護層160 以及共通電極層170。閘極110配置于基板10上。閘絕緣層120配置于基板10上且覆蓋閘極110。半導體層130配置于閘絕緣層120上,且具有一通道區(qū)132。導電層140配置于半導體層130上,且包括第一電極區(qū)塊142及第二電極區(qū)塊144,其中第一電極區(qū)塊142與第二電極區(qū)塊144位于半導體層130之通道區(qū)132的兩側(cè)上,且第一電極區(qū)塊142例如為一源極區(qū)塊,而第二電極區(qū)塊144例如為一汲極區(qū)塊。畫素電極層150配置于導電層140 上,且局部覆蓋第二電極區(qū)塊144。保護層160覆蓋導電層140、畫素電極層150及半導體層130的通道區(qū)132。共通電極層170配置于部分保護層160上。由于本實施例是利用灰階光罩30來改變制程的順序,以先形成畫素電極層150于導電層140上之后,再定義出導電層140的第一電極區(qū)塊142與第二電極區(qū)塊144以及半導體層130的通道區(qū)132。因此,本實施例的畫素結(jié)構(gòu)100的制作方式不但可以減少一道光罩制程,意即減少光罩的使用數(shù)目,而達到降低制作成本的目的之外,亦可解決習知畫素電極的殘渣或碎屑所產(chǎn)生的問題。此外,于形成畫素電極層150時,導電層140還沒定義出第一電極區(qū)塊142與第二電極區(qū)塊144,意即導電層140仍完整覆蓋于半導體層130上,因此畫素電極層150于形成的過程中并不會滲入于半導體層130中,可維持半導體層I30的組件特性。綜上所述,由于本發(fā)明的畫素結(jié)構(gòu)的制作方法是先形成畫素電極層于導電層上之后,再定義出第一電極區(qū)塊(即源極)、第二電極區(qū)塊(即汲極)以及半導體層的通道區(qū)。相較于習知技術而言,本發(fā)明除了可減少光罩的使用數(shù)目,以降低制作成本之外,亦可解決習知畫素電極的殘渣或碎屑所產(chǎn)生的問題。雖然本發(fā)明已以實施例揭露如上,然其并非用以限定本發(fā)明,任何所屬技術領域中具有通常知識者,在不脫離本發(fā)明的精神和范圍內(nèi),當可作些許的更動與潤飾,故本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
權利要求
1.一種畫素結(jié)構(gòu)的制作方法,其特征在于,包括依序形成一閘極、一閘絕緣層、一半導體層以及一導電層于一基板上;形成一第一圖案化光阻層于該導電層上,其中該第一圖案化光阻層暴露出部分該閘絕緣層,且該第一圖案化光阻層包括多個第一光阻區(qū)塊以及多個第二光阻區(qū)塊,且各該第二光阻區(qū)塊的厚度小于各該第一光阻區(qū)塊的厚度;減少該第一圖案化光阻層的厚度,直到該些第二光阻區(qū)塊被完全移除,而暴露出部分該導電層;形成一畫素電極層于部分該間絕緣層、剩余的該第一圖案化光阻層以及部分該導電層上;形成一第二光阻層于部分該畫素電極層上,其中該第一圖案化光阻層與該第二光阻層互不重迭;以該第二光阻層為一蝕刻罩幕,移除暴露于該第二光阻層之外的部分該畫素電極層及其下方的部分該導電層與部分該半導體層,以于該導電層定義出一第一電極區(qū)塊及一第二電極區(qū)塊,于該半導體層定義出一通道區(qū);移除剩余的該第一圖案化光阻層與該第二光阻層,以暴露出該第一電極區(qū)塊、該第二電極區(qū)塊與該畫素電極層;形成一保護層以覆蓋于該第一電極區(qū)塊、該第二電極區(qū)塊、該通道區(qū)、該畫素電極層及部分該間絕緣層;以及形成一共通電極層于部分該保護層上。
2.如權利要求1所述的畫素結(jié)構(gòu)的制作方法,其特征在于,其中形成該第一圖案化光阻層的步驟,包括形成一第一光阻層于該導電層上;提供一灰階光罩于該第一光阻層的上方,其中該灰階光罩具有至少一透光區(qū)、多個半透光區(qū)以及多個遮光區(qū);以及以該灰階光罩對該第一光阻層進行一曝光步驟及一顯影步驟,以形成該第一圖案化光阻層,其中該些第一光阻區(qū)塊的位置分別對應該些遮光區(qū)的位置,而該些第二光阻區(qū)塊的位置分別對應該些半透光區(qū)的位置。
3.如權利要求2所述的畫素結(jié)構(gòu)的制作方法,其特征在于,更包括于減少該第一圖案化光阻層的厚度之前,以該第一圖案化光阻層為一蝕刻罩幕,進行一蝕刻制程,以暴露出部分該間絕緣層,其中被暴露出的部分該間絕緣層的位置對應該透光區(qū)的位置。
4.如權利要求1所述的畫素結(jié)構(gòu)的制作方法,其特征在于,其中減少該第一圖案化光阻層的厚度的方法包括進行一灰化制程。
5.如權利要求1所述的畫素結(jié)構(gòu)的制作方法,其特征在于,其中該畫素電極層的材質(zhì)包括銦錫氧化物或銦鋅氧化物。
6.如權利要求1所述的畫素結(jié)構(gòu)的制作方法,其特征在于,其中該第一電極區(qū)塊與該第二電極區(qū)塊是位于剩余的該第一圖案化光阻層的下方,且配置于該信道區(qū)的兩側(cè)上。
7.如權利要求1所述的畫素結(jié)構(gòu)的制作方法,其特征在于,其中移除剩余的該第一圖案化光阻層與該第二光阻層的方法包括掀離制程。
8.—種畫素結(jié)構(gòu),配置于一基板上,其特征在于,該畫素結(jié)構(gòu)包括 一閘極,配置于該基板上;一閘絕緣層,配置于該基板上且覆蓋該閘極; 一半導體層,配置于該間絕緣層上,且具有一通道區(qū);一導電層,配置于該半導體層上,且包括一第一電極區(qū)塊及一第二電極區(qū)塊,其中該第一電極區(qū)塊與該第二電極區(qū)塊位于該通道區(qū)的兩側(cè)上;一畫素電極層,配置于該導電層上,且局部覆蓋該第二電極區(qū)塊; 一保護層,覆蓋該導電層、該畫素電極層及該通道區(qū);以及一共通電極層,配置于部分該保護層上。
9.如權利要求8所述的畫素結(jié)構(gòu),其特征在于,其中該畫素電極層的材質(zhì)包括銦錫氧化物或銦鋅氧化物。
10.如權利要求8所述的畫素結(jié)構(gòu),其特征在于,其中該第一電極區(qū)塊為一源極區(qū)塊, 而該第二電極區(qū)塊為一汲極區(qū)塊。
全文摘要
本發(fā)明公開一種畫素結(jié)構(gòu)的制作方法。依序形成一閘極、一閘絕緣層、一半導體層及一導電層于一基板上。形成一包括多個第一光阻區(qū)塊以及多個第二光阻區(qū)塊的第一圖案化光阻層于導電層上。減少第一圖案化光阻層的厚度,直到第二光阻區(qū)塊被完全移除。形成一畫素電極層以及一位于部分畫素電極層上的第二光阻層。移除暴露于第二光阻層之外的部分畫素電極層以及其下方的部分導電層與部分半導體層,以定義出一第一電極區(qū)塊、一第二電極區(qū)塊以及一通道區(qū)。移除剩余的第一圖案化光阻層與第二光阻層。形成一保護層與一位于部分保護層上的共通電極層。本發(fā)明除了可減少光罩的使用數(shù)目,以降低制作成本之外,亦可解決習知畫素電極的殘渣或碎屑所產(chǎn)生的問題。
文檔編號H01L27/12GK102244035SQ20111016741
公開日2011年11月16日 申請日期2011年6月21日 優(yōu)先權日2011年6月21日
發(fā)明者鄒元昕 申請人:中華映管股份有限公司, 華映光電股份有限公司