專利名稱：實(shí)現(xiàn)高性能金屬-氧化物-金屬的制作方法
技術(shù)領(lǐng)域：
本發(fā)明公開了一種集成電路制造領(lǐng)域，尤其涉及一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法。
背景技術(shù)：
隨著CMOS器件尺寸的不斷縮小，其后段互聯(lián)所用的介電質(zhì)的介電常數(shù)k也不斷降低，人們也在不斷尋找新的介電質(zhì)材料，從最初單純的二氧化硅發(fā)展到了 FSG、SiOC，直到 45nm節(jié)點(diǎn)一下的多孔的超低k薄膜。然而隨著薄膜k值的降低，在互連中集成相同大小的電容C就需要更大的面積 (Cock)，面積的浪費(fèi)就增加了芯片的制作成本。

發(fā)明內(nèi)容
本發(fā)明公開了一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，用以解決現(xiàn)有技術(shù)中金屬-氧化物-金屬區(qū)域與金屬互聯(lián)線區(qū)域均填充低K材料造成的金屬-氧化物-金屬區(qū)域無法實(shí)現(xiàn)高電容的問題。本發(fā)明的上述目的是通過以下技術(shù)方案實(shí)現(xiàn)的 一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中， 步驟a 在以襯底上依次淀積一刻蝕阻擋層和一第一介電層；
步驟b 在第一介電層上旋涂光刻膠，光刻形成金屬-氧化物-金屬區(qū)域的圖形； 步驟c 刻蝕形成金屬-氧化物-金屬區(qū)域溝槽，使所述金屬-氧化物-金屬區(qū)域溝槽止于所述刻蝕阻擋層，并去除光刻膠；
步驟d:在第一介電層上淀積第二介電層，使所述第二介電層填滿所述金屬-氧化物-金屬區(qū)域溝槽；
步驟e:進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬-氧化物-金屬區(qū)域溝槽內(nèi)的第二介電層，將其與部分的第二介電層清除；
步驟f:通過光刻和刻蝕在第一介電層上形成金屬互連線溝槽，并同時在第二介電層上形成金屬-氧化物-金屬溝槽；
步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層的淀積，之后進(jìn)行電鍍銅工藝和化學(xué)機(jī)械研磨。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，淀積第一介電層與淀積第二介電層采用的材料的介電常數(shù)不同。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，淀積第一介電層采用的是低介電常數(shù)的材料，淀積第二介電層采用的是高介電常數(shù)的材料。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，形成所述第一介電層采用的材料從USG，F(xiàn)SG, BD, BDII中選取。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，所述第一介電層的厚度范圍控制在100(Γ10000Α之間。 如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，形成所述第二介電層采用的材料從USG，F(xiàn)SG, BD, BDl，BDII中選取。 如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，所述第二介電層的厚度范圍控制在100(Γ10000Α之間。一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中， 步驟a 在以襯底上依次淀積一刻蝕阻擋層和一第一介電層；
步驟b 在第一介電層上旋涂光刻膠，光刻形成金屬互連線區(qū)域的圖形； 步驟c 刻蝕形成金屬互連線區(qū)域溝槽，使所述金屬互連線區(qū)域溝槽止于所述刻蝕阻擋層，并去除光刻膠；
步驟d 在第一介電層上淀積第二介電層，使所述第二介電層填滿所述金屬互連線區(qū)域溝槽；
步驟e 進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬互連線溝區(qū)域槽內(nèi)的第二介電層，將其與部分的第二介電層清除；
步驟f 通過光刻和刻蝕在第一介電層上形成金屬-氧化物-金屬溝槽，并同時在第二介電層上形成金屬互連線溝槽；
步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層的淀積，之后進(jìn)行電鍍銅工藝和化學(xué)機(jī)械研磨。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，淀積第一介電層與淀積第二介電層采用的材料的介電常數(shù)不同。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，淀積第一介電層采用的是高介電常數(shù)的材料，淀積第二介電層采用的是低介電常數(shù)的材料。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，形成所述第一介電層采用的材料從USG，F(xiàn)SG, BD, BDl，BDII中選取。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，所述第一介電層的厚度范圍控制在100(Γ10000Α之間。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，形成所述第二介電層采用的材料從USG，F(xiàn)SG, BD, BDII中選取。如上所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，所述第二介電層的厚度范圍控制在100(Γ10000Α之間。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法解決了現(xiàn)有技術(shù)中金屬-氧化物-金屬區(qū)域與金屬互聯(lián)線區(qū)域均填充低K材料造成的金屬-氧化物-金屬區(qū)域無法實(shí)現(xiàn)高電容的問題，利用對第一介電層薄膜進(jìn)行選擇性的光刻蝕刻來定義金屬-氧化物-金屬(mental-oxide-mental，簡稱MOM)區(qū)域，在MOM區(qū)域填充高介電常數(shù)(高k)薄膜，來實(shí)現(xiàn)高性能MOM電容。通過這種方法，實(shí)現(xiàn)了在同一薄膜層既有高k材料又有低k材料。傳統(tǒng)互連的區(qū)域?yàn)榈蚹材料，高k材料區(qū)域做Μ0Μ，可以實(shí)現(xiàn)高電容，減少芯片使用面積，提高點(diǎn)穴性能。


圖1是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的在襯底上淀積形成刻蝕阻擋層和第一介電層后的示意圖2是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬-氧化物-金屬區(qū)域圖形后的示意圖3是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬-氧化物-金屬區(qū)域溝槽后的示意圖4是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的淀積形成第二介電層后的示意圖5是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的化學(xué)機(jī)械研磨后的示意
圖6是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬互連線溝槽和金屬-氧化物-金屬溝槽后的示意圖7是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的所有工藝完成后的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明 實(shí)施例(一)
本發(fā)明公開了一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中，在本發(fā)明的實(shí)例一中
圖1是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的在襯底上淀積形成刻蝕阻擋層和第一介電層后的示意圖，請參見圖1，步驟a 在以襯底上依次淀積一刻蝕阻擋層101 和一第一介電層201 ；由于第一介電層201在后續(xù)工藝中將作為金屬互連線區(qū)域，金屬互聯(lián)線區(qū)域需要采用低介電常數(shù)材料，故淀積第一介電層201采用的是低介電常數(shù)的材料。本發(fā)明中形成所述第一介電層201采用的材料可以從USG，F(xiàn)SG, BD, BDII等中選取。本發(fā)明中的所述第一介電層201的厚度范圍控制在100(Γ10000Α之間。圖2是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬-氧化物-金屬區(qū)域圖形后的示意圖，請參見圖2，步驟b 在第一介電層201上旋涂光刻膠，光刻形成金屬-氧化物-金屬區(qū)域的圖形，使得后續(xù)工藝中可以通過刻蝕形成金屬-氧化物-金屬溝槽2021。圖3是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬-氧化物-金屬區(qū)域溝槽后的示意圖，請參見圖3，步驟c 刻蝕形成金屬-氧化物-金屬區(qū)域溝槽， 使所述金屬-氧化物-金屬區(qū)域溝槽止于所述刻蝕阻擋層101，并去除光刻膠，為后續(xù)的第二介電層202填充做好準(zhǔn)備；
圖4是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的淀積形成第二介電層后的示意圖，請參見圖4，步驟d 在第一介電層201上淀積第二介電層202，使所述第二介電層 202填滿所述金屬-氧化物-金屬區(qū)域溝槽，由于金屬-氧化物-金屬區(qū)域需填充高介電常數(shù)的材料以實(shí)現(xiàn)其高電容，故淀積第一介電層201與淀積第二介電層202采用的材料的介
6電常數(shù)不同，淀積第二介電層202采用的是高介電常數(shù)的材料
本發(fā)明中形成所述第二介電層202采用的材料從USG，F(xiàn)SG, BD, BDl，BDII中選取。本發(fā)明中的所述第二介電層202的厚度范圍控制在100(Γ10000Α之間。圖5是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的化學(xué)機(jī)械研磨后的示意圖，請參見圖5，步驟e 進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬-氧化物-金屬區(qū)域溝槽內(nèi)的第二介電層202，將其與部分的第二介電層202清除，金屬-氧化物-金屬區(qū)域溝槽內(nèi)的第二介電層202上表面與第一介電層201的上表面在同一水平面上；
圖6是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的形成金屬互連線溝槽和金屬-氧化物-金屬溝槽后的示意圖，請參見圖6，步驟f 通過光刻和刻蝕在第一介電層 201上形成金屬互連線溝槽2011，并同時在第二介電層202上形成金屬-氧化物-金屬溝槽2021，通過該工藝步驟實(shí)現(xiàn)了金屬互聯(lián)線溝槽置于低介電層、金屬-氧化物-金屬溝槽 2021置于高介電層，從而可以在后續(xù)工藝中實(shí)現(xiàn)金屬-氧化物-金屬的高性能；
圖7是本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法的所有工藝完成后的結(jié)構(gòu)示意圖，請參見圖7，步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽2021內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層301的淀積，之后進(jìn)行電鍍銅401工藝和化學(xué)機(jī)械研磨，實(shí)現(xiàn)了在同一層薄膜(第一介電層201與第二介電層202的上表面在同一高度，且第二介電層202填充于在第一介電層201上開設(shè)的溝槽內(nèi)，故可以將第一介電層201與第二介電層202看做同一層薄膜)既有高介電常數(shù)材料，又有低介電常數(shù)材料，低介電常數(shù)材料區(qū)域做傳統(tǒng)的金屬互連， 而高介電常數(shù)材料做金屬-氧化物-金屬電容，從而可以實(shí)現(xiàn)金屬-氧化物-金屬電容的高電容。實(shí)施例(二)
在實(shí)施例一的基礎(chǔ)上，本發(fā)明可將金屬互聯(lián)線部分與金屬-氧化物-金屬部分的加工順序互換，既首先完成高介電常數(shù)層的淀積，之后刻蝕形成金屬互連線溝槽，再進(jìn)行低介電常數(shù)層的淀積，其具體技術(shù)原理與實(shí)施例一相似，故實(shí)施例二的技術(shù)原理可參見實(shí)施例一中的相應(yīng)技術(shù)原理。一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其中， 步驟a 在以襯底上依次淀積一刻蝕阻擋層和一第一介電層；
本實(shí)施例中淀積第一介電層采用的是高介電常數(shù)的材料，其中，形成所述第一介電層采用的材料可以從USG，F(xiàn)SG, BD, BDl, BDII等中選取。進(jìn)一步的，所述第一介電層的厚度范圍控制在100(Γ10000Α之間較優(yōu)。步驟b 在第一介電層上旋涂光刻膠，光刻形成金屬互連線區(qū)域的圖形；
步驟c 刻蝕形成金屬互連線區(qū)域溝槽，使所述金屬互連線區(qū)域溝槽止于所述刻蝕阻擋層，并去除光刻膠；
步驟d 在第一介電層上淀積第二介電層，使所述第二介電層填滿所述金屬互連線區(qū)域溝槽；
本實(shí)施例中的淀積第一介電層與淀積第二介電層采用的材料的介電常數(shù)不同，其中， 淀積第二介電層采用的是低介電常數(shù)的材料，形成所述第二介電層可以采用的材料從USG， FSG, BD, BDII等中選取。較優(yōu)的，本實(shí)施例中所述第二介電層的厚度范圍控制在100(Γ10000Α之間。
步驟e 進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬互連線溝區(qū)域槽內(nèi)的第二介電層，將其與部分的第二介電層清除；
步驟f 通過光刻和刻蝕在第一介電層上形成金屬-氧化物-金屬溝槽，并同時在第二介電層上形成金屬互連線溝槽；
步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層的淀積，之后進(jìn)行電鍍銅工藝和化學(xué)機(jī)械研磨。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法解決了現(xiàn)有技術(shù)中金屬-氧化物-金屬區(qū)域與金屬互聯(lián)線區(qū)域均填充低K材料造成的金屬-氧化物-金屬區(qū)域無法實(shí)現(xiàn)高電容的問題，利用對第一介電層薄膜進(jìn)行選擇性的光刻蝕刻來定義金屬-氧化物-金屬(mental-oxide-mental，簡稱MOM)區(qū)域，在MOM區(qū)域填充高介電常數(shù)(高k)薄膜，來實(shí)現(xiàn)高性能MOM電容。通過這種方法，實(shí)現(xiàn)了在同一薄膜層既有高k材料又有低k材料。傳統(tǒng)互連的區(qū)域?yàn)榈蚹材料，高k材料區(qū)域做Μ0Μ，可以實(shí)現(xiàn)高電容，減少芯片使用面積，提高點(diǎn)穴性能。以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 步驟a 在以襯底上依次淀積一刻蝕阻擋層和一第一介電層；步驟b 在第一介電層上旋涂光刻膠，光刻形成金屬-氧化物-金屬區(qū)域的圖形； 步驟c 刻蝕形成金屬-氧化物-金屬區(qū)域溝槽，使所述金屬-氧化物-金屬區(qū)域溝槽止于所述刻蝕阻擋層，并去除光刻膠；步驟d:在第一介電層上淀積第二介電層，使所述第二介電層填滿所述金屬-氧化物-金屬區(qū)域溝槽；步驟e:進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬-氧化物-金屬區(qū)域溝槽內(nèi)的第二介電層，將其與部分的第二介電層清除；步驟f:通過光刻和刻蝕在第一介電層上形成金屬互連線溝槽，并同時在第二介電層上形成金屬-氧化物-金屬溝槽；步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層的淀積，之后進(jìn)行電鍍銅工藝和化學(xué)機(jī)械研磨。
2.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，淀積第一介電層與淀積第二介電層采用的材料的介電常數(shù)不同。
3.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，淀積第一介電層采用的是低介電常數(shù)的材料，淀積第二介電層采用的是高介電常數(shù)的材料。
4.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，形成所述第一介電層采用的材料從USG，F(xiàn)SG, BD, BDII中選取。
5.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，所述第一介電層的厚度范圍控制在100(Γ10000Α之間。
6.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，形成所述第二介電層采用的材料從USG，F(xiàn)SG, BD, BDl，BDII中選取。
7.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，所述第二介電層的厚度范圍控制在100(Γ10000Α之間。
8.一種實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 步驟a 在以襯底上依次淀積一刻蝕阻擋層和一第一介電層；步驟b 在第一介電層上旋涂光刻膠，光刻形成金屬互連線區(qū)域的圖形； 步驟c 刻蝕形成金屬互連線區(qū)域溝槽，使所述金屬互連線區(qū)域溝槽止于所述刻蝕阻擋層，并去除光刻膠；步驟d 在第一介電層上淀積第二介電層，使所述第二介電層填滿所述金屬互連線區(qū)域溝槽；步驟e 進(jìn)行化學(xué)機(jī)械研磨平坦化，保留金屬互連線溝區(qū)域槽內(nèi)的第二介電層，將其與部分的第二介電層清除；步驟f 通過光刻和刻蝕在第一介電層上形成金屬-氧化物-金屬溝槽，并同時在第二介電層上形成金屬互連線溝槽；步驟g 在金屬互聯(lián)線溝槽以及金屬-氧化物-金屬溝槽內(nèi)同時進(jìn)行銅擴(kuò)散阻擋層的淀積，之后進(jìn)行電鍍銅工藝和化學(xué)機(jī)械研磨。
9.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于，淀積第一介電層與淀積第二介電層采用的材料的介電常數(shù)不同。
10.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 淀積第一介電層采用的是高介電常數(shù)的材料，淀積第二介電層采用的是低介電常數(shù)的材料。
11.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 形成所述第一介電層采用的材料從USG，F(xiàn)SG, BD, BDl，BDII中選取。
12.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 所述第一介電層的厚度范圍控制在100(Γ10000Α之間。
13.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 形成所述第二介電層采用的材料從USG，F(xiàn)SG, BD, BDII中選取。
14.根據(jù)權(quán)利要求8所述的實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法，其特征在于， 所述第二介電層的厚度范圍控制在100(Γ10000Α之間。
全文摘要
本發(fā)明實(shí)現(xiàn)高性能金屬-氧化物-金屬的制造方法解決了現(xiàn)有技術(shù)中金屬-氧化物-金屬區(qū)域與金屬互聯(lián)線區(qū)域均填充低K材料造成的金屬-氧化物-金屬區(qū)域無法實(shí)現(xiàn)高電容的問題，利用對第一介電層薄膜進(jìn)行選擇性的光刻蝕刻來定義金屬-氧化物-金屬(mental-oxide-mental，簡稱MOM)區(qū)域，在MOM區(qū)域填充高介電常數(shù)(高k)薄膜，來實(shí)現(xiàn)高性能MOM電容。通過這種方法，實(shí)現(xiàn)了在同一薄膜層既有高k材料又有低k材料。傳統(tǒng)互連的區(qū)域?yàn)榈蚹材料，高k材料區(qū)域做MOM，可以實(shí)現(xiàn)高電容，減少芯片使用面積，提高點(diǎn)穴性能。
文檔編號H01L21/02GK102427054SQ20111016385
公開日2012年4月25日 申請日期2011年6月17日 優(yōu)先權(quán)日2011年6月17日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司