專利名稱：多功能存儲單元、陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件及制造技術(shù)，更具體地說，涉及一種多功能存儲單元、陣列及其制造方法。
背景技術(shù)：
隨著可攜式個人設(shè)備的流行，非揮發(fā)性存儲器的需求進一步的增加，目前市場上的非揮發(fā)性存儲器仍以閃存(Flash)為主流，卻正面臨著嚴(yán)峻的挑戰(zhàn)。為了更好地提高存儲密度和數(shù)據(jù)存儲的可靠性，研發(fā)重點逐漸轉(zhuǎn)向可以取代閃存的新型非揮發(fā)性存儲器，多種新型存儲器技術(shù)得到了發(fā)展，其中，電荷俘獲式存儲器(CTM, Charging TrappingMemory)和阻變存儲器(RRAM,Resistive Random Access Memory)是兩個具有代表性的研究方向。 CTM采用電荷分立存儲技術(shù)，利用相互絕緣的存儲節(jié)點來存儲電荷，有效地緩解了隧穿氧化層和數(shù)據(jù)保持能力之間的矛盾。參考圖1，圖I為CTM存儲器的基本結(jié)構(gòu)，主要包括隧穿層104、存儲層105、阻擋層106、柵電極107以及源極102、漏極103，通過處于隧穿層和阻擋層之間的存儲層的特性實現(xiàn)電荷存儲，例如利用氮化物自身的深能級缺陷作為電荷存儲介質(zhì)，或者利用分離的納米晶作為電荷存儲介質(zhì)等。由于只有隧穿層中具有漏電通道，只會造成少數(shù)存儲電荷的流失，大大提高存儲器件的電荷保持能力。RRAM的存儲原理是建立在阻變材料的可逆阻變特性上，也就是說，阻變材料在電信號下可以在高阻態(tài)和低阻態(tài)間實現(xiàn)可逆的轉(zhuǎn)變。RRAM的基本結(jié)構(gòu)如圖2所示，主要包括襯底201，下電極202、阻變層203和上電極204，通過阻變層的阻變材料的特性實現(xiàn)高低阻態(tài)的轉(zhuǎn)變，具有阻變特性的材料例如二元過渡族金屬氧化物、固態(tài)電解液材料等等。RRAM具有寫入電壓低、寫入擦除時間短、非破壞性讀取、結(jié)構(gòu)簡單、面積小等優(yōu)點。但是，目前的存儲器只具有單一的存儲方式，并沒有一種通用的存儲器，不可以根據(jù)不同的應(yīng)用環(huán)境實現(xiàn)CTM或RRAM不同的存儲方式，這樣需要分別制造CTM和RRAM產(chǎn)品來滿足兩種器件的功能，會大大提高存儲器產(chǎn)品的制造成本。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種多功能存儲單元、陣列及其制造方法，具有CTM和RRAM兩種存儲方式，通過制造該存儲單元，便能實現(xiàn)CTM或RRAM兩種存儲方式，降低了制造成本。為實現(xiàn)上述目的，本發(fā)明實施例提供了如下技術(shù)方案一種多功能存儲單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底上的電荷俘獲式存儲器，所述電荷俘獲式存儲器包括存儲疊層結(jié)構(gòu)以及在存儲疊層結(jié)構(gòu)兩側(cè)襯底內(nèi)的源漏區(qū)；位于存儲疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上的阻變存儲器?？蛇x地，在所述源漏區(qū)和阻變存儲器的下電極之間還包括摻雜氧化層，所述摻雜氧化層具有同源漏區(qū)相反的摻雜類型?？蛇x地，所述摻雜氧化層為摻雜的二氧化硅。可選地，所述阻變存儲器一側(cè)的源漏區(qū)的面積大于另一側(cè)源漏區(qū)的面積。此外，在本發(fā)明的另一個方面，還提供了根據(jù)上述存儲單元組成的多功能存儲陣列，包括M*N個如權(quán)利要求1-4中任一項所述的多功能存儲單元，每M個所述多功能存儲單元組成存儲陣列的一行，一共有N行，其中，
_6]對于第n行中的多功能存儲單元hU—)和U(n,m+1)，與U(n，m)共用阻變存儲器一側(cè)的源漏區(qū)， U(n, m)與 U(n, m+i) 共用另一側(cè)的源漏區(qū)；第n行中的所有共用阻變存儲器一側(cè)的源漏區(qū)同一條位線BLn電連接；對于第m列上的多功能存儲單元Uftl,, .I1^N個電荷俘獲式存儲器的柵極同一條 第一字線WLm電連接，N個阻變存儲器的上電極同一條第二字線WL’ m電連接，其中，M > 0，N>0，且0彡m<M，0彡n<N。此外，在本發(fā)明的又一個方面，還提供了一種多功能存儲裝置，包括如上所述的多功能存儲陣列，以及第一多路選擇器、第二多路選擇器、列譯碼器和行譯碼器，其中，所述位線同第一多路選擇器相連接，所述第一字線和第二字線同第二多路選擇器相連接，列譯碼器連接至第一多路選擇器，行譯碼器連接至第二多路選擇器，且第一多路選擇器和第二多路選擇器同外部讀寫裝置相連接，實現(xiàn)對存儲陣列內(nèi)的不同存儲器的選擇。此外，本發(fā)明實施例還公開了，一種多功能存儲單元的制造方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成電荷俘獲式存儲器，所述電荷俘獲式存儲器包括存儲疊層結(jié)構(gòu)以及在存儲疊層結(jié)構(gòu)兩側(cè)襯底內(nèi)的源漏區(qū)；在位于疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上形成阻變存儲器。優(yōu)選地，在形成電荷俘獲式存儲器的源漏區(qū)之后，形成阻變存儲器下電極之前，還包括步驟在所述疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上形成摻雜氧化層，所述摻雜氧化層具有同源漏區(qū)相反的摻雜類型。優(yōu)選地，所述摻雜氧化層為摻雜的二氧化硅。優(yōu)選地，所述阻變存儲器一側(cè)的源漏區(qū)的面積大于另一側(cè)源漏區(qū)的面積。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點本發(fā)明實施例的多功能存儲單元、陣列及其制造方法，通過半導(dǎo)體襯底上的電荷俘獲式存儲器，以及電荷俘獲式存儲器的源區(qū)上的阻變存儲器，將電荷俘獲式存儲器和阻變存儲器集成在一個存儲單元中，可以根據(jù)不同的應(yīng)用環(huán)境實現(xiàn)CTM或RRAM兩種不同的存儲方式，通過制造該存儲單元便能提供具有CTM和RRAM兩種功能的存儲器件，大大降低了存儲器產(chǎn)品的制造成本。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖I為電荷俘獲式存儲器的基本結(jié)構(gòu)的示意圖2為阻變存儲器的基本結(jié)構(gòu)的示意圖；圖3為根據(jù)本發(fā)明實施例的多功能存儲單元的結(jié)構(gòu)示意圖；圖4為根據(jù)本發(fā)明實施例的多功能存儲單元陣列的示意圖；圖5為根據(jù)本發(fā)明實施例的多功能存儲裝置的示意圖；
圖6為根據(jù)本發(fā)明實施例的多功能存儲裝置的操作流程圖；圖7-18圖為根據(jù)本發(fā)明實施例的多功能存儲單元制造過程的示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。正如背景技術(shù)部分所述，傳統(tǒng)的存儲器只具有單一的存儲方式，需要分別制造CTM和RRAM產(chǎn)品來滿足兩種器件的功能的需求，會大大提高存儲器產(chǎn)品的制造成本。為此，本發(fā)明提供了一種多功能存儲單元，可以同時滿足CTM和RRAM兩種器件的功能的需求，降低制造成本。參考圖3，所述多功能存儲單元包括半導(dǎo)體襯底300 ；半導(dǎo)體襯底300上的電荷俘獲式存儲器310，所述電荷俘獲式存儲器310包括存儲疊層結(jié)構(gòu)309以及在存儲疊層結(jié)構(gòu)309兩側(cè)襯底內(nèi)的源漏區(qū)306、307 ；位于存儲疊層結(jié)構(gòu)309 —側(cè)的源漏區(qū)306上的阻變存儲器320。其中，在一個實施例中，所述半導(dǎo)體襯底300為Si襯底，在其他實施例中，所述半導(dǎo)體襯底還可以包括但不限于其他元素半導(dǎo)體或化合物半導(dǎo)體，如硅鍺(SiGe)、碳化硅、砷化鎵、砷化銦或磷化銦。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者n型襯底)，襯底300可以包括各種摻雜配置。此外，襯底中還可以包括其他器件。其中，所述電荷俘獲式存儲器310包括存儲疊層結(jié)構(gòu)309、柵極305和源漏區(qū)306、307，所述存儲疊層結(jié)構(gòu)309包括隧穿層302、存儲層303和阻擋層304。在一個實施例中，所述隧穿層302、存儲層303及阻擋層304的存儲疊層結(jié)構(gòu)309可以是ONO(SiO2-Si3N4-SiO2)結(jié)構(gòu)，在其他實施例中所述隧穿層302、存儲層303及阻擋層304 的存儲疊層結(jié)構(gòu) 309 還可以是 ANO (Al2O3-Si3N4-SiO2)結(jié)構(gòu)、AHO (Al2O3-High K-SiO2)結(jié)構(gòu)及其他類似的結(jié)構(gòu)，所述High k介質(zhì)材料(高k介質(zhì)材料)例如AL203、HFO2, TIO2、不同組分的HfA10、HfSi0、HfSi0N等摻雜后的新型High k介質(zhì)材料，所述疊層結(jié)構(gòu)及high k材料僅為示例，本發(fā)明并不限于此。在一個實施例中，所述柵極305可以為多晶硅，在其他實施例中，所述柵極還可以是單層或多層結(jié)構(gòu)，可以包括其他半導(dǎo)體、金屬或金屬化合物，例如TaN、Al、TiN等或這些材料的疊層，此處僅為示例，本發(fā)明并不限于此。其中，所述源漏區(qū)306、307具有器件所需的摻雜類型，例如摻雜有N型或P型雜質(zhì)。其中，所述阻變存儲器320包括下電極314、阻變層315和上電極316。 所述上電極316或下電極314可以為貴重金屬、常用金屬、金屬化合物或其他合適的電極材料，例如，Pt、Ag、Pd、W、Ti、Al、Cu、ITO、IZO、YBCO, LaAlO3' SrRuO3 或多晶硅等。所述阻變層可以為鈣鈦礦氧化物、過渡金屬二元氧化物、固態(tài)電解質(zhì)、有機物或其他有類似阻變特性的材料，例如，SrZrO3> LiNbO3^ BaTiO3^ NiO, TiO2, ZnO, SiO2, WO3> AIDCN、PVK、PS、P3HT、a-Si:H、y c_Si 等。
優(yōu)選地，在所述源漏區(qū)306和阻變存儲器的下電極314之間還包括摻雜氧化層312，所述摻雜氧化層312具有同源漏區(qū)306相反的摻雜類型，例如摻雜氧化層312為摻雜的二氧化硅，同所述源漏區(qū)306之間形成PN結(jié)，以消除阻變存儲器320在讀取時的串?dāng)_問題。此外，在所述阻變存儲器320和所述電荷俘獲式存儲器310的存儲疊層結(jié)構(gòu)309之間還包括隔離層330，所述隔離層330可以包括絕緣材料。優(yōu)選地，所述阻變存儲器320 —側(cè)的源漏區(qū)306的面積大于另一側(cè)源漏區(qū)307的面積，以使由上述多功能存儲單元形成存儲陣列時，相鄰的存儲單元間可以共用源區(qū)，以減小存儲單元的面積，提高集成度。以上對本發(fā)明的多功能存儲單元進行了詳細(xì)的描述，此外，根據(jù)上述多功能存儲單元，本發(fā)明還提出了一種多功能存儲陣列，由上述多功能存儲單元組成，以下以M*N個上述多功能存儲單元組成的陣列進行描述，如圖4所示，每M個所述多功能存儲單元組成存儲陣列的一行，一共有N行,那么，對于第n行中的多功能存儲單元hU—)和U(n,m+1)，與U(n，m)共用阻變存儲器一側(cè)的源漏區(qū)， U(n, m)與 U(n, m+i) 共用另一側(cè)的源漏區(qū)；第n行中的所有阻變存儲器一側(cè)的源漏區(qū)同一條位線BLn電連接；對于第m列上的多功能存儲單元Uftl,,個電荷俘獲式存儲器的柵極同一條第一字線WLm電連接，N個阻變存儲器的上電極同一條第二字線WL’m電連接，其中，M > 0，N>0，且0彡m<M，0彡n<N。例如，在第I行中包括存儲單元Ufthtl)、Ufthl)、U(0j2)至UftlJ1),每個存儲單元包括阻變存儲器320和電荷俘獲式存儲器310，U(0j0)和U(U)阻變存儲器320側(cè)的源漏區(qū)共用，第一行中所有阻變存儲器側(cè)共用的源漏區(qū)連接BLtl ;第一列中包括存儲單元Ufthtl)至Ufrutl),其沒有接阻變存儲器側(cè)的源漏區(qū)連接至SLtl,通常地，該SLtl可以接地或者根據(jù)需要連接或設(shè)置所需電壓。該存儲陣列的每一行上相鄰的一組存儲單元共用源區(qū)，減小存儲單元的面積，提高集成度。此外，本發(fā)明還提供了一種多功能存儲裝置，實現(xiàn)上述多功能存儲陣列的選擇存儲。如圖5所示，所述裝置包括多功能存儲陣列c06，以及第一多路選擇器c02、第二多路選擇器c06、列譯碼器cOl和行譯碼器c08，其中，所述位線BLn同第一多路選擇器c02相連接，所述第一字線WLm和第二字線WL’m同第二多路選擇器c06相連接，cOl列譯碼器聯(lián)連接至第一多路選擇器c02，行譯碼器c08連接至第二多路選擇器c06，且第一多路選擇器c02和第二多路選擇器c06同外部讀寫裝置c03相連接，實現(xiàn)對存儲陣列內(nèi)的不同存儲器的選擇。在本實施例中，外部讀寫裝置c03包括輸入輸出I/Ocll、讀出放大器ClO和寫驅(qū)動c09，讀出放大器ClO和寫驅(qū)動c09接收來自工作模式信號cl2的信號指示，通過第一和第二多路選擇器及行、列譯碼器處理，選擇相應(yīng)地址的存儲單元中的阻變存儲器或電荷俘獲式存儲器進行讀取操作。如圖6，為根據(jù)本發(fā)明實施例的多功能存儲裝置的操作流程圖，步驟SI，根據(jù)外部環(huán)境的需要進行存儲器種類的選擇，步驟S2，判斷是否是高速低壓存儲，若是，進入S3，選擇PRAM存儲，并根據(jù)行、列譯碼器及多路選擇器選擇相應(yīng)RRAM存儲器件，從而確定進行操作的單元，而后進行相應(yīng)的讀寫擦除操作；若不是高速低壓存儲，則進入S4，選擇CTM存儲，并根據(jù)根據(jù)行、列譯碼器及多路選擇器選擇相應(yīng)CTM存儲器件，從而確定進行操作的單元， 而后進行相應(yīng)的讀寫擦除操作。當(dāng)外部環(huán)境需要高速低壓存儲方式時，上述裝置選擇RRAM作為存儲器件，摻雜的二氧化硅層和源端作為整流二極管，CTM的WL和SL浮空。編程的時候，BL施加0v，在WL’上施加編程電壓Vset (通常I 2V，因材料而定)，擦除的時候，BL施加Ov，在WL’上施加相應(yīng)的擦除電壓Vreset (因材料而定)，讀取時，BL施加0v，在WL’上施加讀取電壓Vread ( 一般為0. 2V)進行讀取。當(dāng)需要CTM作為存儲單元的時候，根據(jù)外電路來選擇相應(yīng)的字線位線進行編程擦除讀取操作，WL’浮空，其編程擦除讀取操作和普通的CTM器件是一致的，例如采用CHE編程，如WL上施加15V電壓，BL施加5v電壓、SL接地，襯底接地；擦除可選擇FN擦除，如WL施加-15V電壓，BL浮空、SL接地，襯底接地；讀取時WL上施加Vread，BL施加IV左右電壓，SL接地，襯底接地。從而，可以在一個存儲單元中實現(xiàn)CTM或RRAM不同的存儲方式，也就是說一次制備便可具有兩種存儲器的功能，大大降低了制造成本。以上對本發(fā)明的多功能存儲單元、存儲陣列以及存儲裝置進行了詳細(xì)的描述，為了更好的理解本發(fā)明的方案及效果，以下將結(jié)合示意圖對阻變存儲器單元及存儲陣列的制造過程進行描述。首先，如圖7(俯視圖)所示，提供半導(dǎo)體襯底600。在此實施例中，所述襯底600為硅襯底，并已經(jīng)做好前期預(yù)處理，例如清洗等操作。此外，所述襯底600上已具有STI (Shallow Trench Isolation)隔離 601。需要說明的是，之后步驟地示圖中，包括本圖式中AA’和BB’的向示圖，以更好的
理解本發(fā)明。而后，如圖8(AA’向示圖)、圖9所示(BB’向示圖)，在所述襯底上形成犧牲氧化層604，并進行防穿通注入工藝及閾值電壓調(diào)整注入工藝，形成防穿通摻雜603和閾值電壓調(diào)整摻雜602。而后，如圖10(AA’向示圖)、圖11(BB’向示圖)所示，依次淀積隧穿層701、存儲層702及阻擋層703，在本實施例中，隧穿層701、存儲層702及阻擋層703可以依次為S i O2-Si3N4-Si O2。
而后，如圖12 (AA’向示圖)、圖13 (BB’向示圖)所示，在AA’方向上圖案化所述存儲層702及阻擋層703。而后，如圖14 (AA’向示圖)和15 (BB’向示圖)所示，淀積柵極901，所述柵極901可以為多晶硅、金屬、金屬硅化物或其他合適的材料，可以是一層或多層堆疊的結(jié)構(gòu)。而后，如圖16(BB’向示圖)所示，在BB’方向上對隧穿層701、存儲層702、阻擋層703及柵極901進行圖案化，從而形成包括隧穿層701、存儲層702及阻擋層703的存儲堆疊結(jié)構(gòu)和柵極901，在此圖形化時，存儲堆疊和柵極901兩側(cè)去除的部分可以不對稱，其中一側(cè)905去除的寬度大于另一側(cè)903的寬度，以在后續(xù)工藝中在較大一側(cè)905上形成共源的阻變存儲器。AA’方向同上步驟。而后，如圖17 (BB’向示圖)所示，可以根據(jù)傳統(tǒng)工藝形成存儲堆疊的側(cè)墻907以及存儲堆疊兩側(cè)的源漏區(qū)909、910，此外還可以進一步形成防穿通區(qū)908，用于后續(xù)在其上形成阻變存儲器一側(cè)的源漏區(qū)910的面積大于另一側(cè)的源漏區(qū)909的面積，所述隧穿層701、存儲層702及阻擋層703的存儲堆疊結(jié)構(gòu)、柵極901以及源漏區(qū)909、910組成電荷俘獲式 存儲器，所述側(cè)墻907為電荷俘獲式存儲器及后續(xù)形成的阻變存儲器的隔離區(qū)。AA’方向同上步驟。而后，如圖18(BB’向示圖)所示，在較大面積一側(cè)的源漏區(qū)910上形成阻變存儲器。具體地，首先，在依次淀積下電極921、阻變層922和上電極923，在此實施例中，下電極921、阻變層922和上電極923可以依次為Pt、Ti02、Ag，或者，優(yōu)選地，依次形成摻雜的氧化層920、下電極921、阻變層922和上電極923后，摻雜的氧化層920例如摻雜的二氧化硅，摻雜類型同其下的源漏區(qū)910具有相反的摻雜類型，而后，進行圖形化，形成包括下電極921、阻變層922和上電極923的阻變存儲器，相鄰的存儲單元在較大面積的源漏區(qū)910上形成共源的阻變存儲器，在優(yōu)選的實施例中，摻雜的氧化層920同源漏區(qū)910形成PN結(jié)，以消除阻變存儲器在讀取操作時的串?dāng)_問題，而后，形成側(cè)墻924。而后，最后由源漏區(qū)引出SL(source line)、位線(BL),由柵極引出字線(WL、WL’)，材料可以為多晶硅、金屬、金屬硅化物或其他合適的材料，可以為一層或多層結(jié)構(gòu)。至此，形成了本發(fā)明的阻變存儲器單元及存儲陣列。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種多功能存儲單元，其特征在于，包括 半導(dǎo)體襯底； 位于半導(dǎo)體襯底上的電荷俘獲式存儲器，所述電荷俘獲式存儲器包括存儲疊層結(jié)構(gòu)以及在存儲疊層結(jié)構(gòu)兩側(cè)襯底內(nèi)的源漏區(qū)； 位于存儲疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上的阻變存儲器。
2.根據(jù)權(quán)利要求I所述的多功能存儲單元，其特征在于，在所述源漏區(qū)和阻變存儲器的下電極之間還包括摻雜氧化層，所述摻雜氧化層具有同源漏區(qū)相反的摻雜類型。
3.根據(jù)權(quán)利要求2所述的多功能存儲單元，其特征在于，所述摻雜氧化層為摻雜的二氧化硅。
4.根據(jù)權(quán)利要求1-3中任一項所述的多功能存儲單元，其特征在于，所述阻變存儲器一側(cè)的源漏區(qū)的面積大于另一側(cè)源漏區(qū)的面積。
5.一種多功能存儲陣列，包括M*N個如權(quán)利要求1-4中任一項所述的多功能存儲單元，每M個所述多功能存儲單元組成存儲陣列的一行，一共有N行，其中， 對于第η行中的多功能存儲單元Ufcn)、U(n,m)和U(n,m+1)，與U(n，m)共用阻變存儲器一側(cè)的源漏區(qū)， U(n, m)與 U(n, m+i) 共用另一側(cè)的源漏區(qū)； 第η行中的所有共用阻變存儲器一側(cè)的源漏區(qū)同一條位線BLn電連接； 對于第m列上的多功能存儲單兀Uto,Lnm),N個電荷俘獲式存儲器的柵極同一條第一字線WLm電連接，N個阻變存儲器的上電極同一條第二字線WL’ m電連接，其中，M > O，N >O，且 O≤ m < M，0 ≤ η < N。
6.一種多功能存儲裝置，包括如權(quán)利要求5所述的多功能存儲陣列，以及第一多路選擇器、第二多路選擇器、列譯碼器和行譯碼器，其中，所述位線同第一多路選擇器相連接，所述第一字線和第二字線同第二多路選擇器相連接，列譯碼器連接至第一多路選擇器，行譯碼器連接至第二多路選擇器，且第一多路選擇器和第二多路選擇器同外部讀寫裝置相連接，實現(xiàn)對存儲陣列內(nèi)的不同存儲器的選擇。
7.一種多功能存儲單元的制造方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成電荷俘獲式存儲器，所述電荷俘獲式存儲器包括存儲疊層結(jié)構(gòu)以及在存儲疊層結(jié)構(gòu)兩側(cè)襯底內(nèi)的源漏區(qū)； 在位于疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上形成阻變存儲器。
8.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，在形成電荷俘獲式存儲器的源漏區(qū)之后，形成阻變存儲器下電極之前，還包括步驟在所述疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上形成摻雜氧化層，所述摻雜氧化層具有同源漏區(qū)相反的摻雜類型。
9.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，所述摻雜氧化層為摻雜的二氧化硅。
10.根據(jù)權(quán)利要求7-9中任一項所述的制造方法，其特征在于，所述阻變存儲器一側(cè)的源漏區(qū)的面積大于另一側(cè)源漏區(qū)的面積。
全文摘要
本發(fā)明實施例公開了一種多功能存儲單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底上的電荷俘獲式存儲器，所述電荷俘獲式存儲器包括存儲疊層結(jié)構(gòu)以及在存儲疊層結(jié)構(gòu)兩側(cè)襯底內(nèi)的源漏區(qū)；位于存儲疊層結(jié)構(gòu)一側(cè)的源漏區(qū)上的阻變存儲器。通過將電荷俘獲式存儲器和阻變存儲器集成在一個存儲單元中，可以根據(jù)不同的應(yīng)用環(huán)境實現(xiàn)CTM或RRAM兩種不同的存儲方式，通過制造該存儲單元便能提供具有CTM和RRAM兩種功能的存儲器件，大大降低了存儲器產(chǎn)品的制造成本。
文檔編號H01L27/24GK102779550SQ20111012230
公開日2012年11月14日 申請日期2011年5月12日 優(yōu)先權(quán)日2011年5月12日
發(fā)明者劉明, 劉璟, 張滿紅, 朱晨昕, 李冬梅, 王琴, 許中廣, 謝常青, 霍宗亮, 龍世兵 申請人:中國科學(xué)院微電子研究所