專利名稱：集成電路組件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體組件，且特別是有關(guān)于一種集成電路組件及其制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)工業(yè)已歷經(jīng)快速成長。集成電路材料與設(shè)計上的科技進展已形成數(shù)個集成電路世代，其中每一世代具有較前一世代更小特征尺寸且更復(fù)雜的電路。 這樣的IC組件的制作是利用圖案化一連串已圖案化與未圖案化層，且連續(xù)圖案化層上的特征在空間上與其它特征相關(guān)。在制作過程中，每個圖案化層必須以一準(zhǔn)確程度與前一些圖案化層對準(zhǔn)。圖案對準(zhǔn)技術(shù)一般會提供疊對標(biāo)記(overlay mark)，以達到連續(xù)層的對準(zhǔn)。 一種示范的疊對標(biāo)記是由形成應(yīng)用在盒中盒(box-in-box ；BIB)對準(zhǔn)技術(shù)中的盒[一般為中心開放的盒(open-centered box)]的圖案。隨著組件尺寸的持續(xù)縮減，以及執(zhí)行多重微影工藝來圖案化一層，疊對標(biāo)記的信號愈來愈微弱，而妨礙了連續(xù)圖案化層的精確對準(zhǔn)。因此，雖然現(xiàn)存的對準(zhǔn)結(jié)構(gòu)與方法已經(jīng)大致上能滿足其所預(yù)期的目的，但這些方法在所有方面并未完全令人滿意。

發(fā)明內(nèi)容
因此，本發(fā)明的一方面是在提供一種集成電路組件及其制作方法，其在對準(zhǔn)區(qū)設(shè)置的虛設(shè)特征可降低蝕刻的負(fù)載效應(yīng)。本發(fā)明的另一方面是在提供一種集成電路組件及其制作方法，其次分辨率虛設(shè)特征可在形成對準(zhǔn)標(biāo)記的材料與周圍材料之間提供增強的對比。一種方法，包含提供一基材，此基材具有一組件區(qū)與一對準(zhǔn)區(qū)；形成一第一材料層于基材上方；形成一組件特征與一虛設(shè)(dummy)特征于第一材料層中，其中組件特征形成在組件區(qū)中，虛設(shè)特征形成在對準(zhǔn)區(qū)中，組件特征具有一第一尺寸，虛設(shè)特征具有一第二尺寸，第二尺寸小于一對準(zhǔn)標(biāo)記偵測器的分辨率；形成一第二材料層于第一材料層的上方； 以及形成一對準(zhǔn)特征于第二材料層中，此對準(zhǔn)特征設(shè)置在對準(zhǔn)區(qū)中的虛設(shè)特征的上方。虛設(shè)特征為多個分割材料線。這些分割材料線的制作可利用形成第一方向的多個第一材料線、以及形成第二方向的多個第二材料線，第一方向與第二方向交叉。此方法可包含形成對準(zhǔn)特征于基材中，基材中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的外盒，第二材料層中的對準(zhǔn)特征為 BIB對準(zhǔn)圖案的內(nèi)盒。在另一例子中，一種方法，包含提供一基材，此基材具有一組件區(qū)與一對準(zhǔn)區(qū)； 形成一材料層于基材上方；以及進行一第一微影與蝕刻工藝，以在組件區(qū)中的材料層中形成一組件特征、以及在對準(zhǔn)區(qū)中的材料層中形成一虛設(shè)特征，虛設(shè)特征具有小于一對準(zhǔn)標(biāo)記偵測器的分辨率的尺寸。此方法還包含形成一光阻層于材料層上方；以及進行一第二微影與蝕刻工藝，以在光阻層中形成一對準(zhǔn)特征，此對準(zhǔn)特征設(shè)于材料層中的虛設(shè)特征的上方。此方法可進一步包含形成一對準(zhǔn)特征于基材中，基材中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的外盒，光阻層中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的內(nèi)盒。形成材料層于基材上方的步驟可包含形成一硬掩模層于基材上方。進行第一微影與蝕刻工藝以形成組件特征與虛設(shè)特征的步驟可包含形成第一光阻層于硬掩模層上方； 形成多個開口于第一光阻層中，其中這些開口暴露出對準(zhǔn)區(qū)中的硬掩模層；以及移除硬掩模層的暴露部分，借以在組件區(qū)中的硬掩模層中形成多個第一開口、以及在對準(zhǔn)區(qū)中的硬掩模層中形成多個第二開口。此外，形成光阻層于材料層的上方的步驟可包含形成一第二光阻層于硬掩模層的上方，進行第二微影與蝕刻工藝以形成對準(zhǔn)特征的步驟可包含形成多個開口于第二光阻層中，其中這些開口暴露出硬掩模層；以及移除硬掩模層的暴露部分， 借以在組件區(qū)中的硬掩模層中形成多個第三開口、以及在對準(zhǔn)區(qū)中的硬掩模層中形成多個第四開口。此方法可進一步包含形成一第三材料層于基材與硬掩模層之間，第三材料層為硬掩模層中的第一、第二、第三與第四開口所暴露出；以及移除暴露的第三材料層。在又一例子中，一種集成電路組件，包含一半導(dǎo)體基材，具有一組件區(qū)與一對準(zhǔn)區(qū)；一第一材料層設(shè)于半導(dǎo)體基材上方，第一材料層包含一組件特征位于組件區(qū)中、以及一虛設(shè)特征位于對準(zhǔn)區(qū)中，其中虛設(shè)特征的尺寸小于一對準(zhǔn)偵測器的分辨率；以及一第二材料層設(shè)于半導(dǎo)體基材上，第二材料層包含一對準(zhǔn)特征位于對準(zhǔn)區(qū)中，對準(zhǔn)特征設(shè)于虛設(shè)特征的上方。組件特征具有第一寬度，且虛設(shè)特征的尺寸為第二寬度，第二寬度小于第一寬度。對準(zhǔn)特征可為BIB對準(zhǔn)圖案的內(nèi)盒，基材可包含BIB對準(zhǔn)圖案的外盒的對準(zhǔn)特征。本發(fā)明的優(yōu)點為，通過在對準(zhǔn)區(qū)設(shè)置次分辨率虛設(shè)特征，除了可在形成對準(zhǔn)標(biāo)記的材料與周圍材料之間提供增強的對比外，更提供可降低蝕刻的負(fù)載效應(yīng)的功效。


從上述結(jié)合所附附圖所作的詳細描述，可對本發(fā)明有更佳的了解。需強調(diào)的是，根據(jù)業(yè)界的標(biāo)準(zhǔn)實務(wù)，各特征并未依比例繪示，且目的僅是用以說明。事實上，為了使討論更為清楚，各特征的數(shù)量及尺寸都可任意地增加或減少。圖1是繪示依照本發(fā)明的各實施方式的一種對準(zhǔn)標(biāo)記的制作方法的流程圖；圖2A至圖8A是繪示依照圖1的方法的一種具有組件區(qū)與對準(zhǔn)區(qū)的集成電路組件在制作的各階段的剖面示意圖；圖2B至圖8B是分別繪示圖2A至圖8A所示的集成電路的對準(zhǔn)區(qū)的上視示意圖；圖9A是繪示依照本發(fā)明的各實施方式的一種集成電路組件的一實施例的剖面示意圖，此集成電路組件在集成電路組件的集成電路對準(zhǔn)區(qū)中具有圖案識別特征；圖9B是繪示沿著圖9A的線9B-9B所獲得的
主要組件符號說明
100方法102方塊
104方塊106方塊
108方塊110方塊
200集成電路組件204組件區(qū)
206對準(zhǔn)區(qū)210基材
212隔離特征220柵極層
220A 柵極層222硬掩模層
222k 第一圖案222B 第二圖案
224 光阻層225A 開口
225B開口227A 開口
227B開口229A 開口
229B開口230 光阻層
231A開口231B 開口
233A開口233B 開口
235A開口235B 開口
240A 柵極堆疊240B 虛設(shè)特征
241A開口241B 開口
242A開口242B 開口
300 集成電路組件310 基材
312 組件區(qū)314 對準(zhǔn)區(qū)
316 隔離特征318 組件
319 組件320 摻雜區(qū)
321 摻雜區(qū)322 :S/D 區(qū)
323 S/D區(qū)324 JLD 層
330 柵極堆疊332 柵極堆疊
334 柵極堆疊340 JLD 層
342 特征344 特征
346 特征350 外盒
352 內(nèi)盒
具體實施例方式以下的揭露提供了許多不同的實施例或例子，以執(zhí)行本發(fā)明的不同特征。以下所描述的構(gòu)件與安排的特定例子是用以簡化本發(fā)明。當(dāng)然這些僅為例子，并非限制。此外，本發(fā)明可能會在各例子中重復(fù)參考數(shù)字及/或文字。這樣的重復(fù)是基于簡單與清楚的目的， 以其本身而言并非用以指定所討論的各實施例及/或配置之間的關(guān)系。再者，在描述中，第一特征形成于第二特征之上或上可能包含第一與第二特征以直接接觸的方式形成的實施例，且亦可包含額外特征可能形成在第一與第二特征之間的實施例，如此第一與第二特征可能不會直接接觸。圖1是繪示依照本發(fā)明的各實施方式的一種對準(zhǔn)標(biāo)記的制作方法100的流程圖。 方法100始于方塊102，其中提供具有組件區(qū)與對準(zhǔn)區(qū)的基材。在方塊104中，形成第一材料層于基材上。在方塊106中，形成組件特征與虛設(shè)組件特征于第一材料層中。組件特征形成在組件區(qū)中，虛設(shè)特征形成在對準(zhǔn)區(qū)中。組件特征具有第一尺寸，而虛設(shè)特征具有第二尺寸。第二特征小于一對準(zhǔn)標(biāo)記偵測器的分辨率。方法繼續(xù)進行至方塊108，其中形成第二材料于第一材料層上方。在方塊110中，形成對準(zhǔn)特征于第二材料層中。對準(zhǔn)特征位于對準(zhǔn)區(qū)中的虛設(shè)特征上方。對準(zhǔn)特征可為盒中盒(BIB)圖案識別技術(shù)的內(nèi)盒。可形成另一對準(zhǔn)特征，例如BIB圖案識別技術(shù)的外盒，于基材中或基材第一材料層之間的材料層中。因此，可關(guān)于基材(或其它材料層)中的對準(zhǔn)特征，計算第二材料層中的對準(zhǔn)特征，以決定后續(xù)圖案化層的對準(zhǔn)。對準(zhǔn)特征亦可作為BIB圖案識別技術(shù)的外盒，以對準(zhǔn)位在第二材料層上方的各圖案化層?？稍诜椒?00進行之前、期間或之后，提供額外的步驟，且在本方法的其它實施例中，可取代或消除所述的步驟中的一些步驟。下列的討論例示出可依照圖1的方法100制作的對準(zhǔn)結(jié)構(gòu)的數(shù)個實施例。圖2A至圖8A是繪示依照圖1的方法的一種具有組件區(qū)204與對準(zhǔn)區(qū)206的集成電路組件200在制作的各階段的剖面示意圖。圖2B至圖8B是分別繪示圖2A至圖8A所示的集成電路200的對準(zhǔn)區(qū)206的上視示意圖。為更清楚且更了解本發(fā)明的創(chuàng)新概念，已簡化圖2A至圖8A與圖2B至圖8B?？蓪㈩~外特征加入集成電路組件200中，且在集成電路組件200的其它實施例中，可取代或消除以下所述的特征中的一些特征。如以下的詳細描述，在所描述的實施例中，形成集成電路組件200的柵極堆疊于組件區(qū)204中，形成數(shù)個對準(zhǔn)標(biāo)記于對準(zhǔn)區(qū)206中。形成多層于組件區(qū)204中，例如主動層 (0D層，定義出組件區(qū)的主動區(qū))、多晶系層(P0層，定義出組件區(qū)的柵極區(qū))、接觸層(CO 層，定義出OD與多晶系區(qū)的接觸)、N型井植入層(NW層)、P型井植入層(PW層)、P+型植入層(PP層)、N+型植入層(NP層)、金屬層(M1、M2、…、MN)、晶體管臨界調(diào)整植入層 (transistor threshold adjustment implant layers ;VT 層)、及 / 或其它適合層。在組件區(qū)204中的多層形成種種組件，包含被動構(gòu)件，例如電阻器、電容器、電感器、及/或熔線； 以及主動構(gòu)件，例如P型通道場效晶體管(PFETs)、N型通道場效晶體管(NFETs)、金屬氧化物半導(dǎo)體場效晶體管(MOSFETs)、互補式金屬氧化物半導(dǎo)體晶體管(CMOk)、高電壓晶體管、及/或高頻晶體管；其它適合構(gòu)件；及/或上述構(gòu)件的組合。對準(zhǔn)區(qū)206可包含各種圖案識別特征，包含對準(zhǔn)標(biāo)記、疊對標(biāo)記、其它適合的對準(zhǔn)特征、或其組合。請參照圖2A，集成電路組件200包含基材210?；?10為半導(dǎo)體基材，例如硅基材。替代性地，基材210包含另一元素半導(dǎo)體，例如鍺；復(fù)合半導(dǎo)體，包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導(dǎo)體，包含鍺化硅(SiGe)、磷化鎵砷 (GaAsP)、砷化鋁銦(AlInAs)、砷化鋁(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及 /或磷化鎵銦砷(GaInAsP)；或上述材料的組合。在另一替代例中，基材210為絕緣體上半導(dǎo)體(SOI)。在又一些替代例中，半導(dǎo)體基材210可包含經(jīng)摻雜的磊晶層、具有梯度分布 (gradient)的半導(dǎo)體層、及/或一半導(dǎo)體層位于不同型的另一半導(dǎo)體層上，例如位于硅鍺層上的硅層。隔離特征212隔離基材210的各個區(qū)域，例如組件區(qū)204與對準(zhǔn)區(qū)206。在所描述的實施例中，組件區(qū)204中的隔離特征212隔離各組件(未繪示)與另一組件，而對準(zhǔn)區(qū)206 的數(shù)個隔離特征212形成一對準(zhǔn)特征，以下將更詳細描述。隔離特征212利用隔離技術(shù)，例如區(qū)域硅氧化(L0C0S)、淺溝渠隔離(STI)、及/或深溝渠隔離(Deep Trench Isolation ； DTI)，以定義出并電性隔離各個區(qū)域。隔離特征212包含氧化硅、氮化硅、氮氧化硅、其它適合材料、或上述材料的組合。隔離特征212利用任何適合工藝加以制作。舉例而言，淺溝渠隔離的制作包含微影工藝、在基材中蝕刻出溝渠(例如，利用干蝕刻及/或濕蝕刻)、以及以一或多個介電材料填充溝渠(例如，利用化學(xué)氣相沉積工藝)。舉例而言，經(jīng)填充的溝渠可具有多層結(jié)構(gòu)，例如填充有氮化硅或氧化硅的熱氧化襯墊層。在另一例子中，STI結(jié)構(gòu)的產(chǎn)生可利用一處理次序，例如成長墊氧化物、形成低壓化學(xué)氣相沉積(LPCVD)氮化層、利用微影與掩模圖案化STI開口、蝕刻一溝渠于基材中、選擇性地成長熱氧化溝渠襯墊以改善溝渠界面、以氧化物填充溝渠、利用化學(xué)機械研磨(CMP)工藝回蝕與平坦化、以及利用氮化物剝除工藝來移除氮化硅。設(shè)置柵極層220于組件區(qū)204與對準(zhǔn)區(qū)206中的基材202上方。在所描述的實施例中，柵極層220為多晶硅層，圖案化此多晶硅層，以定義出集成電路組件200的柵極堆疊。 可對多晶硅層進行摻雜，以獲得適當(dāng)電性。替代性地，若欲形成虛設(shè)柵極，且此虛設(shè)柵極在后續(xù)的柵極取代工藝中被取代，則無需對多晶硅進行摻雜。替代性地，柵極層220可包含具有適當(dāng)功函數(shù)(work function)的導(dǎo)電層，因此柵極層亦可稱為功函數(shù)層。功函數(shù)層包含任何適當(dāng)材料，例如此層可被轉(zhuǎn)變成具有可提高相關(guān)組件的性能的適當(dāng)功函數(shù)。舉例而言，若需要PMOS組件的P型功函數(shù)金屬(P-metal)，則可采用氮化鈦(TiN)或氮化鉭(TaN)。另一方面，若需要NMOS組件的N型功函數(shù)金屬(N-metal)，則可采用鉭、鋁化鈦(TiAl)、氮化鈦鋁(TiAlN)或氮碳化鉭(TaCN)。功函數(shù)層可包含摻雜的導(dǎo)電金屬氧化物材料。柵極層可包含其它導(dǎo)電材料，例如鋁、銅、鎢、金屬合金、金屬硅化物、其它適合材料、及/或上述材料的組合。舉例而言，柵極層包含一功函數(shù)層，另一導(dǎo)電層可形成在此功函數(shù)層上。利用適合的沉積工藝，例如原子層沉積(ALD)、化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、遙控等離子CVD (RPCVD)、等離子增益CVD (PECVD)、有機金屬CVD (MOCVD)、濺鍍、電鍍、其它適合工藝、 或上述工藝的組合，來形成柵極層220。設(shè)置硬掩模層222于柵極層220上方。在所描述的實施例中，硬掩模層222為多晶硅硬掩模層，舉例而言為氧化層，例如氧化硅層。替代性地，硬掩模層222包含氮化硅、 氮氧化硅、旋涂玻璃(SOG)、氟硅玻璃(Fluorinated Silica Glass ;FSG)、摻雜碳的硅氧氫化合物(例如，SiCOH)、黑鉆石(Black Diamond )[加州圣克拉拉的應(yīng)用材料(Applied Materials of Santa Clara, California)]、干凝膠(Xerogel)、空氣膠(Aerogel)、非晶系氟化碳(Amorphous Fluorinated Carbon)、聚對二甲苯(Parylene)、苯并環(huán)丁烯 (bis-benzocyclobutenes ；BCB)、摻氟的聚對二甲苯醚(Flare)、有機芳香烴碳氫聚合物 SiLK[道氏化學(xué)公司，馬里蘭，密執(zhí)安州(Dow Chemical, Midland, Michigan)]、聚亞酰胺 (polyimide)、四乙氧基硅烷(TEOS)所制成的氧化物、等離子增強氧化物(PE oxide)、高深寬比沉積工藝(HARP)氧化物、其它適合介電材料、或上述材料的組合。利用適合的沉積工藝,例如 PVD、CVD、PECVD、快速熱 CVD (Rapid Thermal CVD ；RTCVD)、ALD、M0CVD、其它適合工藝、或上述工藝的組合，來形成硬掩模層222。請參照圖2A與圖2B，設(shè)置圖案化的光阻層2M于硬掩模層222上。圖案化的光阻層2 包含位于組件區(qū)204中的數(shù)個開口 225A、以及位于對準(zhǔn)區(qū)206中的數(shù)個開口 225B， 如此部分的硬掩模層222暴露于開口 225A與225B內(nèi)。開口 225A與225B的設(shè)置是依照一預(yù)設(shè)圖案。舉例而言，在所描述的實施例中，圖案化的光阻層2M定義出數(shù)個柵極線，這些柵極線用以制作集成電路組件200。圖案化的光阻層2M可為正型或負(fù)型光阻層。圖案化的光阻層224的制作是利用微影工藝，此微影工藝可包含光阻涂布(例如，旋轉(zhuǎn)涂布)、軟烤、光罩對準(zhǔn)、曝光、曝光后烘烤、顯影、硬烤、其它適合工藝、或上述工藝的組合等數(shù)個處理步驟。在一例子中，曝光工藝包含透過具有預(yù)定(或預(yù)設(shè))圖案(或相反圖案)的光罩，將光阻層2M暴露于輻射光束。輻射光束可利用紫外光(UV)或極紫外光(EUV)輻射。替代性地，可利用其它適當(dāng)方法，例如無光罩(maskless)微影、電子束(e-beam)直寫、離子束直寫、及/或分子模印技術(shù)(Molecular Imprint Technique)，來執(zhí)行或取代曝光工藝。利用圖案化的光阻層2M作為掩模，來圖案化硬掩模層222。舉例而言，請參照圖 3A與圖:3B，進行蝕刻工藝，以移除暴露于開口 225A與225B內(nèi)的硬掩模層222的部分。蝕刻工藝為干蝕刻、濕蝕刻、其它適合蝕刻工藝、或上述工藝的組合。蝕刻工藝將開口 224A與 225B延伸至硬掩模層222中，借以在組件區(qū)204中形成數(shù)個開口 227A、以及在對準(zhǔn)區(qū)206 中形成數(shù)個開口 227B。部分的柵極層220暴露在開口 227A與227B中。之后，請參照圖4A 與圖4B，利用例如光阻剝除工藝移除圖案化的光阻層224，而留下具有第一圖案222k的硬掩模層。具有第一圖案222A的硬掩模層包含位在組件區(qū)204中的數(shù)個開口 2^A、以及在對準(zhǔn)區(qū)206中的數(shù)個開口 229B。具有第一圖案222A的硬掩模層的開口 229A與229B，在組件區(qū)204中定義出數(shù)個組件特征、以及在對準(zhǔn)區(qū)206中定義出數(shù)個虛設(shè)特征。在所描述的實施例中，這些組件特征定義出數(shù)個柵極線，而虛設(shè)特征為對準(zhǔn)標(biāo)記強化特征。請參照圖4B，虛設(shè)特征包含復(fù)合分割線。在所描述的實施例中，復(fù)合分割線形成L型。L型的虛設(shè)特征包含以第一方向延伸的具有第一圖案222A的硬掩模層的第一部分、以及以第二方向延伸且與第一部分的具有第一圖案222A的硬掩模層交叉的第二部分。虛設(shè)特征的外型并不限于所描述的實施例，且虛設(shè)特征可包含任意外型、尺寸、及/或輪廓。選擇虛設(shè)特征的尺寸，使其小于一對準(zhǔn)檢測系統(tǒng)，例如一疊對測量系統(tǒng)，的分辨率。 對準(zhǔn)偵測系統(tǒng)可為應(yīng)用在制作集成電路組件的微影系統(tǒng)的一部分。具有這些次分辨率 (sub-resolution)確保虛設(shè)特征不會被對準(zhǔn)偵測系統(tǒng)所識別，而可維持圖案對比與良好的測量信號。舉例而言，在所描述的實施例中，疊對測量系統(tǒng)的分辨率可為約0. 35 μ m0因此， 虛設(shè)特征的寬度小于約350nm。在一例子中，虛設(shè)特征的寬度小于約lOOnm，且大于約36nm。 替代性地，選擇非寬度的尺寸，使此尺寸小于對準(zhǔn)偵測系統(tǒng)的分辨率。在所描述的實施例中，組件特征亦包含復(fù)合分割線(未繪示)，類似于利用具有第一圖案222k的硬掩模層(圖4B)所形成在對準(zhǔn)區(qū)206中的虛設(shè)特征。這些復(fù)合分割線定義出許多柵極線。在所描述的實施例中，組件特征具有不同于虛設(shè)特征的尺寸。舉例而言， 如上述所提及，虛設(shè)特征具有一尺寸，例如寬度，其為次分辨率尺寸。組件特征亦具有一尺寸，例如寬度，其中組件特征的此一尺寸大于虛設(shè)特征的尺寸。因此，虛設(shè)特征與組件特征可具有完全相同的輪廓及/或外型，但具有不同的尺寸，虛設(shè)特征小于組件特征，如此虛設(shè)特征為次分辨率。請參照圖5A與圖5B，設(shè)置圖案化的光阻層230于具有第一圖案222k的硬掩模層的上方。圖案化的光阻層230填充開口 229A與229B。圖案化的光阻層230包含位于組件區(qū)204中的數(shù)個開口 231A、以及在對準(zhǔn)區(qū)206中的數(shù)個開口 231B，如此部分的具有第一圖案222A的硬掩模層暴露在開口 231A與231B中。開口 231A與231B的設(shè)置是依照一預(yù)設(shè)圖案。舉例而言，在所描述的實施例中，圖案化的光阻層230定義出數(shù)個柵極結(jié)構(gòu)的端點， 這些柵極結(jié)構(gòu)的端點用以制作集成電路組件200。圖案化的光阻層230可為正型或負(fù)型光阻層。圖案化的光阻層230的制作是利用微影工藝，此微影工藝可包含光阻涂布(例如， 旋轉(zhuǎn)涂布)、軟烤、光罩對準(zhǔn)、曝光、曝光后烘烤、顯影、硬烤、其它適合工藝、或上述工藝的組合等數(shù)個處理步驟。在一例子中，曝光工藝包含透過具有預(yù)定(或預(yù)設(shè))圖案(或相反圖案)的光罩，將光阻層230暴露于輻射光束。輻射光束可利用紫外光或極紫外光輻射。替代性地，可利用其它適當(dāng)方法，例如無光罩微影、電子束直寫、離子束直寫、及/或分子模印技術(shù)，來執(zhí)行或取代曝光工藝。請參照圖5B，在所描述的實施例中，執(zhí)行BIB圖案識別技術(shù)，以確保集成電路組件 200的各層的對準(zhǔn)。舉例而言，由基材210中的隔離特征212所形成的外(中心開放)盒、 以及由圖案化的光阻層230中的開口 231B所形成的內(nèi)盒，來表示疊對目標(biāo)。外盒具有第一范圍的尺寸，且內(nèi)盒具有第二范圍的尺寸，如此一來，盒之間具有一距離。替代性地，可將圖案識別特征設(shè)計成包含不同于盒的外型，包含三角形、矩形、圓形、T型、L型、加號、十字型、 八邊形、其它適合外型、或這些外型的組合。此外，圖案識別技術(shù)可利用其它疊對目標(biāo)設(shè)計， 例如框中框(frame-in-frame)、分割框(segmented-frame)、先進影像測量技術(shù)(Advanced Imaging Metrology ；AIM)與短游標(biāo)(short vernier ；SVNR)。在一示范圖案識別方法中，利用在此技術(shù)領(lǐng)域中已知的適合產(chǎn)生器，將外與內(nèi)盒暴露于輻射。此輻射包含可見光、不可見光、熒光(fluorescent)、及/或極光(polarized) [可包含單模(single mode)或多模(multiple mode)]輻射。舉例而言，產(chǎn)生器可包含不可見光電磁波產(chǎn)生器，其產(chǎn)生各種不可見光電磁波，包含X光、紫外光、及/或深紫外光波。更進一步考慮，輻射可具有單一波長或多個波長。接著，對準(zhǔn)偵測器可偵測從外與內(nèi)盒反射的光束，其中，對準(zhǔn)偵測器可包含波長散布分析儀(wavelength dispersive spectrometer)、 能量散布分析儀、及/或其它偵測器。偵測到反射光束時，可確認(rèn)外與內(nèi)盒的位置。因此， 可判斷出位于基材上方的各層的圖案是否正確地定位。在所描述的實施例中，暴露在開口 231B中的次分辨率虛設(shè)特征不會被圖案對準(zhǔn)系統(tǒng)所偵測到，但在圖案化的光阻層230與具有第一圖案222k的硬掩模層之間提供了增強的對比，如此一來，對準(zhǔn)偵測器可更容易偵測內(nèi)盒。虛設(shè)特征可更容易執(zhí)行于傳統(tǒng)處理中，而對強化的疊對標(biāo)記測量信號，特別是在雙重曝光(double-patterning)情況中，提供具有成本效益(cost-effective)與時間觀念 (time-conscious)的角軍決方式。請參照圖6A與圖6B，利用圖案化的光阻層230作為掩模，來圖案化具有第一圖案 222A的硬掩模層。舉例而言，進行蝕刻工藝，以移除暴露于開口 231A與231B內(nèi)的具有第一圖案222A的硬掩模層的部分。蝕刻工藝為干蝕刻、濕蝕刻、其它適合蝕刻工藝、或上述工藝的組合。蝕刻工藝將開口 231A與231B延伸至具有第一圖案222A的硬掩模層中，借以在組件區(qū)204中形成數(shù)個開口 233A、以及在對準(zhǔn)區(qū)206中形成數(shù)個開口 233B。之后，請參照圖7A與圖7B，利用例如光阻剝除工藝移除圖案化的光阻層230，而留下具有第二圖案222B的硬掩模層。具有第二圖案222B的硬掩模層包含位于組件區(qū)204中的數(shù)個開口 229A與235A、以及在對準(zhǔn)區(qū)206中的數(shù)個開口 229B與235B。開口 235A與235B 修改組件區(qū)204中的組件特征、以及對準(zhǔn)區(qū)206中的虛設(shè)特征。更特別的是，開口 235A將柵極線切成數(shù)個單獨的柵極結(jié)構(gòu)(individual gate structures)，開口 M5B修改對準(zhǔn)強化特征。開口 235B在對準(zhǔn)區(qū)中形成盒型的溝渠。此盒可在對準(zhǔn)后續(xù)圖案化層的BIB技術(shù)期間，作為外盒或內(nèi)盒。請參照圖6A、6B、7A與7B，形成在對準(zhǔn)區(qū)206的虛設(shè)特征可降低蝕刻的負(fù)載效應(yīng)。 舉例而言，在傳統(tǒng)處理中，對準(zhǔn)區(qū)中圖案化的光阻層230的開口內(nèi)所暴露出的硬掩模層為無分割(non-segmented)的硬掩模材料層。因此，由于在組件與對準(zhǔn)區(qū)中的圖案密度的差異，位于開口內(nèi)的硬掩模層在對準(zhǔn)區(qū)中通常并未被完全蝕刻移除來暴露出柵極層220。如此將導(dǎo)致形成在對準(zhǔn)區(qū)中的盒，例如由對準(zhǔn)區(qū)206中的開口 235B所形成的盒，的不良圖案對比。相對之下，在所描述的實施例中，由于在對準(zhǔn)區(qū)中的硬掩模層222被分割成多個分割材料線(在對準(zhǔn)區(qū)206中形成虛設(shè)特征)，因此開口 23 中的硬掩模層222可被完全移除，而形成清楚的對準(zhǔn)特征，可應(yīng)用來對準(zhǔn)后續(xù)圖案化的各層。請參照圖8A與圖8B，利用具有第二圖案222B的硬掩模層作為掩模，來圖案化柵極層220。舉例而言，進行蝕刻工藝，以移除暴露于開口 229A、2^B、235A與235B內(nèi)的柵極層 220的部分，而形成圖案化的柵極層220A。蝕刻工藝為干蝕刻、濕蝕刻、其它適合蝕刻工藝、 或上述工藝的組合。蝕刻工藝將開口 229A、2^B、235A與235B內(nèi)延伸至柵極層220中。圖案化的柵極層220A包含數(shù)個柵極結(jié)構(gòu)，例如柵極堆疊Μ0Α，與位于組件區(qū)204之中數(shù)個開口 MlA與M2A，以及位在對準(zhǔn)區(qū)206中的數(shù)個虛設(shè)特征MOB、數(shù)個開口 MlB與M2B。開口 M2B形成一盒，此盒可在對準(zhǔn)后續(xù)圖案化層的BIB技術(shù)期間，作為外盒或內(nèi)盒。替代性地，可將圖案識別特征設(shè)計成包含不同于盒的外型，包含三角形、矩形、圓形、T型、L型、加號、十字型、八邊形、其它適合外型、或這些外型的組合。此外，圖案識別技術(shù)可利用其它疊對目標(biāo)設(shè)計，例如框中框、分割框、先進影像測量技術(shù)與短光標(biāo)。圖9A是繪示一種具有圖案識別特征的集成電路組件300的剖面示意圖，而圖9B 是繪示沿著線9B-9B所獲得的集成電路組件300的上視示意圖。集成電路組件300包含基材310，例如硅基材。替代性地，基材310包含另一元素半導(dǎo)體，例如鍺；復(fù)合半導(dǎo)體，包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導(dǎo)體，包含鍺化硅、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁(AWaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、 及/或磷化鎵銦砷(GaInAsP)；或上述材料的組合。在另一些替代例中，基材310為絕緣體上半導(dǎo)體。在又一些替代例中，半導(dǎo)體基材310可包含經(jīng)摻雜的磊晶層、具有梯度分布的半導(dǎo)體層、及/或一半導(dǎo)體層位于不同型的另一半導(dǎo)體層上，例如位于硅鍺層上的硅層?；?10包含組件區(qū)312與對準(zhǔn)區(qū)314。組件區(qū)312可包含許多集成電路組件， 包含主動構(gòu)件，例如MOSFETs、CMOSs、高電壓晶體管、及/或高頻晶體管；其它適合構(gòu)件；及 /或上述構(gòu)件的組合。組件區(qū)312可額外包含被動構(gòu)件，例如電阻器、電容器、電感器、及/ 或熔線。對準(zhǔn)區(qū)314可包含各種圖案識別特征，包含對準(zhǔn)標(biāo)記、疊對標(biāo)記、其它適合的對準(zhǔn)特征、或其組合。組件區(qū)312與對準(zhǔn)區(qū)314將進一步描述如下。隔離特征316形成在基材310中，以隔離基材310的各個區(qū)域，例如組件區(qū)312與對準(zhǔn)區(qū)314。隔離特征316亦隔離組件區(qū)312中的各組件與另一組件，例如組件318與319。 隔離特征316利用隔離技術(shù)，例如區(qū)域硅氧化、及/或淺溝渠隔離，以定義出并電性隔離各個區(qū)域。隔離特征316包含氧化硅、氮化硅、氮氧化硅、其它適合材料、或上述材料的組合。 隔離特征316利用任何適合工藝加以制作。舉例而言，淺溝渠隔離的制作包含微影工藝、在基材中蝕刻出溝渠(例如，利用干蝕刻及/或濕蝕刻)、以及以一或多個介電材料填充溝渠 (例如，利用化學(xué)氣相沉積工藝)。舉例而言，經(jīng)填充的溝渠可具有多層結(jié)構(gòu)，例如填充有氮化硅或氧化硅的熱氧化襯墊層。在另一例子中，STI結(jié)構(gòu)的產(chǎn)生可利用一處理次序，例如 成長墊氧化物、形成低壓化學(xué)氣相沉積氮化層、利用微影與掩模圖案化STI開口、蝕刻一溝渠于基材中、選擇性地成長熱氧化溝渠襯墊以改善溝渠界面、以氧化物填充溝渠、利用化學(xué)機械研磨工藝回蝕與平坦化、以及利用氮化物剝除工藝來移除氮化硅。在所描述的實施例中，組件318與319為場效晶體管(FETs)。組件318與319包含摻雜區(qū)320與321，其中摻雜區(qū)320與321可以相同或不同摻質(zhì)來加以摻雜。根據(jù)組件配置，摻雜區(qū)320與321為η型井(n-well)或ρ型井(ρ-well)。舉例而言，組件318可架構(gòu)成η型FET(NFET)，而組件319可架構(gòu)成ρ型FET(PFET)。因此，摻雜區(qū)320可以ρ型摻雜配方來摻雜，而摻雜區(qū)321可以η型摻雜配方來摻雜。組件318與319還包含源極與汲極(S/D)區(qū)322與323。S/D區(qū)322與323可包含輕摻雜S/D(LDD)區(qū)、重?fù)诫sS/D(HDD)區(qū)、或其組合。LDD區(qū)可包含環(huán)型Oialo)/ 口袋 (pocket)布植，而HDD區(qū)可包含抬升(raised)的S/D區(qū)。利用離子布植工藝、微影工藝、 擴散工藝、回火工藝(例如快速熱回火及/或雷射回火工藝)、及/或其它適合工藝，來形成S/D區(qū)于基材310中。抬升的S/D區(qū)可利用磊晶工藝，例如CVD沉積技術(shù)[例如，氣相磊晶(Vapor-Phase Epitaxy ；VPE)、及 / 或超高真空 CVD (UHV-CVD)]、分子束磊晶(Molecular Beam Epitaxy ;MBE)、及/或其它適合工藝，來加以制作。摻雜配方是根據(jù)欲制作的組件的型態(tài)，且包含P型摻質(zhì)，例如硼或二氟化硼(BF2) ；η型摻質(zhì)，例如磷或砷；及/或上述摻質(zhì)的組合。舉例而言，設(shè)置為NFET組件的組件318可包含摻雜有η型摻質(zhì)的S/D區(qū)322，設(shè)置為 PFET組件的組件319可包含摻雜有ρ型摻質(zhì)的S/D區(qū)323。雖然未描述，在替代實施例中， 可考慮的是，摻雜區(qū)與S/D區(qū)亦可形成在對準(zhǔn)區(qū)314中。設(shè)置內(nèi)層介電(ILD)層3Μ于組件區(qū)312與對準(zhǔn)區(qū)314中的基材310上方。ILD層 324包含介電材料，例如氧化硅、氮化硅、氮氧化硅、TEOS所制成的氧化物、磷硅玻璃(PSG)、 硼磷硅玻璃(BPSG)、低介電常數(shù)介電材料、其它適合介電材料、及/或上述材料的組合。 示范的低介電常數(shù)介電材料包含氟硅玻璃、摻雜碳的氧化硅、黑鉆石(BlackDiamond )[加州圣克拉拉的應(yīng)用材料(Applied Materials of Santa Clara, California)], XerogeLAeroge、非晶系氟化碳、Parylene、BCB、有機芳香烴碳氫聚合物SiLK[道氏化學(xué)公司，馬里蘭，密執(zhí)安州(Dow Chemical, Midland, Michigan) ]、polyimide、其它適合介電材料、或上述材料的組合。ILD層3M可包含具有多種介電材料的多層結(jié)構(gòu)。 柵極堆疊330與332形成在組件區(qū)312中，柵極堆疊334形成在對準(zhǔn)區(qū)314中。柵極堆疊的數(shù)量并不受限于集成電路組件300，且可包含多于或少于圖9所示的數(shù)量。在所描述的實施例中，柵極堆疊330、332與334同時形成，如此每個柵極堆疊330、332與334包含相同材料或?qū)?。替代性地，柵極堆疊330、332與334可利用不同工藝或材料來制作。柵極堆疊包含一或多個材料層，包含但不限于界面層、柵極介電層、高介電常數(shù)介電層、擴散/ 阻障層、導(dǎo)電層、其它適合層、或上述層的組合。在所描述的實施例中，柵極堆疊包含柵極介電層(未繪示)與柵極層。柵極介電層形成在基材310的上方，且包含介電材料，例如氧化硅、氮氧化硅、氮化硅、高介電常數(shù)介電材料、其它適合材料、及/或上述材料的組合。示范高介電常數(shù)介電材料包含氧化鉿 (Hf02)、氧化硅鉿(HfSiO)、氮氧化硅鉿(HfSiON)、氧化鉭鉿(HfFaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、其它適合高介電常數(shù)介電材料、及/或上述材料的組合。柵極介電層可包含多層結(jié)構(gòu)。舉例而言，柵極介電層可包含一界面層、以及一高介電常數(shù)介電材料層形成在界面層上。柵極層形成在柵極介電層的上方。在本實施例中，柵極層為多晶硅 (polycrystalline silicon、或polysilicon)層。多晶硅層可摻雜有適當(dāng)電性。替代性地，此虛設(shè)柵極在后續(xù)的柵極取代工藝中被取代，則無需對多晶硅進行摻雜。替代性地，柵極層可包含具有適當(dāng)功函數(shù)的導(dǎo)電層，因此柵極層亦可稱為功函數(shù)層。功函數(shù)層包含任何適當(dāng)材料，例如此層可被轉(zhuǎn)變成具有可提高相關(guān)組件的性能的適當(dāng)功函數(shù)。舉例而言，若需要PMOS組件的P型功函數(shù)金屬(P-metal)，則可采用氮化鈦或氮化鉭。另一方面，若需要 NMOS組件的N型功函數(shù)金屬(N-metal)，則可采用鉭、鋁化鈦(TiAl)、氮化鈦鋁(TiAlN)或氮碳化鉭(TaCN)。功函數(shù)層可包含摻雜的導(dǎo)電氧化物材料。柵極層可包含其它導(dǎo)電材料， 例如鋁、銅、鎢、金屬合金、金屬硅化物、其它適合材料、及/或上述材料的組合。舉例而言， 柵極層包含一功函數(shù)層，另一導(dǎo)電層可形成在此功函數(shù)層上。利用沉積、微影圖案化、與蝕刻工藝來形成柵極堆疊330、332與334。沉積工藝包含CVD、PVD、ALD、高密度電漿CVD (HDPCVD)、MOCVD、RPCVD、PECVD、電鍍、其它適合方法、及/ 或上述方法的組合。微影圖案化工藝包含光阻涂布(例如，旋轉(zhuǎn)涂布)、軟烤、光罩對準(zhǔn)、曝光、曝光后烘烤、顯影光阻、沖洗、干燥(例如，硬烤)、其它適合工藝、及/或上述工藝的組合。替代性地，可利用其它適當(dāng)方法，例如無光罩微影、電子束直寫、或離子束直寫，來執(zhí)行或取代微影曝光工藝。蝕刻工藝包含干蝕刻、濕蝕刻、及/或其它蝕刻方法。在所描述的實施例中，利用雙重曝光工藝來制作柵極堆疊330、332與334，此雙重曝光工藝包含線切(line-cut)工藝與端點切割(end-cut)工藝。舉例而言，柵極堆疊330、 332與334的制作類似于圖8A與圖8B所示的柵極堆疊MOA與虛設(shè)特征MOB。柵極堆疊 334是設(shè)置來形成對準(zhǔn)標(biāo)記，例如疊對目標(biāo)。請參照圖9B，柵極堆疊334是設(shè)置來形成BIB 對準(zhǔn)技術(shù)中的疊對目標(biāo)。在所描述的實施例中，柵極堆疊334設(shè)置在ILD層324中，如此， 部分的ILD層3M形成圖案對準(zhǔn)特征的外(中心開放)盒350。設(shè)置另一 ILD層340于組件區(qū)312與對準(zhǔn)區(qū)314中的ILD層3 上方。ILD層；340 包含介電材料，例如氧化硅、氮化硅、氮氧化硅、TEOS所制成的氧化物、磷硅玻璃、硼磷硅玻璃、低介電常數(shù)介電材料、其它適合介電材料、及/或上述材料的組合。示范的低介電常數(shù)介電材料包含氟硅玻璃、摻雜碳的氧化硅、黑鉆石(BlackDiamond )[加州圣克拉拉的應(yīng)用材料(Applied Materials of Santa Clara, California) ]、Xerogel、Aeroge、非晶系氟化碳、Parylene、BCB、有機芳香烴碳氫聚合物SiLK[道氏化學(xué)公司，馬里蘭，密執(zhí)安州(Dow Chemical, Midland, Michigan) ]、polyimide、其它適合介電材料、及/或上述材料的組合。 ILD層340可包含具有多種介電材料的多層結(jié)構(gòu)。特征342與344形成在組件區(qū)312中，特征346形成在對準(zhǔn)區(qū)314中。在所描述的實施例中，特征342與344為接觸窗/介層窗/線，配置來連接集成電路組件300的各個特征與結(jié)構(gòu)。特征346配置來在對準(zhǔn)區(qū)314中形成對準(zhǔn)標(biāo)記。更特別的是，在所描述的實施例中，特征346形成圖案對準(zhǔn)特征的內(nèi)(中心開放)盒352。在所描述的實施例中，特征 342,344與346同時形成，如此每個特征342、344與346包含相同材料或?qū)印Ｌ娲缘?，特?42、344與346可利用不同工藝或材料來制作。在所描述的實施例中，特征342、344與 346包含導(dǎo)電材料，例如銅。集成電路組件300可進一步包含多層內(nèi)連線，這些內(nèi)連線包含垂直內(nèi)連線，例如介層窗或接觸窗，以及水平內(nèi)連線，例如金屬線。本發(fā)明考慮上述例子的許多變化。舉例而言，如上述所提及，為求清楚以更了解本發(fā)明的創(chuàng)新概念，所揭露的例子已獲得簡化。尺寸、間距、外型、圖案數(shù)量或圖案區(qū)域的任意組合可為次分辨率虛設(shè)特征所可考慮。在一些例子中，將一虛設(shè)特征分成多個虛設(shè)特征。在一些例子中，將數(shù)個疊對標(biāo)記(例如，外或內(nèi)盒)分成多個材料特征，來形成數(shù)個疊對標(biāo)記。 在此所描述的例子的任意組合均列入考慮。
總結(jié)來說，次分辨率虛設(shè)特征實施在疊對標(biāo)記(對準(zhǔn)標(biāo)記)，例如BIB對準(zhǔn)圖案的外盒，的下方。此次分辨率虛設(shè)特征可在形成對準(zhǔn)標(biāo)記的材料與周圍材料之間提供增強的對比。次分辨率虛設(shè)特征在雙重曝光技術(shù)中特別有用，在雙重曝光技術(shù)中利用至少兩道微影步驟來圖案化單一層。次分辨率虛設(shè)特征亦可降低蝕刻負(fù)載效應(yīng)。由于虛設(shè)特征為次分辨率，因此可維持符合要求的圖案對比與對準(zhǔn)偵測。不同實施例可具有不同于在此所描述的實施例的優(yōu)點，且無特定優(yōu)點必然需要任一實施例。本發(fā)明提供許多不同實施例。舉例而言，一種方法，包含提供一基材，此基材具有一組件區(qū)與一對準(zhǔn)區(qū)；形成一第一材料層于基材上方；形成一組件特征與一虛設(shè)特征于第一材料層中，其中組件特征形成在組件區(qū)中，虛設(shè)特征形成在對準(zhǔn)區(qū)中，組件特征具有一第一尺寸，虛設(shè)特征具有一第二尺寸，第二尺寸小于一對準(zhǔn)標(biāo)記偵測器的分辨率；形成一第二材料層于第一材料層的上方；以及形成一對準(zhǔn)特征于第二材料層中，此對準(zhǔn)特征設(shè)置在對準(zhǔn)區(qū)中的虛設(shè)特征的上方。虛設(shè)特征為多個分割材料線。這些分割材料線的制作可利用形成第一方向的多個第一材料線、以及形成第二方向的多個第二材料線，第一方向與第二方向交叉。此方法可包含形成對準(zhǔn)特征于基材中，基材中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的外盒， 第二材料層中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的內(nèi)盒。在另一例子中，一種方法，包含提供一基材，此基材具有一組件區(qū)與一對準(zhǔn)區(qū)； 形成一材料層于基材上方；以及進行一第一微影與蝕刻工藝，以在組件區(qū)中的材料層中形成一組件特征、以及在對準(zhǔn)區(qū)中的材料層中形成一虛設(shè)特征，虛設(shè)特征具有小于一對準(zhǔn)標(biāo)記偵測器的分辨率的尺寸。此方法還包含形成一光阻層于材料層上方；以及進行一第二微影與蝕刻工藝，以在光阻層中形成一對準(zhǔn)特征，此對準(zhǔn)特征設(shè)于材料層中的虛設(shè)特征的上方。此方法可進一步包含形成一對準(zhǔn)特征于基材中，基材中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的外盒，光阻層中的對準(zhǔn)特征為BIB對準(zhǔn)圖案的內(nèi)盒。形成材料層于基材上方的步驟可包含形成一硬掩模層于基材上方。進行第一微影與蝕刻工藝以形成組件特征與虛設(shè)特征的步驟可包含形成第一光阻層于硬掩模層上方； 形成多個開口于第一光阻層中，其中這些開口暴露出對準(zhǔn)區(qū)中的硬掩模層；以及移除硬掩模層的暴露部分，借以在組件區(qū)中的硬掩模層中形成多個第一開口、以及在對準(zhǔn)區(qū)中的硬掩模層中形成多個第二開口。此外，形成光阻層于材料層的上方的步驟可包含形成一第二光阻層于硬掩模層的上方，進行第二微影與蝕刻工藝以形成對準(zhǔn)特征的步驟可包含形成多個開口于第二光阻層中，其中這些開口暴露出硬掩模層；以及移除硬掩模層的暴露部分， 借以在組件區(qū)中的硬掩模層中形成多個第三開口、以及在對準(zhǔn)區(qū)中的硬掩模層中形成多個第四開口。此方法可進一步包含形成一第三材料層于基材與硬掩模層之間，第三材料層為硬掩模層中的第一、第二、第三與第四開口所暴露出；以及移除暴露的第三材料層。在又一例子中，一種集成電路組件，包含一半導(dǎo)體基材，具有一組件區(qū)與一對準(zhǔn)區(qū)；一第一材料層設(shè)于半導(dǎo)體基材上方，第一材料層包含一組件特征位于組件區(qū)中、以及一虛設(shè)特征位于對準(zhǔn)區(qū)中，其中虛設(shè)特征的尺寸小于一對準(zhǔn)偵測器的分辨率；以及一第二材料層設(shè)于半導(dǎo)體基材上，第二材料層包含一對準(zhǔn)特征位于對準(zhǔn)區(qū)中，對準(zhǔn)特征設(shè)于虛設(shè)特征的上方。組件特征具有第一寬度，且虛設(shè)特征的尺寸為第二寬度，第二寬度小于第一寬度。對準(zhǔn)特征可為BIB對準(zhǔn)圖案的內(nèi)盒，基材可包含BIB對準(zhǔn)圖案的外盒的對準(zhǔn)特征。上述已概述數(shù)個實施例的特征，因此熟悉此技藝者可更了解本發(fā)明的方案。以上關(guān)于一些實施例所例示或討論的特征可與以上關(guān)于其它實施例所例示或討論的特征結(jié)合。 熟悉此技藝者應(yīng)了解到，其可輕易地利用本發(fā)明作為基礎(chǔ)，來設(shè)計或潤飾其它工藝與結(jié)構(gòu)， 以實現(xiàn)相同的目的及/或達到與在此所介紹的實施例相同的優(yōu)點。因此，意欲將所有這樣的潤飾包含在此發(fā)明的范圍內(nèi)。熟悉此技藝者也應(yīng)了解到，這類對等架構(gòu)并未脫離本發(fā)明的精神和范圍，且熟悉此技藝者可在不脫離本發(fā)明的精神和范圍下，進行各種的更動、取代與潤飾。
權(quán)利要求
1.一種集成電路組件的制作方法，其特征在于，包含 提供一基材，該基材具有一組件區(qū)與一對準(zhǔn)區(qū)； 形成一第一材料層于該基材上方；形成一組件特征與一虛設(shè)特征于該第一材料層中，其中該組件特征形成在該組件區(qū)中，該虛設(shè)特征形成在該對準(zhǔn)區(qū)中，該組件特征具有一第一尺寸，該虛設(shè)特征具有一第二尺寸，該第二尺寸小于一對準(zhǔn)標(biāo)記偵測器的一分辨率； 形成一第二材料層于該第一材料層的上方；以及形成一對準(zhǔn)特征于該第二材料層中，該對準(zhǔn)特征設(shè)置在該對準(zhǔn)區(qū)的該虛設(shè)特征的上方。
2.根據(jù)權(quán)利要求1所述的集成電路組件的制作方法，其特征在于，形成該虛設(shè)特征的步驟包含形成多個分割材料線，且形成該些分割材料線的步驟包含形成一第一方向的多個第一材料線、以及形成一第二方向的多個第二材料線，該第一方向與該第二方向交叉。
3.根據(jù)權(quán)利要求1所述的集成電路組件的制作方法，其特征在于，形成該對準(zhǔn)特征的步驟包含形成一盒中盒對準(zhǔn)圖案中的一盒。
4.根據(jù)權(quán)利要求1所述的集成電路組件的制作方法，其特征在于，還包含形成另一對準(zhǔn)特征于該基材中，該基材中的該另一對準(zhǔn)特征為一盒中盒對準(zhǔn)圖案中的一外盒，且該第二材料層中的該對準(zhǔn)特征為該盒中盒對準(zhǔn)圖案中的一內(nèi)盒。
5.一種集成電路組件的制作方法，其特征在于，包含 提供一基材，該基材具有一組件區(qū)與一對準(zhǔn)區(qū)； 形成一材料層于該基材上方；進行一第一微影與蝕刻工藝，以在該組件區(qū)中的該材料層中形成一組件特征、以及在該對準(zhǔn)區(qū)中的該材料層中形成一虛設(shè)特征，該虛設(shè)特征具有一尺寸，該尺寸小于一對準(zhǔn)標(biāo)記偵測器的一分辨率；形成一光阻層于該材料層上方；以及進行一第二微影與蝕刻工藝，以在該光阻層中形成一對準(zhǔn)特征，該對準(zhǔn)特征設(shè)于該材料層中的該虛設(shè)特征的上方。
6.根據(jù)權(quán)利要求5所述的集成電路組件的制作方法，其特征在于，還包含形成另一對準(zhǔn)特征于該基材中，該基材中的該另一對準(zhǔn)特征為一盒中盒對準(zhǔn)圖案中的一外盒，且該光阻層中的該對準(zhǔn)特征為該盒中盒對準(zhǔn)圖案中的一內(nèi)盒。
7.根據(jù)權(quán)利要求5所述的集成電路組件的制作方法，其特征在于，進行該第一微影與蝕刻工藝以在該第一材料層中形成該組件特征與該虛設(shè)特征的步驟包含形成具有一第一寬度的多個材料線，該第一寬度為該組件特征的一尺寸；以及形成具有一第二寬度的多個另一材料線，該第二寬度為該虛設(shè)特征的該尺寸，該尺寸小于該對準(zhǔn)標(biāo)記偵測器的該分辨率，該第二寬度小于該第一寬度。
8.一種集成電路組件，其特征在于，包含 一半導(dǎo)體基材，具有一組件區(qū)與一對準(zhǔn)區(qū)；一第一材料層，設(shè)于該半導(dǎo)體基材上方，該第一材料層包含一組件特征位于該組件區(qū)中、以及一虛設(shè)特征位于該對準(zhǔn)區(qū)中，其中該虛設(shè)特征的一尺寸小于一對準(zhǔn)偵測器的一分辨率；以及一第二材料層，設(shè)于該半導(dǎo)體基材上方，該第二材料層包含一對準(zhǔn)特征位于該對準(zhǔn)區(qū)中，該對準(zhǔn)特征設(shè)于該虛設(shè)特征的上方。
9.根據(jù)權(quán)利要求8所述的集成電路組件，其特征在于，該組件特征具有一第一寬度，該虛設(shè)特征的該尺寸為一第二寬度，該第二寬度小于該第一寬度。
10.根據(jù)權(quán)利要求8所述的集成電路組件，其特征在于 該對準(zhǔn)特征為一盒中盒對準(zhǔn)圖案中的一內(nèi)盒；以及該半導(dǎo)體基材包含另一對準(zhǔn)特征，該另一對準(zhǔn)特征為該盒中盒對準(zhǔn)圖案中的一外盒。
全文摘要
本發(fā)明揭露數(shù)種集成電路組件的制作方法與集成電路組件。一種示范方法包含提供基材，此基材具有組件區(qū)與對準(zhǔn)區(qū)；形成第一材料層于基材上方；形成組件特征與虛設(shè)特征于第一材料層中，其中組件特征形成在組件區(qū)中，虛設(shè)特征形成在對準(zhǔn)區(qū)中；形成第二材料層于第一材料層的上方；以及形成對準(zhǔn)特征于第二材料層中，此對準(zhǔn)特征設(shè)置在對準(zhǔn)區(qū)中的虛設(shè)特征的上方。組件特征具有第一尺寸，虛設(shè)特征具有第二尺寸，第二尺寸小于對準(zhǔn)標(biāo)記偵測器的分辨率。
文檔編號H01L21/68GK102376610SQ201110073488
公開日2012年3月14日 申請日期2011年3月22日 優(yōu)先權(quán)日2010年8月11日
發(fā)明者李紀(jì)壯, 林忠賢, 陳孟偉 申請人:臺灣積體電路制造股份有限公司