專利名稱：電子元件封裝體及其制造方法
技術(shù)領(lǐng)域：
本 發(fā)明涉及一種電子封裝，特別是涉及一種電子元件封裝體及其制造方法。
背景技術(shù)：
隨著電子或光電產(chǎn)品諸如數(shù)字相機(jī)、具有影像拍攝功能的手機(jī)、條碼掃描器(bar code reader)以及監(jiān)視器需求的增加，半導(dǎo)體技術(shù)發(fā)展的相當(dāng)快速，且半導(dǎo)體芯片的尺寸有微縮化(miniaturization)的趨勢(shì)，而其功能也變得更為復(fù)雜。半導(dǎo)體芯片通常為了效能上的需求而置放于同一密封的封裝體，以助于操作上的穩(wěn)定。再者，由于高效能或多功能的半導(dǎo)體芯片通常需要更多的輸入/輸出(I/O)導(dǎo)電墊結(jié)構(gòu)，因此必須縮小電子元件封裝體中導(dǎo)電凸塊之間的間距，以在電子元件封裝體中增加導(dǎo)電凸塊數(shù)量。如此一來，半導(dǎo)體封裝的困難度會(huì)增加而使其良率降低。因此，有必要尋求一種新的封裝體結(jié)構(gòu)，其能夠解決上述的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明一實(shí)施例提供一種電子元件封裝體，包括至少一半導(dǎo)體芯片， 具有一第一表面及與其相對(duì)的一第二表面，其中至少一重布線設(shè)置于半導(dǎo)體芯片的第一表面上，且電連接于半導(dǎo)體芯片的至少一導(dǎo)電墊結(jié)構(gòu)；至少一抵接部，設(shè)置于重布線上并與其電性接觸；一鈍化保護(hù)層，覆蓋半導(dǎo)體芯片的第一表面，且環(huán)繞抵接部；以及一基板，貼附于半導(dǎo)體芯片的第二表面。本發(fā)明另一實(shí)施例提供一種電子元件封裝體的制造方法，包括提供至少一半導(dǎo)體芯片，其具有一第一表面及與其相對(duì)的一第二表面，其中半導(dǎo)體芯片內(nèi)具有至少一接觸開口延伸至第一表面且具有至少一導(dǎo)電墊結(jié)構(gòu)位于接觸開口底部；將半導(dǎo)體芯片的第二表面貼附于一基板；在半導(dǎo)體芯片的第一表面上形成至少一重布線，且經(jīng)由接觸開口而電連接導(dǎo)電墊結(jié)構(gòu)；在半導(dǎo)體芯片的第一表面上覆蓋一犧牲圖案層，其中犧牲圖案層具有一開口以局部露出重布線；在開口內(nèi)形成至少一抵接部，其中抵接部與露出的重布線電性接觸； 去除犧牲圖案層；以及在半導(dǎo)體芯片的第一表面上覆蓋一鈍化保護(hù)層，使鈍化保護(hù)層環(huán)繞抵接部。


圖IA至圖II是本發(fā)明實(shí)施例的電子元件封裝體的制造方法剖面示意圖；圖IJ是本發(fā)明另一實(shí)施例的電子元件封裝體中間制造階段中其中一剖面示意圖；及圖2至圖4是本發(fā)明不同實(shí)施例的電子元件封裝體剖面示意圖。主要元件符號(hào)說明10 第一表面；20 第二表面；
100 半導(dǎo)體芯片；IOOa 接觸開口；106 絕緣層；108 晶種層；110 重布局線；112 犧牲圖案層；112a、118a 開口；114 抵接部；116 導(dǎo)電保護(hù)層；200、2000 基板；102、118 鈍化保護(hù)層；104 導(dǎo)電墊結(jié)構(gòu)；202 圍堰；204 空腔；1000 半導(dǎo)體晶片。
具體實(shí)施例方式以下說明本發(fā)明實(shí)施例的制作與使用。然而，可輕易了解本發(fā)明所提供的實(shí)施例僅用于說明以特定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。在附圖或描述中， 相似或相同部分的元件是使用相同或相似的符號(hào)表示。再者，附圖中元件的形狀或厚度可擴(kuò)大，以簡(jiǎn)化或是方便標(biāo)示。此外，未繪示或描述的元件，可以是具有各種熟悉該項(xiàng)技術(shù)者所知的形式。圖II、圖2、圖3及圖4，其繪示出根據(jù)本發(fā)明不同實(shí)施例的電子元件封裝體剖面示意圖。在本發(fā)明的封裝體實(shí)施例中，其可應(yīng)用于各種包含有源元件或無源元件 (active or passive elements)、數(shù)字電路或模擬電路等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical Systems，MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測(cè)量的物理感測(cè)器(physical sensor)。特別是可選擇使用晶片級(jí)封裝制作工藝對(duì)影像感測(cè)器、發(fā)光二極管、太陽能電池、射頻元件(RF circuits)、加速計(jì) (accelerators)、陀螺儀(gyroscopes)、微制云力器(micro actuators)、表面聲波元件、壓力感測(cè)器(pressure sensors)、或噴墨頭(ink printer heads)等半導(dǎo)體芯片進(jìn)行封裝。上述晶片級(jí)封裝制作工藝主要指在晶片階段完成封裝步驟后，再予以切割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體芯片重新分布在一承載晶片上，再進(jìn)行封裝制作工藝，也可稱之為晶片級(jí)封裝制作工藝。上述晶片級(jí)封裝制作工藝也適用于以堆疊(stack)方式安排具有集成電路的多片晶片，以形成多層集成電路 (multi-layer integrated circuit devices)白勺封裝體。請(qǐng)參照?qǐng)DII，電子元件封裝體包括至少一半導(dǎo)體芯片100，例如CMOS影像感測(cè) (CMOS image sensor, CIS)芯片、微機(jī)電系統(tǒng)(MEMS)、或其他現(xiàn)有的集成電路芯片。此處， 半導(dǎo)體芯片100以CMOS影像感測(cè)芯片作為范例說明。半導(dǎo)體芯片100具有一第一表面10及與其相對(duì)的一第二表面20。再者，半導(dǎo)體芯片100包括一鈍化保護(hù)層102鄰近于第二表面20以及多個(gè)導(dǎo)電墊結(jié)構(gòu)104設(shè)置于鈍化保護(hù)層102內(nèi)。導(dǎo)電墊結(jié)構(gòu)104通過內(nèi)連接 (interconnect)結(jié)構(gòu)(未繪示)而與半導(dǎo)體芯片100內(nèi)的電路(未繪示)電連接。多個(gè)重布線(RDL) 110設(shè)置于半導(dǎo)體芯片100的第一表面10上，且電連接至鈍化保護(hù)層102內(nèi)對(duì)應(yīng)的導(dǎo)電墊結(jié)構(gòu)104。在一實(shí)施例中，重布線110經(jīng)由一絕緣層106，例如氧化硅層，而與半導(dǎo)體芯片100內(nèi)的半導(dǎo)體基板絕緣。再者，重布線110與導(dǎo)電墊結(jié)構(gòu)104之間具有一晶種層108，其包括鈦、銅、或其合金。 至少一抵接部114設(shè)置于對(duì)應(yīng)的重布線110上且與其直接接觸。亦即，重布線110 與抵接部114之間不具有粘著層。在本實(shí)施例中，抵接部114具有單層結(jié)構(gòu)，且作為半導(dǎo)體芯片100與外部電路(例如，印刷電路板(printed circuit board,PCB))的電連接部。再者，抵接部114可由銅、鎳、金、或其組合或現(xiàn)有的焊料所構(gòu)成。一導(dǎo)電保護(hù)層116覆蓋重布線110與抵接部114的表面，其可由鎳、金、或其合金所構(gòu)成，用以防止重布線110與抵接部114因環(huán)境因素而氧化的問題。一鈍化保護(hù)層118，例如一感光防焊(solder mask)層，覆蓋半導(dǎo)體芯片100的第一表面10。鈍化保護(hù)層118具有多個(gè)開口 118a，使鈍化保護(hù)層118經(jīng)由開口 118a而環(huán)繞抵接部114。特別的是表面覆蓋導(dǎo)電保護(hù)層116的抵接部114突出于鈍化保護(hù)層118的上表面，以作為導(dǎo)電凸塊(bump)。再者，表面覆蓋導(dǎo)電保護(hù)層116的抵接部114與鈍化保護(hù)層 118的開口 118a內(nèi)壁之間具有一間隙，使鈍化保護(hù)層118不與表面覆蓋導(dǎo)電保護(hù)層116的抵接部114接觸。一基板200貼附于半導(dǎo)體芯片100的第二表面20上。當(dāng)基板200是用以承載半導(dǎo)體芯片100時(shí)可以選擇但不限于導(dǎo)熱基板，例如金屬基板、空白的硅基板(raw silicon substrate)或其他不含電路的半導(dǎo)體基板。當(dāng)基板200用以供光線進(jìn)出時(shí)，則可選擇但不限于透光基板，例如玻璃、石英、塑膠、或蛋白石(opal)，其中濾光片及/或抗反射層可選擇形成于此透光基板上。在本實(shí)施例中，基板200為一透光基板且可經(jīng)由圍堰結(jié)構(gòu)(dam)或粘著材料層而貼附至半導(dǎo)體芯片100。此處，以圍堰結(jié)構(gòu)202作為范例說明。由圍堰結(jié)構(gòu)202 所構(gòu)成的空腔(cavity) 204通常會(huì)對(duì)應(yīng)于半導(dǎo)體芯片100 (如，CIS芯片)的感光區(qū)(未繪示)°請(qǐng)參照?qǐng)D2，其繪示出根據(jù)本發(fā)明另一實(shí)施例的電子元件封裝體剖面示意圖，其中相同于圖II的部件是使用相同的標(biāo)號(hào)并省略其相關(guān)說明。不同于圖II所示的實(shí)施例，抵接部114與重布線110的表面并未覆蓋導(dǎo)電保護(hù)層116。因此，在本實(shí)施例中，抵接部114 與重布線110可選擇不易氧化的導(dǎo)電材料，例如含鎳、金、鈦或銅的可能組合的合金材料。請(qǐng)參照?qǐng)D3，其繪示出根據(jù)本發(fā)明又另一實(shí)施例的電子元件封裝體剖面示意圖，其中相同于圖II的部件是使用相同的標(biāo)號(hào)并省略其相關(guān)說明。在本實(shí)施例中，抵接部114與重布線110的表面可覆蓋或不覆蓋導(dǎo)電保護(hù)層116(分別如圖II及圖2所示)。而不同于上述實(shí)施例之處在于鈍化保護(hù)層118局部覆蓋抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114的上表面。亦即，鈍化保護(hù)層118與抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114接觸。當(dāng)半導(dǎo)體芯片100組裝于一外部電路(例如，PCB)時(shí)，抵接部114通過PCB 上的凸塊的電性接觸來進(jìn)行半導(dǎo)體芯片10與PCB之間的電連接。請(qǐng)參照?qǐng)D4，其繪示出根據(jù)本發(fā)明又另一實(shí)施例的電子元件封裝體剖面示意圖，其中相同于圖II的部件使用相同的標(biāo)號(hào)并省略其相關(guān)說明。在本實(shí)施例中，抵接部114與重布線110的表面可覆蓋或不覆蓋導(dǎo)電保護(hù)層116(分別如圖II及圖2所示)。不同于上述實(shí)施例，鈍化保護(hù)層118由非感光性防焊材料所構(gòu)成。再者，鈍化保護(hù)層118的上表面不低于抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114的上表面。舉例而言，鈍化保護(hù)層 118的上表面大體上切齊于抵接部114的上表面。再者，鈍化保護(hù)層118與抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114的側(cè)壁直接接觸，使兩者之間不具有空隙。以下配合圖IA至圖II說明根據(jù)本發(fā)明實(shí)施例的電子元件封裝體的制造方法。請(qǐng)參照?qǐng)D1A，提供一半導(dǎo)體晶片1000，包括多個(gè)半導(dǎo)體芯片區(qū)，例如CIS芯片區(qū)。此處，為簡(jiǎn)化附圖，僅以單一半導(dǎo)體芯片區(qū)表示之。半導(dǎo)體晶片1000具有一第一表面10及與其相對(duì)的一第二表面20。再者，每一半導(dǎo)體芯片區(qū)包括一鈍化保護(hù)層102鄰近于第二表面20以及多個(gè)導(dǎo)電墊結(jié)構(gòu)104設(shè)置于鈍化保護(hù)層102內(nèi)。再者，提供一基板2000，例如由玻璃、石英、塑膠、或蛋白石(opal)所構(gòu)成的透光晶片，其中濾光片及/或抗反射層可選擇形成于此透光晶片上。將基板2000通過圍堰結(jié)構(gòu)或粘著材料層而貼附于半導(dǎo)體晶片1000的第二表面20上。在本實(shí)施例中，基板2000經(jīng)由圍堰結(jié)構(gòu)202而貼附至半導(dǎo)體晶片1000。由圍堰結(jié)構(gòu)202所構(gòu)成的空腔204通常會(huì)對(duì)應(yīng)于半導(dǎo)體芯片區(qū)(如，CIS芯片區(qū))的感光區(qū)(未繪示)。請(qǐng)參照?qǐng)D1B，將半導(dǎo)體晶片1000蝕刻、銑削(milling)、磨削(grinding)、或研磨 (polishing)至所需的厚度，例如100微米(μπι)。之后，通過現(xiàn)有光刻即蝕刻技術(shù)，在半導(dǎo)體晶片1000的每一半導(dǎo)體芯片區(qū)內(nèi)形成多個(gè)接觸開口(via opening) 100a，其對(duì)應(yīng)于每一半導(dǎo)體芯片區(qū)的導(dǎo)電墊結(jié)構(gòu)104。接觸開口 IOOa自半導(dǎo)體晶片1000的第一表面10往第二表面20延伸且露出導(dǎo)電墊結(jié)構(gòu)104。請(qǐng)參照?qǐng)D1C，可通過化學(xué)氣相沉積(chemical vapor deposition,CVD)或其他適用的沉積技術(shù)，在半導(dǎo)體晶片1000的第一表面10及每一接觸開口 100a的內(nèi)表面順應(yīng)性形成一絕緣層106，例如氧化硅層，用以提供后續(xù)重布局線與半導(dǎo)體晶片1000之間的電性隔離。之后，去除接觸開口 100a底部的絕緣層106，以露出導(dǎo)電墊結(jié)構(gòu)104。在另一實(shí)施例中， 如圖IJ所示，100a底部的絕緣層106可未完全被移除，但仍可露出導(dǎo)電墊結(jié)構(gòu)104。圖IC 與圖IJ所示的絕緣層106結(jié)構(gòu)可選擇性地應(yīng)用于本發(fā)明，為簡(jiǎn)化說明，以下圖示采用圖IC 所揭示的絕緣層106結(jié)構(gòu)描述。請(qǐng)參照?qǐng)D1D，在絕緣層106的表面上順應(yīng)性形成一晶種(seed)層108，使晶種層 108經(jīng)由接觸開口 100a而與導(dǎo)電墊結(jié)構(gòu)104作電性接觸。在一實(shí)施例中，晶種層108可由鈦、鈦化鎢、鉻、銅、或其合金所構(gòu)成，用以加強(qiáng)后續(xù)重布局線與導(dǎo)電墊結(jié)構(gòu)104之間的附著性。之后，可通過電鍍法，在晶種層108形成一導(dǎo)電層(未繪示)，其材質(zhì)包括銅、鎳、金或其組合。接著，通過光刻及蝕刻制作工藝以圖案化晶種層108上的導(dǎo)電層，以在半導(dǎo)體晶片 1000的第一表面10上形成多個(gè)重布局線110。每一重布局線110經(jīng)由接觸開口 100a內(nèi)的晶種層108而與對(duì)應(yīng)的導(dǎo)電墊結(jié)構(gòu)104電連接。請(qǐng)參照?qǐng)D1E，在半導(dǎo)體晶片1000的第一表面10上覆蓋一犧牲圖案層112，例如干膜(dry film)或濕式光致抗蝕劑材料。在本實(shí)施例中，犧牲圖案層112具有多個(gè)開口 112a， 每一開口 11 局部露出對(duì)應(yīng)的重布局線110。請(qǐng)參照?qǐng)D1F，可通過電鍍法，在每一開口 11 內(nèi)形成具有單層結(jié)構(gòu)的抵接部114，使抵接部114與重布局線110直接接觸。抵接部114的材質(zhì)可包括銅、鎳、金、焊料或其組合?？梢岳斫獾氖菭奚鼒D案層112的厚度取決于抵接部114的所需高度。在一實(shí)施例中， 犧牲圖案層112的厚度約為50微米。 請(qǐng)參照?qǐng)D1G，去除犧牲圖案層112。接著，去除未被重布局線110所覆蓋的晶種層 108。之后，可通過化學(xué)電鍍(electroless plating)，在重布局線110及抵接部114的表面形成一導(dǎo)電保護(hù)層116，如圖IH所示。在本實(shí)施例中，導(dǎo)電保護(hù)層116可由鎳、金、或其合金所構(gòu)成。請(qǐng)參照?qǐng)DII，在半導(dǎo)體晶片1000的第一表面10上形成一鈍化保護(hù)層118。鈍化保護(hù)層118具有多個(gè)開口 118a，使鈍化保護(hù)層118環(huán)繞表面覆蓋有導(dǎo)電保護(hù)層116的抵接部 114。在本實(shí)施例中，鈍化保護(hù)層118可由感光的防焊材料所構(gòu)成。因此，在進(jìn)行光刻制作工藝之后，表面覆蓋有導(dǎo)電保護(hù)層116的抵接部114突出于鈍化保護(hù)層118的上表面，以作為后續(xù)半導(dǎo)體芯片與外部電路(例如，PCB)的電連接部，例如凸塊。再者，鈍化保護(hù)層118 與表面覆蓋有導(dǎo)電保護(hù)層116的抵接部114之間具有一間隙，使鈍化保護(hù)層118不與表面覆蓋有導(dǎo)電保護(hù)層116的抵接部114接觸。之后，對(duì)貼附于基板2000的半導(dǎo)體晶片100進(jìn)行切割制作工藝，以形成多個(gè)具有至少一半導(dǎo)體芯片100的電子元件封裝體。此處，為簡(jiǎn)化附圖，僅以單一電子元件封裝體表示之。需注意的是在一實(shí)施例中，在局部去除晶種層108之后(如圖IG所示)，可省略形成導(dǎo)電保護(hù)層116(如圖IH所示)的步驟，而依序進(jìn)行鈍化保護(hù)層118的制作及切割制作工藝，而完成電子元件封裝體(如圖2所示)的制作。在另一實(shí)施例中，當(dāng)鈍化保護(hù)層118由感光的防焊材料所構(gòu)成時(shí)，也可通過光刻制作工藝，使鈍化保護(hù)層118覆蓋局部覆蓋抵接部114或是表面具有導(dǎo)電保護(hù)層116的抵接部114。之后，進(jìn)行切割制作工藝，而完成電子元件封裝體(如圖3所示)的制作。又另一實(shí)施例中，可在局部去除晶種層108之后(如圖IG所示)，在半導(dǎo)體晶片 1000的第一表面10上形成一鈍化保護(hù)層118，使鈍化保護(hù)層118完全覆蓋重布局線110及抵接部114或表面具有導(dǎo)電保護(hù)層116的重布局線110及抵接部114。在此實(shí)施例中，鈍化保護(hù)層118由非感光的防焊材料所構(gòu)成。接著，可對(duì)鈍化保護(hù)層118進(jìn)行一研磨制作工藝，例如化學(xué)機(jī)械拋光(chemical mechanical polishing,CMP)制作工藝，直至露出抵接部 114或表面具有導(dǎo)電保護(hù)層116的抵接部114。在此實(shí)施例中，鈍化保護(hù)層118的上表面不低于抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114的上表面。再者，鈍化保護(hù)層118 與抵接部114或表面覆蓋導(dǎo)電保護(hù)層116的抵接部114的側(cè)壁直接接觸，使兩者之間不具有空隙。之后，進(jìn)行切割制作工藝，而完成電子元件封裝體(如圖4所示)的制作。根據(jù)上述實(shí)施例，由于半導(dǎo)體芯片中用于與外部電路電連接的抵接部形成于犧牲圖案層(例如，干膜)的開口中，因此可在光刻制作工藝能力(process capability)容許之下，大幅縮小抵接部的間距，進(jìn)而在一既定尺寸的電子元件封裝體中相對(duì)增加抵接部的數(shù)量。亦即，上述實(shí)施例可符合高效能或多功能的半導(dǎo)體芯片的需求。再者，抵接部可通過電鍍法直接形成于重布局線上且在制作鈍化保護(hù)層之前形成，相較于現(xiàn)有技術(shù)中由印刷法 (printing)所制作的導(dǎo)電凸塊而言，無需在導(dǎo)電凸塊與重布局線之間額外制作底層凸塊金屬化(under-bump metallization,UBM)層。因此，可進(jìn)一步降低電子元件封裝體的制作成本。
雖然結(jié)合以上較佳實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種電子元件封裝體，包括至少一半導(dǎo)體芯片，具有第一表面及與其相對(duì)的第二表面，其中至少一重布線設(shè)置于該半導(dǎo)體芯片的該第一表面上，且電連接于該半導(dǎo)體芯片的至少一導(dǎo)電墊結(jié)構(gòu)； 至少一抵接部，設(shè)置于該重布線上并與其電性接觸； 鈍化保護(hù)層，覆蓋該半導(dǎo)體芯片的該第一表面，且環(huán)繞該抵接部；以及基板，貼附于該半導(dǎo)體芯片的該第二表面。
2.如權(quán)利要求1所述的電子元件封裝體，其中該抵接部突出于該鈍化保護(hù)層的上表面，且該抵接部與該鈍化保護(hù)層之間具有一間隙。
3.如權(quán)利要求1所述的電子元件封裝體，其中該鈍化保護(hù)層局部覆蓋該抵接部的上表面。
4.如權(quán)利要求1所述的電子元件封裝體，其中該鈍化保護(hù)層的上表面不低于該抵接部的上表面，且該鈍化保護(hù)層與該抵接部的側(cè)壁直接接觸。
5.如權(quán)利要求1所述的電子元件封裝體，其中該抵接部與該重布線的材質(zhì)相同。
6.如權(quán)利要求1所述的電子元件封裝體，還包括一導(dǎo)電保護(hù)層，至少覆蓋該抵接部的表面。
7.如權(quán)利要求6所述的電子元件封裝體，其中該導(dǎo)電保護(hù)層由鎳、金、或其合金所構(gòu)成。
8.如權(quán)利要求1所述的電子元件封裝體，還包括一晶種層，設(shè)置于該重布線與該導(dǎo)電墊之間。
9.如權(quán)利要求1所述的電子元件封裝體，其中該鈍化保護(hù)層由感光或非感光防焊材料所構(gòu)成。
10.如權(quán)利要求1所述的電子元件封裝體，其中該半導(dǎo)體芯片內(nèi)具有至少一接觸開口延伸至該第一表面且該導(dǎo)電墊結(jié)構(gòu)位于該接觸開口底部。
11.一種電子元件封裝體的制造方法，包括提供至少一半導(dǎo)體芯片，其具有第一表面及與其相對(duì)的第二表面，其中該半導(dǎo)體芯片內(nèi)具有至少一接觸開口延伸至該第一表面且具有至少一導(dǎo)電墊結(jié)構(gòu)位于該接觸開口底部；將該半導(dǎo)體芯片的該第二表面貼附于一基板；在該半導(dǎo)體芯片的該第一表面上形成至少一重布線，且經(jīng)由該接觸開口而電連接該導(dǎo)電墊結(jié)構(gòu)；在該半導(dǎo)體芯片的該第一表面上覆蓋一犧牲圖案層，其中該犧牲圖案層具有一開口， 以局部露出該重布線；在該開口內(nèi)形成至少一抵接部，其中該抵接部與該露出的重布線電性接觸； 去除該犧牲圖案層；以及在該半導(dǎo)體芯片的該第一表面上覆蓋一鈍化保護(hù)層，使該鈍化保護(hù)層環(huán)繞該抵接部。
12.如權(quán)利要求11所述的電子元件封裝體的制造方法，其中在形成該抵接部及去除該犧牲圖案層之后還包括在該抵接部表面形成一導(dǎo)電保護(hù)層。
13.如權(quán)利要求12所述的電子元件封裝體的制造方法，其中該犧牲圖案層包括干膜或濕式光致抗蝕劑材料。
14.如權(quán)利要求11所述的電子元件封裝體的制造方法，其中該抵接部與該重布線的材質(zhì)相同。
15.如權(quán)利要求11所述的電子元件封裝體的制造方法，該抵接部突出于該鈍化保護(hù)層的上表面，且該抵接部與該鈍化保護(hù)層之間具有一間隙。
16.如權(quán)利要求11所述的電子元件封裝體的制造方法，其中該鈍化保護(hù)層局部覆蓋該抵接部的上表面。
17.如權(quán)利要求11所述的電子電子元件封裝體的制造方法，其中該鈍化保護(hù)層的上表面不低于該抵接部的上表面，且該鈍化保護(hù)層與該抵接部的側(cè)壁直接接觸。
18.如權(quán)利要求17所述的電子元件封裝體的制造方法，其中該抵接部包括銅、鎳、金、 焊料、或其組合且該抵接部是通過電鍍法而形成的。
19.如權(quán)利要求18所述的電子元件封裝體的制造方法，還包括在該重布線與該導(dǎo)電墊結(jié)構(gòu)之間形成一晶種層。
20.如權(quán)利要求11所述的電子元件封裝體的制造方法，其中該鈍化保護(hù)層由感光或非感光防焊材料所構(gòu)成。
全文摘要
本發(fā)明公開一種電子元件封裝體及其制造方法，電子元件封裝體包括至少一半導(dǎo)體芯片、至少一抵接部、一鈍化保護(hù)層以及一基板。半導(dǎo)體芯片具有一第一表面及與其相對(duì)的一第二表面，其中至少一重布線設(shè)置于半導(dǎo)體芯片的第一表面上，且電連接于半導(dǎo)體芯片的至少一導(dǎo)電墊結(jié)構(gòu)。抵接部設(shè)置于重布線上并與其電性接觸。鈍化保護(hù)層覆蓋半導(dǎo)體芯片的第一表面且環(huán)繞抵接部?；遒N附于半導(dǎo)體芯片的第二表面。本發(fā)明也揭示上述電子元件封裝體的制造方法。
文檔編號(hào)H01L21/60GK102201383SQ20111007335
公開日2011年9月28日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者劉建宏, 張恕銘, 樓百堯, 溫英男 申請(qǐng)人:精材科技股份有限公司