專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式涉及半導(dǎo)體裝置及其裝置方法。
背景技術(shù)：
MOSFET(Metal Oxide Semiconductor Field Effect Transistor :金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)及IGBTansulated Gate Bipolar ^Transistor 絕緣柵雙極型晶體管)等功率半導(dǎo)體裝置具有高速開(kāi)關(guān)特性、幾十 幾百V的反向阻止電壓(耐壓)，被廣泛應(yīng)用于家用電器、通信設(shè)備、車載馬達(dá)等的電力轉(zhuǎn)換、控制等。在這些領(lǐng)域中，也強(qiáng)烈追求半導(dǎo)體裝置的小型化、高效率化及低功耗化。例如，作為半導(dǎo)體裝置的不依賴于芯片面積的性能指標(biāo)而能夠考慮到導(dǎo)通電阻 Ron與芯片面積S的積RonX S。即使單純地縮小芯片面積S而使半導(dǎo)體裝置小型化，由于與芯片面積S成反比的Ron會(huì)增大，所以RonXS的值不會(huì)減小。因此，為了鑒于高效率化及低功耗化而實(shí)現(xiàn)半導(dǎo)體裝置的小型化，縮小RonXS是很重要的。為了縮小RonXS，可以舉出如下方式通過(guò)優(yōu)化或改良元件結(jié)構(gòu)而減小每單位面積的Ron的方式、以及增大導(dǎo)通電流流過(guò)的有效區(qū)域占芯片面的比例的方式。例如，通過(guò)在柵電極焊盤下方形成流動(dòng)導(dǎo)通電流的溝道，能夠不改變芯片面積S地?cái)U(kuò)大相對(duì)有效區(qū)域而降低Ron，從而縮小RonXS。但是，在形成于柵電極焊盤下方的溝道中，不直接接觸源電極，會(huì)產(chǎn)生由雪崩擊穿引起的元件破壞的問(wèn)題。因此，很少有在柵電極焊盤下方形成作為導(dǎo)通電流的流路的溝道的做法。所以，追求一種半導(dǎo)體裝置，其能夠抑制柵電極焊盤下方的雪崩擊穿、將柵電極焊盤下方有效地利用為電流溝道。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供一種低導(dǎo)通電阻的半導(dǎo)體裝置及其制造方法，抑制柵電極焊盤下部的雪崩擊穿，能夠?qū)烹姌O焊盤下方有效地利用為電流溝道。本發(fā)明的實(shí)施方式的半導(dǎo)體裝置具備第一主電極，與第一導(dǎo)電型的第一半導(dǎo)體區(qū)域及在上述第一半導(dǎo)體區(qū)域的表面選擇性地設(shè)置的第二導(dǎo)電型的第二半導(dǎo)體區(qū)域電連接；控制電極，與上述第一半導(dǎo)體區(qū)域之間隔著第一絕緣膜地設(shè)置；引出電極，與上述控制電極電連接。還具備第二絕緣膜，設(shè)置在上述第一主電極及上述引出電極的上方；多個(gè)接觸電極，設(shè)置在形成于上述第二絕緣膜的多個(gè)第一接觸孔的內(nèi)部，與上述引出電極電連接； 通過(guò)上述第二絕緣膜與上述第一主電極電絕緣的控制端子，覆蓋上述引出電極、以及上述第一主電極中的設(shè)置在上述第一半導(dǎo)體區(qū)域的上方、上述第二半導(dǎo)體區(qū)域的上方和上述控制電極的上方的部分，與上述多個(gè)接觸電極電連接。根據(jù)本發(fā)明的實(shí)施方式，能夠提供低導(dǎo)通電阻的半導(dǎo)體裝置及其制造方法，能夠抑制柵電極焊盤下部的雪崩擊穿，能夠?qū)烹姌O焊盤的下方有效地利用為電流溝道。


圖1是表示一實(shí)施方式的半導(dǎo)體裝置的截面的示意圖。圖2是示意性地表示一實(shí)施方式的半導(dǎo)體裝置的俯視圖。圖3 圖9是示意性地表示一實(shí)施方式的半導(dǎo)體裝置的制造過(guò)程的剖視圖。圖10是表示一實(shí)施方式的變形例的半導(dǎo)體裝置的截面的示意圖。
具體實(shí)施例方式以下，參照

本發(fā)明的實(shí)施方式。另外，在下面的實(shí)施方式中，對(duì)附圖中的同一部分附加同一附圖標(biāo)記并適當(dāng)省略其詳細(xì)說(shuō)明，適當(dāng)說(shuō)明不同部分。將第一導(dǎo)電型設(shè)為P型、第二導(dǎo)電型設(shè)為η型來(lái)進(jìn)行說(shuō)明，但也可以將第一導(dǎo)電型設(shè)為η型、第二導(dǎo)電型設(shè)為P型。圖1是表示本實(shí)施方式的半導(dǎo)體裝置100的截面的示意圖。半導(dǎo)體裝置100例如為縱型的平面M0SFET。如圖1所示，在第一主電極即源電極 12與漏電極17 (第二主電極)之間流通導(dǎo)通電流的元件部10中，具有設(shè)在η.漏層16 (第二半導(dǎo)體層)上的η型漂移層2 (第一半導(dǎo)體層)；設(shè)于η型漂移層2表面的ρ型基底區(qū)域 3 ；以及設(shè)于ρ型基底區(qū)域3表面的η型源區(qū)域4。在ρ型基底區(qū)域3之上，隔著作為第一絕緣膜的柵絕緣膜6而設(shè)有作為控制電極的柵電極7。作為第一半導(dǎo)體區(qū)域的ρ型基底區(qū)域3和作為第二半導(dǎo)體區(qū)域的η型源區(qū)域4電連接于源電極12。即，源電極12被設(shè)置為，與露出在經(jīng)由層間絕緣膜33而被絕緣的柵電極 7之間的η型源區(qū)域4接觸。在柵電極7之間，源電極12既與ρ+接觸區(qū)域5接觸，又經(jīng)由 P+接觸區(qū)域5而與ρ型基底區(qū)域3電連接。并且，與源電極12隔開(kāi)間隔的柵引出電極13設(shè)置在柵電極7及η型源區(qū)域4、ρ+ 接觸區(qū)域5的上方。柵引出電極13經(jīng)由設(shè)于層間絕緣膜33的開(kāi)口而與柵電極7電連接。 另一方面，柵引出電極13與η型源區(qū)域4、ρ+接觸區(qū)域5之間通過(guò)層間絕緣膜33而被絕緣。并且，還設(shè)有作為第二絕緣膜的絕緣性保護(hù)膜15，該絕緣性保護(hù)膜15覆蓋源電極 12與柵引出電極13。并且，在絕緣性保護(hù)膜15設(shè)有與柵引出電極13連通的多個(gè)接觸孔15a (第一接觸孔)。在接觸孔15a的內(nèi)部，設(shè)有與柵引出電極13連接的接觸電極21。并且，在接觸電極 21的上方，設(shè)有由含有金屬的粘接材料構(gòu)成的導(dǎo)電性的粘接層23，將柵端子25的連接部 25a與接觸電極21之間連接。柵端子25的連接部2 覆蓋源電極12中的、設(shè)置在ρ型基底區(qū)域3上方、η型源區(qū)域4上方、柵電極7上方的部分、及柵引出電極13，并與設(shè)置在多個(gè)接觸孔15a內(nèi)部的接觸電極21電連接。另一方面，柵端子25與源電極12之間通過(guò)絕緣性保護(hù)膜15而電絕緣。在設(shè)于元件部10周圍的末端部20，在η型漂移層2的表面設(shè)有場(chǎng)氧化膜24，并且， 還設(shè)有從元件部10與末端部20的邊界延伸到場(chǎng)氧化膜M的表面上的場(chǎng)板12a。
場(chǎng)板1 與在元件部10與末端部20的邊界設(shè)置的保護(hù)環(huán)18組合而發(fā)揮作用，用于提高末端部的耐壓。圖2是示意性地表示半導(dǎo)體裝置100的俯視圖。如圖2 (a)所示，半導(dǎo)體裝置100具有如下結(jié)構(gòu)在與漏端子沈結(jié)合(# > Π > 7 )的半導(dǎo)體芯片90表面，結(jié)合有柵端子25和源端子27 (第一端子)。柵端子25的連接部2 與源端子27的連接部27a分別具有平板狀的形狀，設(shè)置所謂的直接導(dǎo)聯(lián)(夕^ >夕卜1J 一卜'接続)。漏端子沈(第二端子)與半導(dǎo)體芯片90的背面經(jīng)由漏電極17而電連接。圖2(a)所示的I-I截面具有圖1所示的截面結(jié)構(gòu)，柵端子25的連接部25a與半導(dǎo)體芯片90之間通過(guò)粘接層23而連接。粘接層23例如能夠采用焊料。另一方面，源端子27的連接部27a也能夠同樣地經(jīng)由粘接層23與半導(dǎo)體芯片90 的表面連接。并且，源端子27與源電極12之間電連接。圖2 (b)是示意性地表示與柵端子25的連接部2 接觸的半導(dǎo)體芯片90的一部分的俯視圖。該圖所示的虛線所包圍的區(qū)域2 是與連接部2 接觸的部分。本實(shí)施方式的半導(dǎo)體裝置100，不在與柵端子25接觸的部分設(shè)有一體的柵電極焊盤，而是如圖1及圖2(b)所示地，相互隔開(kāi)間隔地設(shè)置多個(gè)柵引出電極13。并且構(gòu)成為，經(jīng)由在柵引出電極13上方設(shè)置的接觸電極21及粘接層23，柵端子25的連接部2 與柵引出電極13電連接。在圖2(b)所示的例子中，區(qū)域25b的內(nèi)部設(shè)有8個(gè)柵引出電極13，但柵引出電極 13例如至少為2個(gè)及2個(gè)以上即可，能夠?qū)?yīng)柵電流來(lái)選擇個(gè)數(shù)及尺寸。并且，在圖2(b) 中，示出了正方形的粘接層23及柵引出電極13，但它們不限于正方形，能夠做成長(zhǎng)方形、圓形等各種形狀。并且，例如，圖2 (b)所示的8個(gè)粘接層23不必都與柵引出電極13電連接，為了確保柵端子25的粘接強(qiáng)度，其一部分可以設(shè)在絕緣性保護(hù)膜15的表面。柵引出電極13的尺寸及個(gè)數(shù)可以考慮到柵電流的最大值而決定為必要最小限度。柵電流是對(duì)半導(dǎo)體裝置100進(jìn)行開(kāi)關(guān)控制情況下的瞬態(tài)電流，其值較小。因此，例如能夠使多個(gè)柵引出電極13的總面積比包含在區(qū)域25b中的源電極12的面積小。本實(shí)施方式的半導(dǎo)體裝置100中，如圖1所示，在柵端子25的連接部2 所結(jié)合的區(qū)域2 (參照?qǐng)D2 (b))，也設(shè)有ρ型基底區(qū)域3及η型源區(qū)域4、柵電極7并形成溝道。 并且，源電極12也設(shè)置成與ρ型基底區(qū)域3及η型源區(qū)域4連接，所以能夠與區(qū)域25b以外的元件部10同樣地流通導(dǎo)通電流。因此，能夠擴(kuò)大半導(dǎo)體裝置100中的流通導(dǎo)通電流的有效區(qū)域的面積，所以能夠降低導(dǎo)通電阻Ron，從而能夠減小Ron與芯片面積S的積RonX S。并且，柵引出電極13能夠形成多個(gè)，因此能夠?qū)⒏鱾€(gè)柵引出電極13的面積相比于柵端子25的連接部25a的面積而大幅度地縮小。由此，例如，能夠?qū)υ谖挥跂乓鲭姌O13 下方的η型漂移層2中產(chǎn)生的空穴，降低經(jīng)由不與源電極12直接接觸的ρ型基底區(qū)域3以及P+接觸區(qū)域5的排出電阻。并且，能夠抑制柵端子25的連接部25a的雪崩擊穿而提高雪崩耐量，或者能夠防止電流集中引起的破壞。另外，如上所述，在縮小了柵引出電極13的大小的情況下，還能夠構(gòu)成為在柵引出電極13的下方不含有η型源區(qū)域4的結(jié)構(gòu)，即柵電極7下方?jīng)]有溝道的結(jié)構(gòu)。
下面，參照?qǐng)D3 圖9說(shuō)明半導(dǎo)體裝置100的制造過(guò)程。圖3(a)是示意性地表示在η型漂移層2的表面形成了作為柵絕緣膜6的絕緣膜 6a、并形成了作為柵電極的導(dǎo)電層7a的狀態(tài)的剖視圖。η型漂移層2例如能夠形成在高濃度摻雜有η型雜質(zhì)的硅基板上。絕緣膜6a能夠采用熱氧化膜(SiO2膜)，導(dǎo)電層7a能夠采用多晶硅。下面，圖3(b)表示對(duì)導(dǎo)電層7a進(jìn)行圖案形成而形成了柵電極7的狀態(tài)。接著，如圖3(c)所示，在柵電極7的表面形成絕緣膜31。例如，能夠?qū)Χ嗑Ч璧谋砻孢M(jìn)行熱氧化而形成SiO2膜。圖4(a)是示意性地表示在η型漂移層2的表面形成了 ρ型基底區(qū)域3的狀態(tài)的剖視圖。例如，能夠以柵電極7作為掩模，向η型漂移層2的表面離子注入ρ型雜質(zhì)，之后， 實(shí)施熱處理而使P型雜質(zhì)擴(kuò)散。作為P型雜質(zhì)，能夠采用硼(B)。接著，如圖4 (b)所示，在P型基底區(qū)域3的表面形成η型源區(qū)域4和p+e接觸區(qū)域5。例如，通過(guò)分別選擇性地離子注入作為η型雜質(zhì)的砷(As)及作為ρ型雜質(zhì)的B，能夠形成η型源區(qū)域4及ρ+接觸區(qū)域5。如5表示圖4之后的制造過(guò)程，是示意性地表示在層間絕緣膜33形成用于與η型源區(qū)域4及ρ+接觸區(qū)域5、柵電極7接觸的開(kāi)口的工序的剖視圖。如圖5(a)所示，在層間絕緣膜33上方，形成具有開(kāi)口 41a的抗蝕劑掩模41。接著，例如采用干式刻蝕法來(lái)對(duì)層間絕緣膜33進(jìn)行蝕刻。圖5(b)表示在層間絕緣膜33形成開(kāi)口 33a及開(kāi)口 33b、并去除了抗蝕劑掩模41 的狀態(tài)。形成開(kāi)口 33a以用于使源電極12與η型源區(qū)域4及ρ+接觸區(qū)域5接觸。另一方面，在形成有柵引出電極13的區(qū)域(參照?qǐng)D6 (b))，僅形成用于與柵電極7接觸的開(kāi)口 33b， 而不形成與η型源區(qū)域4及ρ+接觸區(qū)域5連通的開(kāi)口。圖6表示圖5之后的制造過(guò)程，是示意性地表示形成源電極12與柵引出電極13 的工序的剖視圖。 如圖6 (a)所示，在形成有開(kāi)口 33a及3 的層間絕緣膜33上方形成電極金屬36。 例如能夠采用濺射法來(lái)形成鋁(Al)膜。接著，如圖6(b)所示，對(duì)電極金屬36進(jìn)行圖案形成，使其分離為源電極12與柵引出電極13。源電極12經(jīng)由開(kāi)口 33a與η型源區(qū)域4和ρ+接觸區(qū)域5接觸。另一方面，柵引出電極13經(jīng)由開(kāi)口 3 與柵電極7接觸。這樣，本實(shí)施方式的半導(dǎo)體裝置100的制造方法中，能夠?qū)⒃措姌O12與柵引出電極13同時(shí)形成在ρ型基底區(qū)域3、η型源區(qū)域4及柵電極7上。圖7是表示圖6所示的制造過(guò)程之后的、在源電極12及柵引出電極13上方形成了絕緣性保護(hù)膜15的狀態(tài)。絕緣性保護(hù)膜15保護(hù)半導(dǎo)體芯片90的表面，并且存在于柵端子25與源電極12 之間而使兩者絕緣。作為絕緣性保護(hù)膜15，例如能夠采用聚酰亞胺。在絕緣性保護(hù)膜15形成多個(gè)接觸孔15a (參照?qǐng)D2(b))。并且，也可以形成用于對(duì)源端子27與源電極12之間進(jìn)行電連接的接觸孔15b (第二接觸孔)(參照?qǐng)D9)。
接著，如圖8所示，在接觸孔1 及15b的內(nèi)部，形成接觸電極21與粘接層23。接觸電極21例如是鎳(Ni)電極，能夠通過(guò)電鍍法形成。粘接層23能夠采用例如用于將柵端子25及源端子27粘接的焊料。接觸孔15a能夠形成尺寸比柵引出電極13小的開(kāi)口，以使得接觸電極21與柵引出電極13的內(nèi)側(cè)接觸。例如，粘接層23為焊料的情況下，使用了 Ni的接觸電極21發(fā)揮防止焊料遷移(、 ^ 7 > — ^3 > )的阻擋層的功能。并且，如圖8所示，通過(guò)將接觸電極21形成得與柵引出電極13的內(nèi)側(cè)接觸，能夠?qū)⒀亟佑|電極21與絕緣性保護(hù)膜15的界面進(jìn)入的焊料阻止在柵引出電極13的表面。接著，如圖2所示，將半導(dǎo)體芯片90從基板切出并結(jié)合在漏端子沈上。并且，柵端子25及源端子27分別結(jié)合于半導(dǎo)體芯片90的表面。然后，如圖9所示，柵端子25的連接部2 及源端子27的連接部27a經(jīng)由粘接層 23及接觸電極21分別與柵引出電極13及源電極12連接。本實(shí)施方式的半導(dǎo)體裝置100中，連接部25a的下方也設(shè)置與η型源區(qū)域4及ρ+ 接觸區(qū)域5連接的源電極12，并通過(guò)絕緣性保護(hù)膜15與連接部2 絕緣。圖10是表示本實(shí)施方式的變形例的半導(dǎo)體裝置200的截面的示意圖。半導(dǎo)體裝置200與半導(dǎo)體裝置100的區(qū)別在于，柵端子25的連接部2 及源端子 27的連接部27a利用金屬凸點(diǎn)42與接觸電極21連接。金屬凸點(diǎn)42例如能夠采用焊球。在絕緣性保護(hù)膜15的接觸孔15a及15b的內(nèi)部所設(shè)置的接觸電極21之上，設(shè)有凸點(diǎn)電極43。凸點(diǎn)電極43例如能夠采用Ni膜而形成。在凸點(diǎn)電極43的中央，存在與接觸孔15a及15b的開(kāi)口對(duì)應(yīng)的凹陷，能夠?qū)⒗缜驙畹慕饘偻裹c(diǎn)42引導(dǎo)到接觸孔15a及15b的開(kāi)口上面。并且，從位于接觸孔15a及15b的開(kāi)口上面的金屬凸點(diǎn)42上方，對(duì)柵端子25的連接部25a與源端子27的連接部27a進(jìn)行熱壓接，從而能夠與半導(dǎo)體芯片90的表面連接。以上參照本發(fā)明的一實(shí)施方式說(shuō)明了本發(fā)明，但本發(fā)明不限于這些實(shí)施方式。例如，本領(lǐng)域技術(shù)人員根據(jù)申請(qǐng)時(shí)的技術(shù)水平能夠做出的設(shè)計(jì)變更、材料變更等與本發(fā)明技術(shù)思想一致的實(shí)施方式也包含在本發(fā)明的技術(shù)范圍內(nèi)。例如，本實(shí)施方式的半導(dǎo)體裝置100及200中，例示了所謂的縱型平面柵型功率 M0SFET，但也可以是具有溝槽柵結(jié)構(gòu)的M0SFET，也可以是IGBT等其他開(kāi)關(guān)器件。并且，也能夠適用于橫型的器件結(jié)構(gòu)。此外，也能夠適用于采用GaN或SiC等硅以外的材料的器件。本實(shí)施方式以將柵端子25電連接于柵電極7的結(jié)構(gòu)為例進(jìn)行了說(shuō)明，但不限于與柵電極7連接，即使與其他部分連接，也能夠適用于將不流通導(dǎo)通電流的區(qū)域有效地利用為有效區(qū)域。以上對(duì)本發(fā)明的幾個(gè)實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式只是例示，并不意欲限定發(fā)明范圍。這些新的實(shí)施方式能夠通過(guò)其他各種方式來(lái)實(shí)施，在不脫離發(fā)明主旨的范圍內(nèi)，能夠進(jìn)行各種省略、替換及變更。這些實(shí)施方式及其變形包含在發(fā)明范圍及主旨中， 并且包含在權(quán)利要求書(shū)所記載的發(fā)明及其等同的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于， 該半導(dǎo)體裝置具備第一主電極，與第一導(dǎo)電型的第一半導(dǎo)體區(qū)域及在上述第一半導(dǎo)體區(qū)域的表面選擇性地設(shè)置的第二導(dǎo)電型的第二半導(dǎo)體區(qū)域電連接；控制電極，與上述第一半導(dǎo)體區(qū)域之間隔著第一絕緣膜地設(shè)置； 引出電極，與上述控制電極電連接；第二絕緣膜，設(shè)置在上述第一主電極及上述引出電極的上方； 多個(gè)接觸電極，設(shè)置在形成于上述第二絕緣膜的多個(gè)第一接觸孔的內(nèi)部，與上述引出電極電連接；以及控制端子，覆蓋上述引出電極、以及上述第一主電極中的設(shè)置在上述第一半導(dǎo)體區(qū)域的上方、上述第二半導(dǎo)體區(qū)域的上方和上述控制電極的上方的部分，與上述多個(gè)接觸電極電連接，通過(guò)上述第二絕緣膜與上述第一主電極電絕緣。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置還具備第三絕緣膜，該第三絕緣膜覆蓋上述第一半導(dǎo)體區(qū)域和上述第二半導(dǎo)體區(qū)域，上述引出電極通過(guò)上述第三絕緣膜與上述第一半導(dǎo)體區(qū)域及上述第二半導(dǎo)體區(qū)域絕緣。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置還具備粘接部件，該粘接部件設(shè)置在上述接觸電極與上述控制端子之間，含有金屬。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，在上述第二絕緣膜與上述控制端子之間具備上述粘接部件。
5.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 上述粘接部件為焊料或金屬凸點(diǎn)。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，在上述接觸電極的上部設(shè)有用于引導(dǎo)上述金屬凸點(diǎn)的凹陷。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，多個(gè)上述引出電極隔開(kāi)間隔地設(shè)置，在與該多個(gè)上述引出電極分別對(duì)應(yīng)的多個(gè)上述第一接觸孔的內(nèi)部設(shè)有多個(gè)上述接觸電極。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述引出電極的總面積小于上述主電極的被上述控制端子覆蓋的一部分的面積。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在上述引出電極的正下方設(shè)置的上述第一半導(dǎo)體區(qū)域不含有上述第二半導(dǎo)體區(qū)域。
10.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第一主電極及上述弓I出電極含有鋁。
11.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第二絕緣膜是聚酰亞胺膜。
12.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述接觸電極含有鎳。
13.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第一接觸孔的開(kāi)口設(shè)置成比上述引出電極的外邊緣靠近內(nèi)側(cè)。
14.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還具備第二主電極，經(jīng)由第二導(dǎo)電型的第二半導(dǎo)體層，與設(shè)有上述第一半導(dǎo)體區(qū)域的第二導(dǎo)電型的第一半導(dǎo)體層的背面電連接；第一端子，與上述第一主電極電連接；以及第二端子，與上述第二主電極電連接。
15.如權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述控制端子及第一端子的連接部被設(shè)置為平板狀。
16.如權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，上述第一端子經(jīng)由設(shè)置在形成于上述第二絕緣膜的第二接觸孔的內(nèi)部的上述接觸電極，與上述第一主電極電連接。
17.如權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置還具備粘接部件，該粘接部件設(shè)置在上述接觸電極與上述第一端子之間，含有金屬。
18.如權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，含有上述第一半導(dǎo)體層及上述第二半導(dǎo)體層的半導(dǎo)體芯片的背面，經(jīng)由上述第二主電極與上述第二端子結(jié)合。
19.一種半導(dǎo)體裝置的制造方法， 該半導(dǎo)體裝置具備主電極，與第一導(dǎo)電型的第一半導(dǎo)體區(qū)域及在上述第一半導(dǎo)體區(qū)域的表面選擇性地設(shè)置的第二導(dǎo)電型的第二半導(dǎo)體區(qū)域電連接；控制電極，與上述第一半導(dǎo)體區(qū)域之間隔著第一絕緣膜地設(shè)置； 引出電極，與上述控制電極電連接；第二絕緣膜，設(shè)置在上述主電極及上述引出電極的上方；以及多個(gè)接觸電極，在覆蓋上述主電極的一部分及上述引出電極且結(jié)合有控制端子的區(qū)域內(nèi)，設(shè)置在形成于上述第二絕緣膜的多個(gè)接觸孔的內(nèi)部，與上述控制端子和上述引出電極電連接，該半導(dǎo)體裝置的制造方法的特征在于，在上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域及上述控制電極的上方，同時(shí)形成作為上述主電極及上述弓I出電極的金屬膜。
20.如權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于， 上述金屬膜含有鋁。
全文摘要
本發(fā)明提供半導(dǎo)體裝置，具有第一主電極，與第一導(dǎo)電型的第一半導(dǎo)體區(qū)域及在上述第一半導(dǎo)體區(qū)域的表面選擇性地設(shè)置的第二導(dǎo)電型的第二半導(dǎo)體區(qū)域電連接；控制電極，與上述第一半導(dǎo)體區(qū)域之間隔著第一絕緣膜地設(shè)置；以及引出電極，與上述控制電極電連接。還具有第二絕緣膜，設(shè)在上述第一主電極及上述引出電極的上方；以及多個(gè)接觸電極，設(shè)置在形成于上述第二絕緣膜的多個(gè)第一接觸孔的內(nèi)部，與上述引出電極電連接。通過(guò)上述第二絕緣膜與上述第一主電極電絕緣的控制端子，覆蓋上述引出電極、以及上述第一主電極中的設(shè)置在上述第一半導(dǎo)體區(qū)域上方、上述第二半導(dǎo)體區(qū)域上方、上述控制電極上方的部分，與上述多個(gè)接觸電極電連接。
文檔編號(hào)H01L21/28GK102412273SQ20111006686
公開(kāi)日2012年4月11日 申請(qǐng)日期2011年3月18日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者小野升太郎, 山下浩明, 齋藤涉, 渡邊美穗, 谷內(nèi)俊治 申請(qǐng)人:株式會(huì)社東芝