專利名稱：絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法。
背景技術(shù)：
按照數(shù)據(jù)存儲方式，半導(dǎo)體存儲器分為動態(tài)隨機(jī)存取存儲器(DRAM)，非揮發(fā)性存儲器和靜態(tài)隨機(jī)存取存儲器(SRAM)。SRAM能夠以一種簡單而且低功耗的方式實(shí)現(xiàn)快速的操作速度，因而建立起其獨(dú)特的優(yōu)勢。而且，與DRAM相比，因?yàn)镾RAM不需要周期性刷新存儲的信息，所以設(shè)計(jì)和制造相對容易。通常，SRAM單元由兩個驅(qū)動晶體管、兩個負(fù)載器件和兩個存取晶體管組成。一個傳統(tǒng)的完全CMOS SRAM的電路在圖1中示出。如圖1所示，第一反相器INVl和第二反相器 INV2構(gòu)成鎖存器，INVl和INV2分別受存取晶體管TAl和TA2有選擇地驅(qū)動。INVl包括第一負(fù)載PMOS管TPl和第一驅(qū)動NMOS管TNl，而INV2包括第二負(fù)載PMOS管TP2和第二驅(qū)動NMOS管TN2。其中，TPl和TP2的源極與電源VDD相連，TPl的漏極和I^l的漏極相連得到Sl點(diǎn)，TP2的漏極和TN2的漏極相連得到S2點(diǎn)，TPl的柵極和I^l的柵極相連并連接到 Sl點(diǎn)，TP2的柵極和TN2的柵極相連并連接到Sl點(diǎn)。第一存取NMOS管TAl的柵極與字線 WL相連，它的源極與位線BL相連，而且它的漏極與Sl點(diǎn)相連。與此類似，第二存取NMOS管 TA2的柵極與字線相連，其源極與位線非(Bit Line Bar) DBL相連，而其漏極與S2點(diǎn)相連。 此處，DBL傳送的信號與BL反相。在如上所述的完全CMOS SRAM單元的操作中，如果字線札為高電平，存取NMOS管 TAl和TA2導(dǎo)通，因此，位線BL和位線非DBL的信號分別被傳送到工NVl和工NV2，使數(shù)據(jù)的寫入或者讀出得以執(zhí)行。當(dāng)在體硅襯底上形成傳統(tǒng)的完全CMOS SRAM時，便會產(chǎn)生以下問題。NMOS晶體管需要P阱有源區(qū)，PMOS晶體管需要N阱有源區(qū)。但當(dāng)一個N阱和一個P阱被彼此相鄰布置時，可能產(chǎn)生所謂“閂鎖(latch-up)現(xiàn)象。因而，N阱中的源/漏區(qū)P+和P阱之間，以及P 阱中的源/漏區(qū)N+和N阱之間必須以一定的距離相隔離，也就是說，利用一個足夠大的距離防止閂鎖效應(yīng)。而這一距離最終使得SRAM的芯片尺寸增加。請參看圖2，圖2為傳統(tǒng)CMOS SRAM被集成到絕緣體上硅(SOI)襯底上時的剖面結(jié)構(gòu)示意圖。SOI (Silicon On Insulator)是指絕緣體上硅技術(shù)。在SOI技術(shù)中，器件僅制造于表層很薄的硅膜中，器件與襯底之間由一層隱埋氧化層隔開，正是這種結(jié)構(gòu)使得SOI技述具有了體硅無法比擬的優(yōu)點(diǎn)寄生電容小，使得SOI器件擁有高速度和低功耗；SOI CMOS 器件的全介質(zhì)隔離徹底消除了體硅CMOS器件的寄生門鎖效應(yīng)；SOI全介質(zhì)隔離使得SOI技術(shù)集成密度高以及抗輻照特性好。如圖2所示，傳統(tǒng)CMOS SRAM被集成到絕緣體上硅(SOI) 襯底上時，晶體管均形成于SOI襯底上的島區(qū)(Island)之中，島區(qū)之間形成STI隔離，不會產(chǎn)生如體硅襯底中的閂鎖效應(yīng)。但是，當(dāng)所采用的襯底為部分耗盡SOI時，晶體管的柵極下會形成一個體區(qū)100，由于該體區(qū)電位會隨著晶體管工作狀態(tài)的不同而發(fā)生改變，即產(chǎn)生所謂的“浮體效應(yīng)”，從而影響晶體管的性能。當(dāng)傳統(tǒng)的完全CMOS SRAM被集成到PD SOI (部分耗盡S0I)襯底中時，這種浮體效應(yīng)會體現(xiàn)的更為明顯，影響存儲單元的性能，比如增大動態(tài)絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器工作電流等，從而影響SRAM芯片的功耗特性。為了解決SOI技術(shù)的浮體效應(yīng)，請參看圖3，現(xiàn)有技術(shù)通常采用體接觸(body contact)的方法將“體”接固定電位(源端或地)，如圖3所示，現(xiàn)有技術(shù)的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器中在每個晶體管源極110的一端均需要形成的與體區(qū)相同摻雜類型的注入?yún)^(qū)120與柵極下面的體區(qū)相連，CMOS器件工作時，體區(qū)積累的載流子通過該注入?yún)^(qū)120通道泄放，達(dá)到降低體區(qū)電勢的目的。但采用這種方法工藝流程復(fù)雜化， 寄生效應(yīng)增加，同時降低了部分電學(xué)性能并且增大了器件面積。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法，以解決絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器存在的浮體效應(yīng)的問題。為解決上述技術(shù)問題，本發(fā)明提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，包括多個存儲單元，所述每個存儲單位包括第一和第二存取NMOS晶體管；第一驅(qū)動NMOS晶體管和第一負(fù)載PMOS晶體管，該些晶體管構(gòu)成第一反相器，其根據(jù)第二存取NMOS晶體管的操作被有選擇地驅(qū)動；以及第二驅(qū)動NMOS晶體管和第二負(fù)載PMOS晶體管，該些晶體管構(gòu)成第二反相器，其根據(jù)第一存取NMOS晶體管的操作被有選擇地驅(qū)動；所述晶體管均形成在SOI襯底的有源區(qū)上，所述有源區(qū)包括體區(qū)、源區(qū)和漏區(qū)；所述每個存儲單元內(nèi)及所述每個存儲單元之間，相鄰的不同類型的晶體管之間具有淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述SOI襯底的掩埋絕緣層相接觸；相鄰的相同類型的晶體管之間具有超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)將所述相鄰的相同類型晶體管之間的部分有源區(qū)隔離開，使得所述相鄰的相同類型晶體管之間的源區(qū)/漏區(qū)被所述超淺溝槽隔離結(jié)構(gòu)隔離開，而其體區(qū)相通；所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)通過離子注入形成有摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)?？蛇x的，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。本發(fā)明還提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法， 包括以下步驟步驟一，提供SOI襯底，所述SOI襯底包括加工晶片、掩埋絕緣層及硅膜；步驟二，在所述SOI襯底的硅膜上制作淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述掩埋絕緣層相接觸；步驟三，在所述兩個淺溝槽隔離結(jié)構(gòu)之間的SOI襯底內(nèi)再制作超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)與所述超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)內(nèi)形成源\漏區(qū)及體區(qū)；步驟五，在所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)?？蛇x的，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。本發(fā)明還提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法， 包括以下步驟步驟一，提供SOI襯底，所述SOI襯底包括加工晶片、掩埋絕緣層及硅膜；步驟二，在所述SOI襯底的硅膜上制作超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層相接觸；步驟三，在所述兩個超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上再制作淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述掩埋絕緣層相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)與所述超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)內(nèi)形成源\漏區(qū)及體區(qū)；步驟五，在所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)?？蛇x的，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。本發(fā)明提供的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法，在相鄰的不同類型晶體管之間采用淺溝槽隔離，使相鄰的不同類型晶體管的有源區(qū)完全隔離， 不會產(chǎn)生如體硅襯底中的閂鎖效應(yīng)；同時在相鄰的相同類型晶體管之間采用超淺溝槽隔離，使得相鄰的相同類型晶體管之間的體區(qū)相通，在多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)，每個體區(qū)引出區(qū)可消除與其相接觸的多個存儲單元中相通體區(qū)的浮體效應(yīng)。本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器有效減少了體區(qū)引出區(qū)的數(shù)目，因此可有效的減小器件面積，同時也消除了體區(qū)的浮體效應(yīng)。


圖1為傳統(tǒng)的CMOS SRAM的電路連接圖；圖2為傳統(tǒng)CMOS SRAM被集成到絕緣體上硅(SOI)襯底上時的剖面結(jié)構(gòu)示意圖；圖3為現(xiàn)有技術(shù)采用體接觸方法抑制浮體效應(yīng)的CMOS SRAM俯視結(jié)構(gòu)示意圖；圖4為本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的剖面結(jié)構(gòu)示意圖；圖5為本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的俯視結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。
本發(fā)明提供的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法可利用多種替換方式實(shí)現(xiàn)，下面是通過較佳的實(shí)施例來加以說明，當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的一般的替換無疑涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)描述，在詳述本發(fā)明實(shí)施例時，為了便于說明，示意圖不依一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。請參看圖4及圖5，圖4為本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的剖面結(jié)構(gòu)示意圖；圖5為本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的俯視結(jié)構(gòu)示意圖。如圖4及圖5所示，本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，包括多個存儲單元；所述每個存儲單位包括第一和第二存取NMOS晶體管；第一驅(qū)動NMOS晶體管和第一負(fù)載PMOS晶體管，該些晶體管構(gòu)成第一反相器，其根據(jù)第二存取NMOS晶體管的操作被有選擇地驅(qū)動；以及第二驅(qū)動NMOS晶體管和第二負(fù)載PMOS晶體管，該些晶體管構(gòu)成第二反相器，其根據(jù)第一存取NMOS晶體管的操作被有選擇地驅(qū)動；所述晶體管均形成在SOI襯底的有源區(qū)203上，所述有源區(qū)203包括體區(qū)203a、源 \漏區(qū)203b ；其中，所述每個存儲單元內(nèi)及所述每個存儲單元之間，相鄰的不同類型的晶體管 (NM0S晶體管和PMOS晶體管)之間具有淺溝槽隔離結(jié)構(gòu)(STI)210，所述淺溝槽隔離結(jié)構(gòu) 210同所述SOI襯底的掩埋絕緣層202相接觸；相鄰的相同類型的晶體管之間(即兩個NMOS 晶體管之間或兩個PMOS晶體管之間)具有超淺溝槽隔離結(jié)構(gòu)(VSTI) 220，所述超淺溝槽隔離結(jié)構(gòu)220將所述相鄰的相同類型晶體管之間的部分有源區(qū)203隔離開，使得所述相鄰的相同類型晶體管之間的源/漏區(qū)20 被所述超淺溝槽隔離結(jié)構(gòu)隔離開，而其體區(qū)203a相通；所述多個存儲單元中相通的體區(qū)203a之上的有源區(qū)內(nèi)通過離子注入形成有摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)(圖中未示)。所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。請結(jié)合參看圖4和圖5，本發(fā)明提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法，包括以下步驟步驟一，提供SOI襯底200，所述SOI襯底包括加工晶片201、掩埋絕緣層(BOX) 202 及硅膜；所述硅膜用于形成晶體管的有源區(qū)203 ；該SOI襯底200可以通過連接兩個晶片或通過注入氧離子在硅襯底中形成掩埋絕緣層202而得以形成；步驟二，在所述SOI襯底的硅膜上制作淺溝槽隔離結(jié)構(gòu)(STI) 210，所述淺溝槽隔離結(jié)構(gòu)210同所述掩埋絕緣層202相接觸；步驟三，在所述兩個淺溝槽隔離結(jié)構(gòu)210之間的SOI襯底200內(nèi)再制作超淺溝槽隔離結(jié)構(gòu)(VSTI) 220，所述超淺溝槽隔離結(jié)構(gòu)220下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層202相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)210與所述超淺溝槽隔離結(jié)構(gòu)220之間的SOI襯底200上依常規(guī)方法形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)210之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)210兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)203內(nèi)形成源\漏區(qū)20 及體區(qū)203a ；由于所述超淺溝槽隔離結(jié)構(gòu)220下存在一定厚度的體區(qū)203a，則在形成的晶體管中存在兩個或兩個以上的晶體管的體區(qū)203a相通的情況；步驟五，在所述多個存儲單元中相通的體區(qū)203a之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)。本發(fā)明還提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法， 包括以下步驟步驟一，提供SOI襯底200，所述SOI襯底200包括加工晶片201、掩埋絕緣層 (BOX) 202及硅膜；所述硅膜用于形成晶體管的有源區(qū)203 ；該SOI襯底200可以通過連接兩個晶片或通過注入氧離子在硅襯底中形成掩埋絕緣層202而得以形成；步驟二，在所述SOI襯底200的硅膜上制作超淺溝槽隔離結(jié)構(gòu)(VSTI) 220，所述超淺溝槽隔離結(jié)構(gòu)220下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層202相接觸；步驟三，在所述兩個超淺溝槽隔離結(jié)構(gòu)220之間的SOI襯底200上再制作淺溝槽隔離結(jié)構(gòu)(STI) 210，所述淺溝槽隔離結(jié)構(gòu)210同所述掩埋絕緣層202相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)210與所述超淺溝槽隔離結(jié)構(gòu)220之間的SOI襯底上依常規(guī)方法形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)210之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)210兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)203內(nèi)形成源\漏區(qū)20 及體區(qū)203a ；由于所述超淺溝槽隔離結(jié)構(gòu)220下存在一定厚度的體區(qū)203a，則在形成的晶體管中存在兩個或兩個以上的晶體管的體區(qū)203a相通的情況；步驟五，在所述多個存儲單元中相通的體區(qū)203a之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)。本發(fā)明提供的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法，在相鄰的不同類型晶體管之間采用淺溝槽隔離，使相鄰的不同類型晶體管的有源區(qū)完全隔離， 不會產(chǎn)生如體硅襯底中的閂鎖效應(yīng)；同時在相鄰的相同類型晶體管之間采用超淺溝槽隔離，使得相鄰的相同類型晶體管之間的體區(qū)相通，在多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)，每個體區(qū)引出區(qū)可消除與其相接觸的多個存儲單元中相通體區(qū)的浮體效應(yīng)。本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器有效減少了體區(qū)引出區(qū)的數(shù)目，因此可有效的減小器件面積，同時也消除了體區(qū)的浮體效應(yīng)。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，包括多個存儲單元，所述每個存儲單位包括第一和第二存取NMOS晶體管；第一驅(qū)動NMOS晶體管和第一負(fù)載PMOS晶體管，該些晶體管構(gòu)成第一反相器，其根據(jù)第二存取NMOS晶體管的操作被有選擇地驅(qū)動；以及第二驅(qū)動NMOS晶體管和第二負(fù)載PMOS晶體管，該些晶體管構(gòu)成第二反相器，其根據(jù)第一存取NMOS晶體管的操作被有選擇地驅(qū)動；所述晶體管均形成在SOI襯底的有源區(qū)上，所述有源區(qū)包括體區(qū)、源區(qū)和漏區(qū)；其特征在于，所述每個存儲單元內(nèi)及所述每個存儲單元之間，相鄰的不同類型的晶體管之間具有淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述SOI襯底的掩埋絕緣層相接觸；相鄰的相同類型的晶體管之間具有超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)將所述相鄰的相同類型晶體管之間的部分有源區(qū)隔離開，使得所述相鄰的相同類型晶體管之間的源區(qū)/漏區(qū)被所述超淺溝槽隔離結(jié)構(gòu)隔離開，而其體區(qū)相通；所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)通過離子注入形成有摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)。
2.如權(quán)利要求1所述的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，其特征在于，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。
3.一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法，其特征在于，包括以下步驟步驟一，提供SOI襯底，所述SOI襯底包括加工晶片、掩埋絕緣層及硅膜； 步驟二，在所述SOI襯底的硅膜上制作淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述掩埋絕緣層相接觸；步驟三，在所述兩個淺溝槽隔離結(jié)構(gòu)之間的SOI襯底內(nèi)再制作超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)與所述超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)內(nèi)形成源\漏區(qū)及體區(qū)；步驟五，在所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)。
4.如權(quán)利要求3所述的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，其特征在于，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。
5.一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器的制作方法，其特征在于，包括以下步驟步驟一，提供SOI襯底，所述SOI襯底包括加工晶片、掩埋絕緣層及硅膜； 步驟二，在所述SOI襯底的硅膜上制作超淺溝槽隔離結(jié)構(gòu)，所述超淺溝槽隔離結(jié)構(gòu)下還保留有一定厚度的所述硅膜，其不與所述掩埋絕緣層相接觸；步驟三，在所述兩個超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上再制作淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)同所述掩埋絕緣層相接觸；步驟四，在所述淺溝槽隔離結(jié)構(gòu)與所述超淺溝槽隔離結(jié)構(gòu)之間的SOI襯底上形成晶體管，位于所述淺溝槽隔離結(jié)構(gòu)之間的晶體管為相同類型的晶體管，位于所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的晶體管為不同類型的晶體管；所述晶體管的有源區(qū)內(nèi)形成源\漏區(qū)及體區(qū)；步驟五，在所述多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)。
6.如權(quán)利要求5所述的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器，其特征在于，所述超淺溝槽隔離結(jié)構(gòu)的厚度為1500埃至2500埃。
全文摘要
本發(fā)明提供一種形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器及制作方法，在相鄰的不同類型晶體管之間采用淺溝槽隔離，使相鄰的不同類型晶體管的有源區(qū)完全隔離，不會產(chǎn)生如體硅襯底中的閂鎖效應(yīng)；同時在相鄰的相同類型晶體管之間采用超淺溝槽隔離，使得相鄰的相同類型晶體管之間的體區(qū)相通，在多個存儲單元中相通的體區(qū)之上的有源區(qū)內(nèi)進(jìn)行離子注入形成摻雜類型同其體區(qū)摻雜類型相同、且同其體區(qū)相接觸的體區(qū)引出區(qū)，每個體區(qū)引出區(qū)可消除與其相接觸的多個存儲單元中相通體區(qū)的浮體效應(yīng)。本發(fā)明的形成于絕緣體上硅襯底上的靜態(tài)隨機(jī)存取存儲器有效減少了體區(qū)引出區(qū)的數(shù)目，因此可有效的減小器件面積，同時也消除了體區(qū)的浮體效應(yīng)。
文檔編號H01L27/11GK102176455SQ20111006166
公開日2011年9月7日 申請日期2011年3月15日 優(yōu)先權(quán)日2011年3月15日
發(fā)明者胡劍 申請人:上海宏力半導(dǎo)體制造有限公司