專利名稱：室溫單電子晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種單電子晶體管的制備方法，尤其涉及一種基于納米粒子分散及精確定位的室溫單電子晶體管制備方法，屬于納米制造領(lǐng)域。
背景技術(shù)：
納米電子學(xué)技術(shù)(nanoelectronics)作為國家中長期科學(xué)和技術(shù)發(fā)展規(guī)劃綱要中明確重點部署的重大科學(xué)研究內(nèi)容之一，具有非常重要的意義。在現(xiàn)代信息社會中，信息的獲取、放大、存儲、處理、傳輸、轉(zhuǎn)換和顯示，都離不開電子學(xué)的發(fā)展。電子學(xué)技術(shù)未來的發(fā)展，將以“更小，更快，更冷”為目標(biāo)?！案　笔沁M一步提高芯片的集成度，“更快”是實現(xiàn)更高的信息運算和處理速度，而“更冷”則是進一步降低芯片的功耗。只有在這三方面都得到同步的發(fā)展，電子學(xué)技術(shù)才能取得新的重大突破。要實現(xiàn)這一目標(biāo)，電子器件的尺寸將必然進入納米技術(shù)的尺度范圍，而單電子晶體管將是邏輯器件發(fā)展的最終目標(biāo)。單電子晶體管具有尺寸小、速度快、功耗低、可大規(guī)模集成等優(yōu)點，可用于單電子存儲器、邏輯電路、電流/ 電阻/溫度標(biāo)準(zhǔn)，微波或紅外探測器等各種應(yīng)用環(huán)境，具有十分廣闊的應(yīng)用前景。典型的單電子晶體管(single electron transistor)基本結(jié)構(gòu)包括兩個電極 (源極和漏極)，通過隧穿勢壘與兩個電極耦合的量子點(庫侖島)，以及與該量子點電容耦合的柵極。它能夠在納米尺度下實現(xiàn)邏輯操作，是基于庫侖阻塞效應(yīng)和單電子隧道效應(yīng)的新型納米電子器件。單電子晶體管能夠控制單個電子一個接一個的通過量子點從源端隧穿至漏端，且與金屬氧化物半導(dǎo)體(metal oxidesemiconductor, M0S)器件功能類似，能夠在納米尺度實現(xiàn)邏輯功能。與目前一般的存儲器存儲元相比(大約包含了 20萬個電子)，單電子晶體管每個存儲元只包含一個或少量電子，因此它將大大降低功耗，提高集成電路的集成度，在未來納米集成電路中將扮演非常重要的角色。研究表明如果將量子點陣列作為單電子晶體管結(jié)構(gòu)中的庫侖島，必須使量子點的尺寸小于10納米，才有可能實現(xiàn)室溫的單電子晶體管器件；當(dāng)量子點尺寸小于5nm，就能保證單電子晶體管在常溫下正常工作。目前可用于單電子晶體管制作的常用的微納加工技術(shù)主要有以下幾種1)光學(xué)曝光技術(shù)；2)電子束曝光技術(shù)；幻聚焦離子束加工技術(shù)；4)掃描探針加工技術(shù)力)納米壓印技術(shù)。上述的加工技術(shù)都可歸為傳統(tǒng)的加工技術(shù)，雖然經(jīng)歷了 50多年的發(fā)展歷史，但基本的加工方式并無太大變化，仍舊是一種“自上而下”(top-down)的加工方式。該加工方式最終受限于加工工具的能力光刻工具或刻蝕設(shè)備的分辨能力。隨著加工尺度的縮小，傳統(tǒng)納米加工技術(shù)的成本越來越高，到了 IOnm以下的結(jié)構(gòu)尺寸，傳統(tǒng)的加工手段已無能為力， 而基于分子自組裝的納米加工技術(shù)作為一種補充或者替代受到微納加工業(yè)界的關(guān)注，該加工手段具有加工尺度遠(yuǎn)小于傳統(tǒng)納米加工所能實現(xiàn)的結(jié)構(gòu)尺寸及成本低的優(yōu)勢，因而被認(rèn)為是包括納電子學(xué)等未來技術(shù)發(fā)展中的重要納米制造手段之一。專利號為US6，984，845的發(fā)明專利公開了基于納米粒子制作的單電子晶體管，納米粒子采用物理或化學(xué)的方法制備，然后噴射到源極和漏極之間作為量子點，這樣形成的量子點排列不規(guī)則。專利號為US7，067，341的發(fā)明專利公開了基于金屬納米團簇電遷移的單電子晶體管制備方法，該方法在源極和漏極之間施加電壓，在電場力的作用下使納米粒子落在源極與漏極之間形成量子點。該方法難以有效的控制納米結(jié)構(gòu)的有序排列，且不適用大規(guī)模集成制作性質(zhì)高度一致的單電子晶體管
發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的諸多缺陷，本發(fā)明提出了一種室溫單電子晶體管的制備方法， 其可精確便捷的實現(xiàn)納米結(jié)構(gòu)的有序排列，適于大規(guī)模制備單電子晶體管。為實現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案一種室溫單電子晶體管的制備方法，其特征在于，該方法為在襯底表面上加工形成單電子晶體管的源極、漏極和柵極，并令該襯底表面上的電極區(qū)域和非電極區(qū)域分別負(fù)載異種電荷，從而在襯底上形成靜電漏斗結(jié)構(gòu)；至少將該襯底表面置于納米粒子的分散液中，令納米粒子在靜電漏斗的引導(dǎo)下排布在單電子晶體管的源極與漏極之間； 對襯底進行干燥處理，并在該襯底表面上覆設(shè)絕緣層。優(yōu)選地，該方法可包括如下步驟采用微加工工藝在襯底表面上制成單電子晶體管的源極，漏極和柵極；分別采用第一試劑和第二試劑修飾該襯底表面上的電極區(qū)域以及非電極區(qū)域，令該電極區(qū)域和非電極區(qū)域分別負(fù)載異種電荷，從而在襯底上形成可引導(dǎo)納米粒子精確定位的靜電漏斗結(jié)構(gòu)；將該襯底浸入納米粒子的分散液中，使納米粒子在靜電漏斗的引導(dǎo)下落在單電子晶體管的源極與漏極之間；將襯底吹干后，在該襯底表面上沉積一絕緣層。所述襯底厚度為280 μ m 2mm，該襯底優(yōu)選采用帶有二氧化硅絕緣層的單晶硅襯底、藍(lán)寶石襯底和玻璃襯底中的任意一種。所述源極、漏極及柵極厚度為5nm 600nm，源極和漏極之間的距離為5nm 20nm，其具體尺寸根據(jù)量子點的大小調(diào)整且不小于量子點的尺寸。所述源極、漏極和柵極是由Ti、Au、Al、Pt和Cu中的任意一種或二種以上的組合形成的。進一步的，所述源極和漏極優(yōu)選采用Ti-Au或Cr-Au制成。所述第一試劑優(yōu)選采用可在金表面形成尾基為-COOH的有機硫化合物；所述第二試劑優(yōu)選采用可在二氧化硅表面形成尾基為-N2H的生物試劑。進一步地，所述第一試劑優(yōu)選采用16-巰基十六酸、巰基十一酸和巰基乙酸中的任意一種；所述第二試劑優(yōu)選采用3-氨基丙基三乙氧基硅烷。所述納米粒子粒徑小于lOnm，尤其優(yōu)選采用Au納米粒子。所述絕緣層厚度為2nm至40nm，該絕緣層是由二氧化硅、三氧化鋁和二氧化鈦材料中的任意一種或二種以上的組合形成的。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點至少在于克服了當(dāng)前單電子晶體管量子點尺寸過大、量子點排列無序及不具備大規(guī)模制備單電子晶體管的能力等方面的問題，同時降低了單電子晶體管的生產(chǎn)成本。


圖1為本發(fā)明一較佳實施例的結(jié)構(gòu)示意
圖中各附圖標(biāo)記的含義如下1 三氧化二鋁絕緣層，2 金電極，3 量子點，4 雙拋雙氧硅襯底。
具體實施例方式考慮到現(xiàn)有單電子晶體管制備工藝的諸多缺陷，本案發(fā)明人經(jīng)長期研究和實踐， 特提出本發(fā)明的室溫單電子晶體管的制備工藝，其流程為先在襯底采用電子束光刻及紫外光刻，電子束沉積及剝離工藝等微加工工藝制作單電子晶體管的源極，漏極和柵極；然后采用兩種不同的試劑分別修飾電極區(qū)域以及非電極區(qū)域，獲取引導(dǎo)納米粒子精確定位的“靜電漏斗”，之后將修飾后的樣品浸到納米粒子的分散液中，使納米粒子在“靜電漏斗”的引導(dǎo)下落在源極與漏極之間；最后在吹干后的樣品上沉積一層絕緣層。進一步的，前述襯底可采用業(yè)界習(xí)見的半導(dǎo)體元器件的襯底，但優(yōu)選帶有二氧化硅絕緣層的單晶硅、藍(lán)寶石Al2O3和玻璃材質(zhì)的襯底，且襯底厚度優(yōu)選為280 μ m至2mm。所述源極、漏極及柵極可采用Ti、Au、Al、Pt、Cu或其合金制成，其厚度為5nm 600nm，源極和漏極之間的距離為5nm 20nm，其具體尺寸根據(jù)量子點的大小調(diào)整且不小于量子點的尺寸。進一步的，所述源極和漏極優(yōu)選采用Ti-Au或Cr-Au制成。顯然的，本發(fā)明中，本領(lǐng)域技術(shù)人員可根據(jù)實際應(yīng)用之需求，針對不同的襯底和電極材質(zhì)選用不同的試劑進行修飾，從而達(dá)成在襯底上的電極區(qū)域和非電極區(qū)域上分別加載上異種電荷之目的。例如，對于表面為二氧化硅材質(zhì)的襯底以及Au組成的單電子晶體管電極，修飾電極的試劑是可在金表面形尾基為-COOH的有機硫化合物，特別優(yōu)選16-巰基十六酸(C16H32O2S)AIESi酸(SH(CH2)1QC00H)，巰基乙酸(C2H4O2S)等，而修飾非電極區(qū)域的試劑是可在二氧化硅表面形成尾基為-N2H的生物試劑，特別優(yōu)選3-氨基丙基三乙氧基硅烷 (H2NCH2CH2CH2Si (OC2H5) 3)等。對于前述的納米粒子，其粒徑優(yōu)選為小于lOnm，特別優(yōu)選采用此特征尺度的Au納米粒子。至于前述的絕緣層，其可通過原子力沉積等多種方式形成，而其厚度優(yōu)選為2nm 至40nm。該絕緣層優(yōu)選為二氧化硅SiO2、三氧化鋁Al2O3及二氧化鈦TiO2等材質(zhì)的。以下結(jié)合一較佳實施例及附圖對本發(fā)明的技術(shù)方案作進一步的說明。如圖1所示，對于基于“靜電漏斗”引導(dǎo)納米粒子定位制備量子點小于IOnm的單電子晶體管的方法，其制備主要包括以下步驟I、在雙拋雙氧硅襯底4上通過電子束光刻及紫外光刻，電子束沉積及剝離工藝制作厚度為25nm的金電極2，源極與漏極之間的距離保持在IOnm ；II、采用分子自組裝的方法，先在襯底4的非電極區(qū)域表面修飾一層3-氨基丙基三乙氧基硅烷(H2NCH2CH2CH2Si(OC2H5)3)分子膜，使非電極區(qū)域帶有正電荷，然后再在金電極表面修飾一層16-巰基十六酸(C16H32O2S)分子膜，使金電極2表面帶有負(fù)電荷；
III、將修飾好的樣品浸到直徑為5nm的Au納米粒子分散液中，使納米粒子在“靜電漏斗”的引導(dǎo)下落在源極與漏極之間，形成單電子晶體管的量子點3 ；IV、采 用紫外臭氧清洗儀對樣品進行清洗后，采用原子力沉積的方法在形成量子點后的樣品上沉積一層厚度為3nm的三氧化二鋁絕緣層1。需要指出是對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明技術(shù)方案和技術(shù)構(gòu)思做出其它各種相應(yīng)的改變和變形，而這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護范圍。
權(quán)利要求
1.一種室溫單電子晶體管的制備方法，其特征在于，該方法為在襯底表面上加工形成單電子晶體管的源極、漏極和柵極，并令該襯底表面上的電極區(qū)域和非電極區(qū)域分別負(fù)載異種電荷，從而在襯底上形成靜電漏斗結(jié)構(gòu)；至少將該襯底表面置于納米粒子的分散液中，令納米粒子在靜電漏斗的引導(dǎo)下排布在單電子晶體管的源極與漏極之間；對襯底進行干燥處理，并在該襯底表面上覆設(shè)絕緣層。
2.根據(jù)權(quán)利要求1所述的室溫單電子晶體管的制備方法，其特征在于，該方法包括如下步驟采用微加工工藝在襯底表面上制成單電子晶體管的源極，漏極和柵極；分別采用第一試劑和第二試劑修飾該襯底表面上的電極區(qū)域以及非電極區(qū)域，令該電極區(qū)域和非電極區(qū)域分別負(fù)載異種電荷，從而在襯底上形成可引導(dǎo)納米粒子精確定位的靜電漏斗結(jié)構(gòu)；將該襯底浸入納米粒子的分散液中，使納米粒子在靜電漏斗的引導(dǎo)下落在單電子晶體管的源極與漏極之間；將襯底吹干后，在該襯底表面上沉積一絕緣層。
3.根據(jù)權(quán)利要求1或2所述的室溫單電子晶體管的制備方法，其特征在于所述襯底厚度為280μπι 2mm，該襯底優(yōu)選采用帶有二氧化硅絕緣層的單晶硅襯底、藍(lán)寶石襯底和玻璃襯底中的任意一種。
4.根據(jù)權(quán)利要求1或2所述的室溫單電子晶體管的制備方法，其特征在于所述源極、 漏極及柵極厚度為5nm 600nm，源極和漏極之間的距離為5nm 20nm，其具體尺寸根據(jù)量子點的大小調(diào)整且不小于量子點的尺寸，所述源極、漏極和柵極是由Ti、Au、Al、Pt和Cu中的任意一種或二種以上的組合形成的。
5.根據(jù)權(quán)利要求2所述的室溫單電子晶體管的制備方法，其特征在于所述第一試劑優(yōu)選采用可在金表面形成尾基為-COOH的有機硫化合物；所述第二試劑優(yōu)選采用可在二氧化硅表面形成尾基為-N2H的生物試劑。
6.根據(jù)權(quán)利要求2或5所述的室溫單電子晶體管的制備方法，其特征在于所述第一試劑優(yōu)選采用16-巰基十六酸、巰基十一酸和巰基乙酸中的任意一種或二種以上的組合；所述第二試劑優(yōu)選采用3-氨基丙基三乙氧基硅烷。
7.根據(jù)權(quán)利要求1或2所述的室溫單電子晶體管的制備方法，其特征在于所述納米粒子粒徑小于10nm。
8.根據(jù)權(quán)利要求7所述的室溫單電子晶體管的制備方法，其特征在于所述納米粒子優(yōu)選采用Au納米粒子。
9.根據(jù)權(quán)利要求1或2所述的室溫單電子晶體管的制備方法，其特征在于所述絕緣層厚度為2nm至40nm，該絕緣層是由二氧化硅、三氧化鋁和二氧化鈦材料中的任意一種或二種以上的組合形成的。
全文摘要
本發(fā)明涉及一種室溫單電子晶體管的制備方法。該方法為在襯底表面上加工形成單電子晶體管的源極、漏極和柵極，并通過不同試劑的修飾處理令該襯底表面上的電極區(qū)域和非電極區(qū)域分別負(fù)載異種電荷，從而在襯底上形成靜電漏斗結(jié)構(gòu)；至少將該襯底表面置于納米粒子的分散液中，令納米粒子在靜電漏斗的引導(dǎo)下排布在單電子晶體管的源極與漏極之間；對襯底進行干燥處理，并在該襯底表面上覆設(shè)絕緣層。本發(fā)明的優(yōu)點至少在于克服了當(dāng)前單電子晶體管量子點尺寸過大、量子點排列無序及不具備大規(guī)模制備單電子晶體管的能力等方面的問題，同時降低了單電子晶體管的生產(chǎn)成本。
文檔編號H01L21/336GK102169837SQ20111005959
公開日2011年8月31日 申請日期2011年3月12日 優(yōu)先權(quán)日2011年3月12日
發(fā)明者吳東岷, 李加?xùn)|, 謝杰 申請人:中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所