專利名稱：Vdmos器件的形成方法
技術領域：
本發(fā)明涉及功率器件，特別涉及一種VDMOS器件的形成方法。
背景技術：
垂直雙擴散金屬氧化物半導體場效應管(VDMOS)作為功率器件的一種，由于其具 有高輸入阻抗和低導通壓降的優(yōu)點而被廣泛應用?，F(xiàn)有技術VDMOS器件的形成方法如公開 號為CN 101515M7A的中國專利申請中所公開的，具體如圖1所示為VDMOS的結構示意圖， 包括半導體基底01，所述半導體基底01包括半導體襯底Ola及位于半導體襯底Ola上的 外延層Olb ；位于所述外延層Olb表面的柵極結構，所述柵極結構包括柵極氧化層02及依 次位于柵極氧化層02表面的柵極多晶硅層03及柵極金屬層07 ；位于柵極結構兩側外延層 Olb內的阱區(qū)04及位于阱區(qū)04內的源區(qū)05，及位于源區(qū)05表面半導體基底01上的源極 金屬層06 ；位于半導體襯底Ola背面的漏極金屬層08，所述背面是指半導體襯底Ola上器 件生長面的相對面。所述柵極多晶硅層03與柵極金屬層07構成了 VDMOS器件的柵極G，所 述源區(qū)05與源極金屬層06共同構成了 VDMOS器件的源極S，所述半導體基底01與漏極金 屬層08共同構成了 VDMOS器件的漏極D。繼續(xù)參考圖1，源區(qū)05的載流子通過阱區(qū)04后，以垂直基底表面方向流向漏極，以 利于提高擊穿電壓，并能節(jié)約芯片面積。進一步地，現(xiàn)有技術還通過降低柵極和漏極間的電容值，以提高VDMOS的開關速 度。具體地可以通過增加漏極和柵極之間的介質層厚度，以降低柵極和漏極之間的電容值。 如圖2至圖5所示，包括如圖2所示，首先提供半導體基底，所述半導體基底包括半導體襯底10及位于所 述半導體襯底10上的外延層11，所述半導體襯底10和外延層11導電類型相同。所述外 延層11表面形成有第二氧化層20。所述半導體基底內還形成有隔離結構，用于對相鄰的 VDMOS器件進行電學絕緣，所述隔離結構高于半導體基底表面形成有一定高度，一般來說， 隔離結構高于外延層11表面的高度范圍為5000 10000埃。如圖3所示，依次在所述第二氧化層20表面形成第一多晶硅層30和氮化硅層40。 如圖4所示，圖案化所述氮化硅層40和第一多晶硅層30，在氮化硅層40和第一多晶硅層 30內形成開口，所述開口暴露出第二氧化層20表面。進一步地，還可以對開口下方的外延層11進行離子摻雜，以降低VDMOS器件的開 關電阻，摻雜離子的導電類型與外延層11導電類型相同。如圖5所示，沉積氧化物填充所述開口，并對所述氧化層進行化學機械研磨，形成 第一柵極氧化層50，所述第一柵極氧化層50的厚度范圍為800 2500埃。如圖6所示，去除氮化硅層40，并沉積第二多晶硅層60，覆蓋第一多晶硅層30和 第一柵極氧化層50。圖案化圖6所示的第一多晶硅層30、第二多晶硅層60及第二氧化層20，在所述外 延層11表面形成圖7所示的柵極結構，所述柵極結構包括柵極氧化層及柵極多晶硅層，所述柵極氧化層包括第二柵極氧化層20'和第一柵極氧化層50，所述柵極多晶硅層包括第 一柵極多晶硅層30'和第二柵極多晶硅層60'。繼續(xù)參考圖7，通過離子摻雜工藝，在所述柵極結構兩側的外延層11內形成阱區(qū) 70及位于阱區(qū)70內的源區(qū)80。繼續(xù)參考圖7，還包括在柵極多晶硅層表面形成柵極金屬層92，源區(qū)80表面的源 極金屬層91，及位于半導體襯底10背面的漏極金屬層93。所述柵極多晶硅層與柵極金屬 層92構成了 VDMOS器件的柵極G，所述源區(qū)80與源極金屬層91共同構成了 VDMOS器件的 源極S，所述半導體基底與漏極金屬層93共同構成了 VDMOS的漏極D。通過在漏極D與柵 極G之間增加第一柵極氧化層50，以增加漏極D和柵極G間的柵極氧化層厚度，降低柵極和 漏極間的電容值，提高VDMOS的開關速度。如上所述，所述第一柵極氧化層50為采用沉積并進行化學機械研磨形成，即需要 對填充的氧化物進行化學機械研磨以達到預定厚度。因為所述第一柵極氧化層50位于凹 陷的開口內，不易于進行化學機械研磨。進一步地，若所述第一柵極氧化層50厚度較小，可能低于VDMOS器件間的隔離結 構，研磨過程會對所述隔離結構造成損傷，影響隔離效果。進一步地，通過第二柵極氧化層對所述外延層進行離子注入時，會損害第二柵極 氧化層的絕緣性能，進而降低VDMOS的電學性能。同時上述柵極多晶硅層分為兩部分完成，增加了形成工藝的復雜性。
發(fā)明內容
本發(fā)明解決的問題是提供了一種VDMOS器件的形成方法，降低形成柵極氧化層的 工藝難度，可以增加漏極和柵極間的柵極氧化層厚度，以降低柵極和漏極間的電容值，提高 VDMOS的開關速度。為解決上述問題，本發(fā)明提供了一種VDMOS器件的形成方法，包括提供半導體襯底，所述半導體襯底上形成有外延層；在所述外延層表面形成具有開口的犧牲層，所述開口暴露出外延層表面；熱氧化開口內的外延層，形成第一柵極氧化層；去除所述犧牲層；熱氧化所述外延層，形成第二氧化層；沉積多晶硅層，所述多晶硅層覆蓋所述第一柵極氧化層和第二氧化層；刻蝕多晶硅層和第二氧化層形成柵極結構；形成源區(qū)、源極金屬層、漏極金屬層和柵極金屬層?？蛇x的，形成所述第一柵極氧化層的熱氧化工藝的溫度范圍為650 1100°C，腔 室壓力0. 5 780Torr，反應時間約為3 200秒?？蛇x的，所述第一柵極氧化層的厚度范圍為800 2500埃?？蛇x的，形成所述第二氧化層的熱氧化工藝的溫度范圍為650 1100°C，腔室壓 力0. 5 780Torr，反應時間約為3 90秒?？蛇x的，所述第二氧化層的厚度范圍為200 1000埃?？蛇x的，所述多晶硅層的厚度范圍為3000 5000埃。
可選的，所述犧牲層包括依次位于所述外延層上的犧牲氧化層和氮化層?？蛇x的，熱氧化所述開口內的外延層前包括刻蝕所述氮化層形成初始開口，所述 初始開口暴露出犧牲氧化層，以所述初始開口為掩模，對所述外延層進行離子注入；刻蝕初 始開口暴露的犧牲氧化層，形成開口，所述開口暴露外延層?？蛇x的，所述外延層的材料為外延單晶硅，厚度范圍為1 20微米?？蛇x的，以所述柵極結構為掩模，對所述外延層進行離子注入，在所述外延層內形 成阱區(qū)及位于阱區(qū)內的源區(qū)。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點通過在所述外延層表面形成具有開口的犧牲層，并采用熱氧化工藝處理開口內的 外延層，形成第一柵極氧化層。因為直接對外延層進行熱氧化形成第一柵極氧化層，不需要 如現(xiàn)有技術對位于凹陷開口內的氧化物進行化學機械研磨，降低形成第一柵極氧化層的難 度，同時避免化學機械研磨對VDMOS器件的損害。進一步地，通過犧牲氧化層對所述外延層進行離子注入，均勻離子注入的深度，同 時不會損害柵極氧化層的絕緣性能，提高VDMOS器件的電學性能。最后柵極多晶硅層為一步形成，簡化VDMOS器件的形成工藝。
圖1為現(xiàn)有技術VDMOS器件的剖面結構示意圖；圖2至圖7是現(xiàn)有技術VDMOS器件的形成方法剖面結構示意圖；圖8是本發(fā)明一個實施例的VDMOS器件形成方法流程示意圖；圖9至圖17是本發(fā)明一個實施例的VDMOS器件形成方法剖面結構示意圖。
具體實施例方式如圖7所示，現(xiàn)有技術通過在漏極D與柵極G之間增加第二柵極氧化層50，以增 加漏極D和柵極G間的柵極氧化層厚度，降低柵極和漏極間的電容值，提高VDMOS的開關速 度。但所述第二柵極氧化層50為采用沉積并進行化學機械研磨形成，即需要對填充的氧化 物進行化學機械研磨以達到預定厚度。因為所述第二柵極氧化層50位于凹陷的開口內，不 易于進行化學機械研磨。為解決上述問題，本發(fā)明提供一種VDMOS器件的形成方法，包括提供半導體襯 底，所述半導體襯底上形成有外延層；在所述外延層表面形成具有開口的犧牲層，所述開口 暴露出外延層表面；熱氧化開口內的外延層，形成第一柵極氧化層；去除所述犧牲層；熱氧 化所述外延層，形成第二氧化層；沉積多晶硅層，所述多晶硅層覆蓋所述第一柵極氧化層和 第二氧化層；刻蝕多晶硅層和第二氧化層形成柵極結構；形成源區(qū)、源極金屬層、漏極金屬 層和柵極金屬層。如圖8所示，為本發(fā)明一個實施例的VDMOS器件的形成方法，包括步驟Si，提供半導體襯底，所述半導體襯底上形成有外延層；步驟S2，在外延層表面依次形成犧牲氧化層及氮化層；步驟S3，刻蝕所述氮化層形成初始開口，暴露犧牲氧化層，以所述初始開口為掩 膜，對外延層進行離子注入；
步驟S4，去除位于初始開口內的犧牲氧化層，形成開口，所述開口暴露外延層，采 用熱氧化工藝，在所述開口內的外延層表面形成第一柵極氧化層；步驟S5，依次去除氮化層和犧牲氧化層，暴露外延層，采用熱氧化工藝，在外延層 表面形成第二氧化層；步驟S6，沉積多晶硅層，所述多晶硅層覆蓋第一柵極氧化層和第二氧化層；步驟S7，刻蝕多晶硅層和第二氧化層，形成柵極結構；步驟S8，形成源區(qū)、柵極金屬層、源區(qū)金屬層和漏極金屬層。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明 的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不 同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類 似推廣。因此本發(fā)明不受下面公開的具體實施的限制。首先，請參考圖9，提供半導體襯底100。作為一個實施例，所述半導體襯底100的 導電類型為N型。在所述半導體襯底100上方形成外延層110。所述外延層110的材料為 外延單晶硅，所述外延層110的導電類型和半導體襯底100的導電類型相同，其電阻率范圍 為0. 1 0. 5歐姆 厘米，厚度范圍為1 20微米，摻雜雜質為AS或P，摻雜雜質濃度范圍 為 1E15 lE17cnT2。繼續(xù)參考圖9，在所述外延層110表面依次形成犧牲氧化層200及氮化層210。所 述犧牲氧化層200為氧化硅，所述氮化層210為氮化硅。參考圖10，刻蝕所述氮化層210形成初始開口，所述初始開口暴露犧牲氧化層 200，以所述初始開口為掩膜，對所述外延層110進行離子注入，所述離子類型和外延層110 的導電類型相同，以降低VDMOS器件的開關電阻。本實施例中，所述外延層110導電類型為 N型，所述離子注入的離子類型為N型。因為外延層110為外延單晶硅，晶格排列整齊，而注入的離子具有較高的能量及 較強的注入方向，若離子直接注入至外延層110，會導致外延層110內的離子摻雜濃度不均 勻和摻雜厚度不標準。本實施例首先使離子通過犧牲氧化層200，然后摻雜至外延層110， 是因為犧牲氧化層200為非晶態(tài)，可以打亂離子注入方向，使得摻雜至外延層110內的離子 具有更均勻的分布，達到理想摻雜濃度和摻雜厚度。進一步地，本實施例中，所述犧牲氧化層200在后續(xù)工藝中將完全去除，離子注入 對犧牲氧化層200造成的損傷不會影響VDMOS器件的性能。參考圖11，去除位于初始開口內的犧牲氧化層200，形成開口，所述開口暴露出外 延層110表面。參考圖12，采用熱氧化工藝，在所述開口內的外延層110表面形成第一柵極氧化 層300。所述第一柵極氧化層300的厚度范圍為800 2500埃。形成所述第一柵極氧化層300的熱氧化工藝的溫度范圍為650 1100°C，腔室壓 力0. 5 780Torr，反應時間約為3 200秒。本實施例中，所述第一柵極氧化層300的厚 度為1500埃，所述熱氧化工藝的溫度為1000°C，腔室壓力為lOOTorr，反應時為120秒。通過熱氧化工藝在開口內形成第一柵極氧化層300，避免采用填充后進行化學機 械研磨的工藝，降低形成第一柵極氧化層300的難度，避免化學機械研磨對VDMOS器件的損害。所述第一柵極氧化層300為VDMOS器件的柵極和漏極之間的氧化層，可以通過控 制所述第一柵極氧化層300厚度，改變柵極和漏極之間的電容數(shù)值。比如通過增加所述第 一柵極氧化層300厚度，以降低柵極和漏極間的電容值，提高VDMOS的開關速度。參考圖13，依次去除氮化層200和犧牲氧化層200，暴露外延層110。參考圖14，采用熱氧化工藝，在外延層表面形成第二氧化層310，所述第二氧化層 310的厚度范圍為200 1000埃。形成所述第二氧化層310的熱氧化工藝的溫度范圍為650 1100°C，腔室壓力為 0. 5 780Torr，反應時間約為3 90秒。本實施例中，所述第二氧化層310的厚度為700 埃，所述熱氧化工藝的溫度為1000°C，腔室壓力為lOOTorr，反應時為60秒。參考圖15，沉積多晶硅層400，所述多晶硅層400覆蓋第一柵極氧化層300和第二 氧化層310，所述多晶硅層的厚度范圍為3000 5000埃。參考圖16，刻蝕多晶硅層400和第二氧化層310，形成柵極結構。所述柵極結構包 括柵極多晶硅層400'，及第一柵極氧化層300和第二柵極氧化層310'。本發(fā)明中所述第一柵極氧化層300的厚度高于所述第二柵極氧化層310'，所述 第一柵極氧化層300為柵極和漏極之間的氧化層，其具有較大的厚度，可以降低柵極和漏 極間的電容值，提高VDMOS的開關速度。繼續(xù)參考圖17，對所述柵極結構兩側的外延層110進行離子注入，形成阱區(qū)500， 所述離子注入類型和外延層110的導電類型相反。本實施例中，所述阱區(qū)500為P阱區(qū)。作 為一個實施例，所述阱區(qū)500的注入的元素為B、BF2，能量范圍為40 80KEV，劑量范圍為 1E12 lE13cnT2。繼續(xù)參考圖17，在所述阱區(qū)500內進行重摻雜離子注入，形成源區(qū)510。所述重 摻雜離子為N型離子，注入的元素為P、As,能量范圍為50 130KEV，劑量范圍為1E15
2E16CnT2 ο繼續(xù)參考圖17，對所述器件進行金屬化工藝，在所述源區(qū)510上方形成源極金屬 層610，在柵極多晶硅層400'上方形成柵極金屬層620 ；對所述半導體襯底100進行背面 減薄以及背面金屬工藝，在柵極多晶硅層400'和源區(qū)510對應的半導體襯底100背面形成 漏極金屬層630。其中本發(fā)明所述背面是指半導體襯底100上器件生長面的相對面。所述 柵極多晶硅層400'與柵極金屬層620構成了 VDMOS器件的柵極G，所述源區(qū)510與源極金 屬層610共同構成了 VDMOS器件的源極S，所述半導體襯底100與漏極金屬層630共同構成 了 VDMOS的漏極D。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點通過在所述外延層表面形成具有開口的犧牲層，并采用熱氧化工藝處理開口內的 外延層，形成第一柵極氧化層。因為直接對外延層進行熱氧化形成第一柵極氧化層，不需要 如現(xiàn)有技術對位于凹陷開口內的氧化物進行化學機械研磨，降低形成第一柵極氧化層的難 度，同時避免化學機械研磨對VDMOS器件的損害。進一步地，通過犧牲氧化層對所述外延層進行離子注入，均勻離子注入的深度，同 時不會損害柵極氧化層的絕緣性能，提高VDMOS器件的電學性能。最后柵極多晶硅層為一步形成，簡化VDMOS器件的形成工藝。
本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域 技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā) 明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明 的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案 的保護范圍。
權利要求
1.一種VDMOS器件的形成方法，其特征在于，包括提供半導體襯底，所述半導體襯底上形成有外延層；在所述外延層表面形成具有開口的犧牲層，所述開口暴露出外延層表面；熱氧化開口內的外延層，形成第一柵極氧化層；去除所述犧牲層；熱氧化所述外延層，形成第二氧化層；沉積多晶硅層，所述多晶硅層覆蓋所述第一柵極氧化層和第二氧化層；刻蝕多晶硅層和第二氧化層形成柵極結構；形成源區(qū)、源極金屬層、漏極金屬層和柵極金屬層。
2.如權利要求1所述的VDMOS器件的形成方法，其特征在于，形成所述第一柵極氧化層 的熱氧化工藝的溫度范圍為650 1100°C，腔室壓力范圍為0. 5 780Torr，反應時間范圍 為3 200秒。
3.如權利要求2所述的VDMOS器件的形成方法，其特征在于，所述第一柵極氧化層的厚 度范圍為800 2500埃。
4.如權利要求1所述的VDMOS器件的形成方法，其特征在于，形成所述第二氧化層的 熱氧化工藝的溫度范圍為650 1100°C，腔室壓力范圍為0. 5 780Torr，反應時間范圍為 3 90秒。
5.如權利要求4所述的VDMOS器件的形成方法，其特征在于，所述第二氧化層的厚度范 圍為200 1000埃。
6.如權利要求1所述的VDMOS器件的形成方法，其特征在于，所述多晶硅層的厚度范圍 為3000 5000埃。
7.如權利要求1所述的VDMOS器件的形成方法，其特征在于，所述犧牲層包括依次位于 所述外延層上的犧牲氧化層和氮化層。
8.如權利要求7所述的VDMOS器件的形成方法，其特征在于，熱氧化所述開口內的外延 層前包括刻蝕所述氮化層形成初始開口，所述初始開口暴露出犧牲氧化層，以所述初始開 口為掩模，對所述外延層進行離子注入；刻蝕初始開口暴露的犧牲氧化層，形成開口，所述 開口暴露外延層。
9.如權利要求1所述的VDMOS器件的形成方法，其特征在于，所述外延層的材料為外延 單晶硅，厚度范圍為1 20微米。
10.如權利要求1所述的VDMOS器件的形成方法，其特征在于，以所述柵極結構為掩模， 對所述外延層進行離子注入，在所述外延層內形成阱區(qū)及位于阱區(qū)內的源區(qū)。
全文摘要
本發(fā)明提供VDMOS器件的形成方法，包括提供半導體襯底，所述半導體襯底上形成有外延層；在所述外延層表面形成具有開口的犧牲層，所述開口暴露出外延層表面；熱氧化開口內的外延層，形成第一柵極氧化層；去除所述犧牲層；熱氧化所述外延層，形成第二氧化層；沉積多晶硅層，所述多晶硅層覆蓋所述第一柵極氧化層和第二氧化層；刻蝕多晶硅層和第二氧化層形成柵極結構；形成源區(qū)、源極金屬層、漏極金屬層和柵極金屬層。本發(fā)明降低形成柵極氧化層的工藝難度，增加漏極和柵極間的柵極氧化層厚度，以降低柵極和漏極間的電容值，提高VDMOS的開關速度。
文檔編號H01L21/28GK102148164SQ20111005821
公開日2011年8月10日 申請日期2011年3月10日 優(yōu)先權日2011年3月10日
發(fā)明者克里絲, 樓穎穎 申請人:上海宏力半導體制造有限公司