專利名稱：發(fā)光裝置芯片封裝物及支撐結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及貫穿硅介層物(through silicon vias)的蝕刻，且尤其涉及降低貫穿硅介層物的蝕刻微負(fù)載(etching microloading)效應(yīng)。
背景技術(shù)：
于先進(jìn)半導(dǎo)體封裝的趨勢(shì)中，已于改善電性表現(xiàn)時(shí)降低了形狀因子(form factor) 0如此可制作出適用于工業(yè)與消費(fèi)者的更快、更便宜與更小的產(chǎn)品。貫穿硅介層物(through silicon vias, TSVs)，或更精確為貫穿硅插拴(through silicon plug)，提供了可達(dá)成更高程度的整合以及先進(jìn)半導(dǎo)體封裝物的形狀因子的降低的方法。如其名稱所述，半導(dǎo)體裝置前側(cè)與后側(cè)的電性連接情形使得于一封裝物中垂直地組裝多個(gè)芯片成為可能，而于公知封裝物中僅具有單一芯片。如此，可于較小的形狀因子中整合較多的半導(dǎo)體裝置。此外，也可于單一芯片中整合不同類型的半導(dǎo)體芯片，以制作出所謂的系統(tǒng)級(jí)封裝物 (system in package，SIP)。無(wú)關(guān)于上述方法，于印刷電路板中的多重封裝物所占面積為減少的，如此也減少了最終產(chǎn)品成本。最終，借由采用貫穿硅介層物所形成的芯片間內(nèi)連情形可減少與基板間所需的電性連結(jié)物的數(shù)量，由于一基板連接物可是用于多個(gè)芯片。如此也有助于簡(jiǎn)化組裝工藝以及改善合格率。于貫穿硅介層物制造中，由于使用蝕刻以于硅基板內(nèi)形成深貫穿硅介層物，硅蝕刻為一重要步驟。因此，便產(chǎn)生了下文中的揭示情形。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了發(fā)光裝置芯片封裝物及用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法。于一實(shí)施例中，本發(fā)明提供了一種發(fā)光裝置芯片封裝物，包括該發(fā)光裝置芯片；以及一支撐結(jié)構(gòu)，其中該發(fā)光裝置芯片設(shè)置于該支撐結(jié)構(gòu)之上， 且其中該支撐結(jié)構(gòu)具有用于提供該發(fā)光元件芯片的電性連結(jié)的一第一組貫穿硅介層物以及用于提供該發(fā)光元件芯片散熱的一第二組貫穿硅介層物，其中該第一組貫穿硅介層物依照一第一圖案密度的一第一圖案而設(shè)置為，而該第二組貫穿硅介層物依照一第二圖案密度的一第二圖案設(shè)置，而其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有一相同深度。于另一實(shí)施例中，本發(fā)明提供了一種用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法， 包括準(zhǔn)備用于圖案化多個(gè)貫穿硅介層物的一光掩模，其中所述多個(gè)貫穿硅介層物分成至少一第一組與一第二組，而其中該第一組的貫穿硅介層物提供了與發(fā)光裝置芯片的電性連接，而該第二組貫穿硅介層物提供了發(fā)光裝置芯片的散熱，該第一組貫穿硅介層物與該第二組貫穿硅介層物的深度介于15-40微米，而該第一圖案密度與該第二圖案密度間的差值具有為0. 1-5%的一絕對(duì)值；沉積一抗蝕劑層于作為該支撐結(jié)構(gòu)的一基板之上；采用該光掩模以圖案化位于該基板上的該抗蝕劑層；以及借由用于硅的一深反應(yīng)性離子蝕刻工藝以于圖案化該抗蝕劑層后蝕刻該基板。本發(fā)明的圖案(或布局)與圖案密度提供了可于蝕刻后具有較少微負(fù)載效應(yīng)以及具有良好的芯片內(nèi)均勻度的貫穿硅介層物的布局。為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下


圖1顯示了依據(jù)本發(fā)明的一實(shí)施例的一半導(dǎo)體芯片的封裝物的剖面情形；圖2A顯示了依據(jù)本發(fā)明的一實(shí)施例的蝕刻深度與圖案密度間函數(shù)關(guān)系的一圖表；圖2B顯示了依據(jù)本發(fā)明的一實(shí)施例的蝕刻速率與深寬比間函數(shù)關(guān)系的一圖表；圖2C顯示了依據(jù)本發(fā)明的一實(shí)施例的具有寬度” W”與深度” D”的一介層物；圖3A顯示了依據(jù)本發(fā)明的一實(shí)施例的一發(fā)光裝置的封裝物的上視情形；圖;3B顯示了依據(jù)本發(fā)明的一實(shí)施例的如圖3A內(nèi)封裝物的剖面情形；圖3C顯示了依據(jù)本發(fā)明的一實(shí)施例的一發(fā)光裝置的封裝物的剖面情形圖3D內(nèi)(a)-(g)顯示了依據(jù)本發(fā)明的一實(shí)施例的貫穿硅介層物的剖面情形的多種形狀；圖4A-圖4C顯示了依據(jù)本發(fā)明的一實(shí)施例的于一發(fā)光裝置的封裝物內(nèi)的貫穿硅介層物的多種設(shè)置情形；圖5A顯示了依據(jù)本發(fā)明的一實(shí)施例的貫穿硅介層物的設(shè)置情形；圖5B顯示了依據(jù)本發(fā)明的另一實(shí)施例的一貫穿硅介層物的設(shè)置情形；圖6顯示了依據(jù)本發(fā)明的一實(shí)施例的貫穿硅介層物的蝕刻時(shí)間與溝填時(shí)間以及介層物尺寸間函數(shù)關(guān)系的一圖表；圖7顯示了依據(jù)本發(fā)明的一實(shí)施例的用于圖案化與蝕刻位于一基板上的貫穿硅介層物的一制造流程。其中，附圖標(biāo)記說(shuō)明如下100 封裝物；101 半導(dǎo)體芯片；102 絕緣層；104 上方導(dǎo)電接觸物；105 貫穿硅介層物；106 下方導(dǎo)電接觸物；107 導(dǎo)熱溝槽/介層物；108 連接元件；110 硅基板；120 支撐結(jié)構(gòu)；101 (L)、102 (S) 曲線；205 介層物；
206、207 反應(yīng)物；208 區(qū)域；300 封裝物；301 發(fā)光裝置；302 封裝結(jié)構(gòu)；303 P接觸物；304 封裝結(jié)構(gòu)；305 N接觸物；306,307 導(dǎo)電介面；308,309 導(dǎo)電的貫穿硅介層物；310 介面區(qū)；310， 區(qū)域；311 導(dǎo)熱的貫穿硅介層物；312 導(dǎo)熱介面；313 襯層介電層；350 發(fā)光裝置封裝物；401、402、403、404、405、406 行；407,408 導(dǎo)電的貫穿硅介層物；410、411 貫穿硅介層物；412 貫穿硅介層物；409,415 導(dǎo)熱的貫穿硅介層物；420 區(qū)域；430 整個(gè)區(qū)域；601、602 曲線；700 工藝流程；701、702、703、704、705 操作。
具體實(shí)施例方式圖1顯示了依據(jù)本發(fā)明一實(shí)施例的用于一半導(dǎo)體芯片101的封裝物100的剖面情形。封裝物100包括了一支撐結(jié)構(gòu)(或封裝結(jié)構(gòu))120，其由硅基板110所制成。支撐結(jié)構(gòu) 120用于支撐半導(dǎo)體芯片101并提供半導(dǎo)體芯片101與位于支撐結(jié)構(gòu)120下方的如印刷電路板(PCB)的一安裝基板(未顯示)間的電性連結(jié)。除了提供電性連接，支撐結(jié)構(gòu)也提供了幫助逸散由半導(dǎo)體芯片101所產(chǎn)生的熱的裝置，例如導(dǎo)熱溝槽/介層物107，。支撐結(jié)構(gòu)120包括了形成于硅基板110的底部與頂部上以及形成于貫穿硅介層物 (或插拴)105的側(cè)壁上的絕緣層102。支撐結(jié)構(gòu)120也包括了形成于硅基板110上的數(shù)個(gè)上方導(dǎo)電接觸物104以及形成于硅基板110下方的數(shù)個(gè)下方導(dǎo)電接觸物106。半導(dǎo)體芯片 101通過(guò)如錫球的連接元件108而連接于上方導(dǎo)電接觸物。貫穿硅介層物105內(nèi)填入有導(dǎo)電材料所，以形成半導(dǎo)體芯片110與安裝基板(未顯示)間的電性連接情形，如此提供了與如電源或其他構(gòu)件的其他構(gòu)件間的電性連接關(guān)系。支撐結(jié)構(gòu)120還包括數(shù)個(gè)導(dǎo)熱溝槽/介層物107，其形成于硅基板110遠(yuǎn)離于半導(dǎo)體芯片101的一側(cè)。導(dǎo)熱溝槽/介層物107也為如金屬的導(dǎo)熱材料所填滿，以幫助改善將半導(dǎo)體芯片101所產(chǎn)生的散熱轉(zhuǎn)移至基板110。 如圖1所示，導(dǎo)熱溝槽/介層物107并不電性連接于半導(dǎo)體芯片101。雖然支撐結(jié)構(gòu)也提供了與半導(dǎo)體芯片101的電性連接與散熱等功能，然而其工藝即為麻煩。由于貫穿硅介層物105與導(dǎo)熱溝槽/介層物107具有不同深度，此兩種不同介層物的蝕刻需要不同的兩道抗蝕劑圖案工藝與兩道蝕刻工藝。此外，導(dǎo)熱溝槽/介層物107 的散熱能力為導(dǎo)熱溝槽/介層物107與電性接觸區(qū)域104間的硅材料所限制。硅的熱導(dǎo)率低于金屬的熱導(dǎo)率。因此，硅的散熱效率并不如導(dǎo)熱溝槽/介層物107內(nèi)的金屬材料來(lái)的佳。因此，便需要具有如導(dǎo)熱溝槽介層物107的導(dǎo)熱溝槽/介層物，其具有相同于導(dǎo)電的貫穿硅介層物105的深度。當(dāng)導(dǎo)熱溝槽/介層物107與導(dǎo)電的貫穿硅介層物105具有相同深度時(shí)，僅需使用單道的抗蝕劑圖案化工藝與蝕刻工藝以形成介層物/溝槽，而不需要兩道分別的圖案化與蝕刻工藝的使用。此外，通過(guò)貫穿硅介層物的散熱將優(yōu)于未利用到使用整個(gè)基板深度的導(dǎo)熱溝槽/介層物，例如圖1內(nèi)所示的導(dǎo)熱溝槽/介層物107。貫穿硅介層物(throughsilicon vias, TSVs)或貫穿硅插栓(through silicon plugs,TSPs)可借由干硅蝕刻(dry silicon etching)工藝而制成。貫穿硅介層物具有介于約數(shù)百微米范圍內(nèi)的深度，因此用于蝕刻貫穿硅介層物(或貫穿硅插拴)的干硅蝕刻工藝(或深硅蝕刻工藝)為深反應(yīng)性離子蝕刻(DRIE)工藝。深反應(yīng)性離子蝕刻工藝可用于制造硅微系統(tǒng)元件或微機(jī)電系統(tǒng)。用于形成貫穿硅介層物的深反應(yīng)性離子蝕刻各向異性地蝕刻了硅，以制作出貫穿硅介層物的垂直側(cè)壁。于部分實(shí)施例中，硅的深反應(yīng)性離子蝕刻可使用一等離子體化含氟氣體內(nèi)的氟自由基(廣)，例如采用SE6以蝕刻硅。方程式⑴顯示了氟自由基(F*)的產(chǎn)生來(lái)自于于一等離子體環(huán)境中的示范的含氟氣體SF6。SF6 — SFm+NF*.............(1)其中M+N = 6。氟自由基(F)接著與硅反應(yīng)以形成SiF4,如以下方程式⑵所示。Si+4F*_ —SiF4..............(2)接著氣態(tài)的SiF4于其形成之后離開(kāi)了基板表面。為了蝕刻貫穿硅介層物，蝕刻工藝為高度各向異性。各向異性蝕刻可借由側(cè)壁保護(hù)或借由形成高分子于側(cè)壁之上而達(dá)成。 于部分實(shí)施例中，可加入如氧氣、氯氣或溴化氫的一或多個(gè)保護(hù)氣體于蝕刻氣體中以形成側(cè)壁保護(hù)物。于另一實(shí)施例中，可加入如C4F8的氟碳?xì)怏w于蝕刻氣體中，以于蝕刻時(shí)形成保護(hù)貫穿硅介層物的側(cè)壁的聚合物。上述硅的深反應(yīng)性蝕刻工藝具有會(huì)影響到工藝結(jié)果的數(shù)個(gè)工藝參數(shù)，例如壓力、 氣體流速、工藝功率等。除了上述的工藝參數(shù)外，對(duì)于經(jīng)蝕刻形成的開(kāi)口的輪廓與圖案的也可影響蝕刻深度與其他工藝特性。此些效應(yīng)可分為芯片間芯片效應(yīng)(die-to-die effect) 或芯片內(nèi)效應(yīng)(within-die effect) 0芯片間效應(yīng)包括了起因于腔體形態(tài)與工藝氣體導(dǎo)入的空間地跨越晶片的蝕刻率變化。芯片間效應(yīng)則為所謂的巨觀負(fù)載效應(yīng)(macroloading effect)，其由橫跨基板上的反應(yīng)物質(zhì)的差異所造成。芯片內(nèi)效應(yīng)則為所謂的微負(fù)載效應(yīng)， 其可包括深寬比相關(guān)蝕刻，其為于深且窄結(jié)構(gòu)內(nèi)反應(yīng)物質(zhì)的傳輸降低所造成的一蝕刻率降低情形。微負(fù)載效應(yīng)也可包括芯片內(nèi)的基于高開(kāi)口密度所造成的局部的反應(yīng)物質(zhì)缺乏而導(dǎo)致的一蝕刻率降低的結(jié)果。高開(kāi)口密度區(qū)域具有高反應(yīng)物消耗速率。由于于晶片上蝕刻物質(zhì)的傳輸受限于擴(kuò)散工藝，可于整個(gè)長(zhǎng)度尺寸上呈現(xiàn)濃度變化，即為所謂的”空乏半徑 (depletion radius)”。如此的空乏情形導(dǎo)致了反應(yīng)物的不足以及于高開(kāi)口密度區(qū)內(nèi)的蝕刻率的降低。圖2A顯示了依據(jù)本發(fā)明的一實(shí)施例的蝕刻深度與圖案密度間函數(shù)關(guān)系的一示意圖表。曲線101繪示了對(duì)于具有一特殊尺寸(尺寸L)與形狀的開(kāi)口的不同圖案密度于一特定蝕刻時(shí)間(T)后的蝕刻深度。于部分實(shí)施例中，貫穿硅介層物的深度介于約30-400微米。在此，圖案密度定義為開(kāi)口的表面區(qū)與基板總表面區(qū)的的百分比。舉例來(lái)說(shuō)，50%的圖案密度指基板表面的50%為開(kāi)口所占據(jù)。曲線101顯示了隨著圖案密度的增加，基于反應(yīng)物空乏情形所造成的蝕刻率降低結(jié)果。圖2A也顯示了另一曲線102，其繪示了具有特殊尺寸” S ”的開(kāi)口與尺寸的其他開(kāi)口的蝕刻深度。尺寸曲線102的開(kāi)口(S)小于曲線101的開(kāi)口尺寸。曲線102為于曲線 101的下方。如此意味著對(duì)于一特定圖案密度而言，具有較小尺寸的開(kāi)口可具有較大尺寸的開(kāi)口而較為緩慢地蝕刻。如此可解釋為受到深寬比的影響。圖2B顯示了依據(jù)本發(fā)明一實(shí)施例的蝕刻率與深寬比間函數(shù)關(guān)系的一圖表。圖2C顯示了依據(jù)本發(fā)明的一實(shí)施例的具有一寬度”W”與一深度”D”的介層物(via)205。介層物205的深寬比定義為D/W。對(duì)于如反應(yīng)物206與207的反應(yīng)物而言，較不容易抵達(dá)位于介層物205內(nèi)的較深區(qū)域，例如區(qū)域208。 因此，當(dāng)深寬比為高時(shí)蝕刻速率較低，如圖2B所示，如前所述，于曲線102內(nèi)的開(kāi)口尺寸小于曲線101內(nèi)的開(kāi)口尺寸。因此，曲線102位于曲線101的下方，如圖2A所示。于部分實(shí)施例中，貫穿硅介層物的深寬比介于約2-25。于部分實(shí)施例中，貫穿硅介層物的深寬比介于約 3-10。圖3A顯示了依據(jù)本發(fā)明一實(shí)施例的發(fā)光裝置301 ( 一半導(dǎo)體裝置)的封裝物300 的上視情形。圖3B顯示了依據(jù)本發(fā)明的一實(shí)施例的圖3A的封裝物300的剖面情形(沿著線段QQ)。如圖3A-圖;3B所示，發(fā)光裝置301設(shè)置于一封裝結(jié)構(gòu)302之上，其提供了電性連接與散熱等功能。發(fā)光裝置301通過(guò)一(金屬)焊線304而連接于一 P接觸物(或P電極)303。發(fā)光裝置301也連接于一 N接觸物(或N電極)305。N接觸物305與P接觸物 303電性地連結(jié)于導(dǎo)電介面307與306，其位于封裝結(jié)構(gòu)302的其他側(cè)且分別通過(guò)貫穿硅介層物309與308而連接于封裝結(jié)構(gòu)302。于部分實(shí)施例中，導(dǎo)電介面306與307由相同于如貫穿硅介層物308與309的材料所填入，且其延伸至高于貫穿硅介層物308與309之上方。發(fā)光裝置301設(shè)置于介面區(qū)310之上，于部分實(shí)施例中其為P接觸物305的一延伸部。導(dǎo)電介面306與307電性連接于如一印刷電路板(未顯示)的一基板，且也可能包括其他的導(dǎo)電構(gòu)件。由發(fā)光裝置301所產(chǎn)生的熱可借由貫穿硅介層物311的幫助而逸散至下方的界面區(qū)310。貫穿硅介層物311連接于一導(dǎo)熱介面312，其可導(dǎo)熱地連接于位于如前述的印刷電路板的基板上的一或多個(gè)熱構(gòu)件。導(dǎo)熱界面312通過(guò)貫穿硅介層物311而導(dǎo)熱地連接于封裝基板302，并延伸至貫穿硅介層物311之上。于部分實(shí)施例中，所有貫穿硅介層物之間為一襯層介電層313所絕緣。于部分實(shí)施例中，貫穿硅介層物308、309與311為如鎢、鋁或銅的導(dǎo)電材料所填入。于部分實(shí)施例中， 于沉積導(dǎo)電材料之前，貫穿硅介層物為一阻障層和/或一粘著促進(jìn)層(未顯示)所襯覆。上述阻障層和/或粘著促進(jìn)層的沉積依據(jù)填入于貫穿硅介層物內(nèi)的導(dǎo)電材料而應(yīng)用。于部分實(shí)施例中，阻障層和/或粘著促進(jìn)層包括Ti、TiN、Ta、TaN或上述膜層的組合。于如圖3A與圖;3B所示的實(shí)施例中，N接觸物305電性連接于貫穿硅介層物309， 而貫穿硅介層物309實(shí)體地與導(dǎo)熱的貫穿硅介層物311相分隔。于部分實(shí)施例中，導(dǎo)熱的貫穿硅介層物311也可作為導(dǎo)電的貫穿硅介層物而可不需要使用與的相分隔的貫穿硅介層物309。圖3C顯示了依據(jù)本發(fā)明的一實(shí)施例的一發(fā)光裝置的封裝物350的剖面情形，在此連結(jié)N接觸物的導(dǎo)電的貫穿硅介層物與導(dǎo)熱的貫穿硅介層物經(jīng)過(guò)結(jié)合。如圖3C所示，N接觸物305與介面區(qū)310相重迭并成為一區(qū)域310’，其提供了與位于如前述印刷電路板(未顯示)的基板上的其他元件的電性連接與導(dǎo)熱連接。圖3B內(nèi)所示的貫穿硅介層物309可不存在。貫穿硅介層物311’具有導(dǎo)電連接與熱傳導(dǎo)等功能。于圖3A與圖;3B中，由發(fā)光裝置芯片301所產(chǎn)生的熱也通過(guò)相似于導(dǎo)電的連接貫穿硅介層物308與309的貫穿硅介層物311而散熱。由于貫穿硅介層物311與貫穿硅介層物308與309具有相同深度，因而可簡(jiǎn)化工藝。僅需要單一的介層物(或插拴)圖案化以及單一的介層物(或插拴)蝕刻。如前所述，為了形成良好的介層物(或插拴或溝槽)，便需要解決微負(fù)載相關(guān)的問(wèn)題。為了降低微負(fù)載效應(yīng)，于部分實(shí)施例中，用于散熱的貫穿硅介層物311可具有極相似于導(dǎo)電的貫穿硅介層物308與309的尺寸與形狀。圖3D內(nèi)(a)-(g) 顯示了依據(jù)本發(fā)明的實(shí)施例的貫穿硅介層物的剖面的多種形狀。如圖3D內(nèi)(a)-(g)內(nèi)所示，其形狀可為一圓形(a)、一橢圓形(b)、一正方形(C)、一長(zhǎng)方形(d)、一三角形(e)、一六邊形(f)、或一八邊形(g)等。借由使得導(dǎo)電的貫穿硅介層物具有極相似于熱貫穿硅介層物的形狀與尺寸，于蝕刻時(shí)以及于蝕刻之后，兩種介層物(導(dǎo)電與導(dǎo)熱)的深寬比可維持于相同范圍，以避免其中一種介層物具有高于或低于另一種介層物的深寬比。此外，于依據(jù)本發(fā)明之部分實(shí)施例中，導(dǎo)熱與導(dǎo)電的介層物的密度處于相同范圍內(nèi)。圖3A與圖;3B顯示了導(dǎo)熱介層物311與導(dǎo)電介層物308與309依照相同圖案以及具有相同密度的設(shè)置情形。如此的設(shè)置情形可降低此兩種介層物間的微負(fù)載效應(yīng)，進(jìn)而使得工藝最佳化較為容易。圖3A與圖;3B內(nèi)僅顯示了如何設(shè)置此些介層物的一范例。其也可能有其他的設(shè)置范例。第4A圖顯示了依據(jù)本發(fā)明一實(shí)施例中，位于不同行的導(dǎo)熱與導(dǎo)電的介層物間的硅貫穿介層物處于交錯(cuò)設(shè)置的情形。舉例來(lái)說(shuō)，位于行401與405內(nèi)的導(dǎo)電介層物分別與位于行402與406內(nèi)的導(dǎo)電介層物為交錯(cuò)。位于行403內(nèi)的導(dǎo)熱介層物與行404內(nèi)的導(dǎo)熱介層物交錯(cuò)。圖4B顯示了依據(jù)本發(fā)明的一實(shí)施例中，導(dǎo)電的貫穿硅介層物407與408 的行按照導(dǎo)熱介層物的相同長(zhǎng)度”L”而延伸情形。圖4C顯示了依據(jù)本發(fā)明的一實(shí)施例的導(dǎo)電的貫穿硅介層物410與411依照單一行的設(shè)置情形。為了使得導(dǎo)電的貫穿硅介層物410 與411的圖案密度具有接近于導(dǎo)熱的貫穿硅介層物412的圖案密度，相較于其他前述的設(shè)置情形(如圖3A-圖3C與圖4A-圖4B所示的導(dǎo)熱的貫穿硅介層物)，導(dǎo)熱的貫穿硅介層物 405(在此顯示為導(dǎo)熱的貫穿硅介層物412)于行間更遠(yuǎn)地分隔。可針對(duì)導(dǎo)電與導(dǎo)熱的貫穿硅介層物的布局施行不同修改，以增加此兩種形態(tài)介層物(導(dǎo)熱與導(dǎo)電的介層物)間的圖案與圖案密度間的相似情形。圖5A顯示了依據(jù)本發(fā)明的一實(shí)施例的貫穿硅介層物的設(shè)置情形。貫穿硅介層物 501的半徑為” r”，而兩相鄰的貫穿硅介層物間的距離為” 2r”(或者為貫穿硅介層物的直徑)。于圖5A內(nèi)的貫穿硅介層物的圖案密度約為20% (或者更精確的來(lái)說(shuō)為19.6%)。圖5B顯示了依據(jù)本發(fā)明的一實(shí)施例的貫穿硅介層物的另一設(shè)置情形。貫穿硅介層物具有正方形形狀以及具有一寬度” D”，介于兩相鄰的貫穿硅介層物間之間距也為” D”。于圖5B中的貫穿硅介層物的圖案密度為25%。于部分實(shí)施例中，圖案密度以為貫穿硅介層物所占據(jù)的區(qū)域除以貫穿硅介層物所在區(qū)域而計(jì)算得到，而非整個(gè)基板的表面區(qū)域。舉例來(lái)說(shuō)，如圖 4A內(nèi)熱介層物的圖案密度計(jì)算為將于行403與404內(nèi)的導(dǎo)熱介層物的剖面區(qū)域除以區(qū)域 420 (虛線表示)，而非除以整個(gè)區(qū)域430 (L型區(qū)域)。于部分實(shí)施例中，貫穿硅介層物密度介于約0. 1^-70 ^于部分實(shí)施例中，貫穿硅介層物密度介于約25-60%。由于導(dǎo)熱的貫穿硅介層物的數(shù)量可能多于導(dǎo)電的貫穿硅介層物的數(shù)量，顯示于圖 3A-圖3C內(nèi)以及于圖4A-圖4C內(nèi)圖案范例的導(dǎo)電的貫穿硅介層物可能較導(dǎo)熱的貫穿硅介層物容易受到邊際效應(yīng)(edge effect)的影響。在此描述的邊際效應(yīng)指位于貫穿硅介層物圖案邊緣的貫穿硅介層物且可稱的為”圖案邊緣效應(yīng)”。舉例來(lái)說(shuō)，基于邊緣效應(yīng)，圖4B內(nèi)導(dǎo)電的貫穿硅介層物407相較于相同圖式中的導(dǎo)熱的貫穿硅介層物415受到較多影響。位于圖案邊緣的如貫穿硅介層物407的貫穿硅介層物的有效圖案密度，可低于遠(yuǎn)離圖案邊緣的如貫穿硅介層物415的貫穿硅介層物的有效圖案密度。于部分實(shí)施例中，導(dǎo)電介層物(或具有較小總數(shù)量一組介層物)的圖案密度(經(jīng)計(jì)算得到)高出導(dǎo)熱介層物的圖案密度(或一組介層物具有較多總數(shù)量)約0. 1-5%。于部分實(shí)施例中，導(dǎo)熱介層物的圖案密度與導(dǎo)電介層物的圖案密度間的差異約介于0% (即相同圖案密度)至10%。于部分實(shí)施例中，導(dǎo)熱介層物的圖案密度與導(dǎo)電介層物的圖案密度的差異介于約0%至2%。于另一實(shí)施例中，導(dǎo)熱介層物的圖案密度與導(dǎo)電介層物的圖案密度的差異介于約0%至5%。圖案密度的差異起因于貫穿硅介層物的形狀、尺寸或設(shè)置情形的差異。導(dǎo)熱介層物的圖案密度可高于或低于導(dǎo)電介層物的圖案密度。如前所述，部分熱導(dǎo)電介層物扮演了雙重角色并也作為導(dǎo)電介層物的功用。于前述關(guān)于貫穿硅介層物密度的描述中，導(dǎo)熱介層物也稱之為具有導(dǎo)熱介層物功能的介層物， 如介層物311、409與415。然而，如此的導(dǎo)熱介層物也具有成為如圖3C內(nèi)的介層物311的導(dǎo)電介層物。相反地，如前所述用于圖案密度的導(dǎo)電介層物是指僅作為導(dǎo)電介層物用的介層物，如介層物308、309、407與408?；趫D案邊緣效應(yīng)的問(wèn)題，于部分實(shí)施例中較佳地需使用具有較小直徑(或?qū)挾?的更多貫穿硅介層物，以降低圖案邊緣效應(yīng)。此外，對(duì)于較大的貫穿硅介層物，貫穿硅介層物將需要更久的金屬填入時(shí)間。然而，當(dāng)貫穿硅介層物的尺寸太小時(shí)，貫穿硅介層物的深寬比為更高，如此會(huì)大幅地降低蝕刻率。圖6為一圖表，顯示了依據(jù)本發(fā)明的部分實(shí)施例的貫穿硅介層物蝕刻時(shí)間與溝填時(shí)間間的函數(shù)關(guān)系。曲線601顯示了隨著介層物尺寸的增加介層物(或貫穿硅介層物)的蝕刻時(shí)間減少，而曲線602顯示了隨著介層物尺寸增加而介層物金屬回填時(shí)間的增加。最佳化的介層物尺寸不能太大也不能太小。于部分實(shí)施例中， 此直徑介于約5-50微米。于部分實(shí)施例中，介層物的直徑約介于15-40微米。圖7顯示了依據(jù)本發(fā)明的一實(shí)施例的于一基板內(nèi)的圖案化與蝕刻貫穿硅介層物的一工藝流程700。于操作701中，準(zhǔn)備具有位于光掩模上的貫穿硅介層物開(kāi)口的圖案的一光掩模。貫穿硅介層物分成至少兩個(gè)不同組，例如導(dǎo)熱的貫穿硅介層物與導(dǎo)電的貫穿硅介層物。于部分實(shí)施例中，此些貫穿硅介層物用于電性連接和/或散熱如發(fā)光裝置芯片的一半導(dǎo)體芯片。也可使用制造流程700以于其他種類芯片(非發(fā)光裝置芯片)內(nèi)形成貫穿硅介層物。于部分實(shí)施例中，導(dǎo)熱的貫穿硅介層物也提供了電性連接。用于熱傳導(dǎo)與導(dǎo)電的貫穿硅介層物設(shè)計(jì)為具有相同剖面區(qū)域。于部分實(shí)施例中，于具有不同功能的貫穿硅介層物的剖面區(qū)域間的最大差值約于10%以內(nèi)。于部分實(shí)施例中，所有貫穿硅介層物具有相同形狀。于其他實(shí)施例中，貫穿硅介層物具有不同形狀。如前所述，所有貫穿硅介層物的剖面區(qū)域的接近程度使得所有的貫穿硅介層物具有大體相同的深寬比。于操作703中，于基板上沉積一抗蝕劑層。于部分實(shí)施例中，可早于抗蝕劑層沉積之前于選擇性的一操作702中沉積一介電層于基板之上。此介電層用于保護(hù)基板的表面免于受到抗蝕劑的污染或于介層物蝕刻工藝中受到毀損。此介電層可為一假膜層，且需于介層物蝕刻之后移除之。于部分實(shí)施例中，上述抗蝕劑層為公知抗蝕劑材料所形成，其為液態(tài)且可借由旋轉(zhuǎn)涂布工藝而沉積。于其他實(shí)施例中，抗蝕劑層的材料由干膜層抗蝕劑(dry film resist, DFR)所形成，其也借由微影工藝(即光線曝光)而圖案化。干膜層抗蝕劑可為正型或負(fù)型抗蝕劑。可使用干膜層抗蝕劑以形成用于電路版的銅電鍍的圖案。干膜層抗蝕劑的范例為 MP112，其TOK有限公司(日本)所制造。干膜層抗蝕劑可層迭于一基板之上。使用干膜層抗蝕劑較使用濕旋轉(zhuǎn)涂布抗蝕劑的優(yōu)點(diǎn)在于干膜層抗蝕劑僅層迭于基板表面上。相反地， 旋轉(zhuǎn)涂布的濕抗蝕劑會(huì)流進(jìn)去介層物開(kāi)口內(nèi)。由于貫穿硅介層物(或溝槽)的開(kāi)口通常為深，例如介于約20-300微米深，填入于其內(nèi)濕抗蝕劑不容易完全移除而不利于銅適當(dāng)?shù)仉婂冇陂_(kāi)口的側(cè)壁與底部之上。于沉積抗蝕劑層于基板上后，依據(jù)本發(fā)明的一實(shí)施例，操作704中采用操作701所提供的光掩模以圖案化抗蝕劑層。如前所述，為了降低微負(fù)載，位于光掩模上的介層物開(kāi)口采用具有相對(duì)接近的形狀與尺寸而設(shè)置，以及于如導(dǎo)熱介層物(也可作為導(dǎo)電介層物)與導(dǎo)電介層物(僅作為導(dǎo)電介層物之用而不會(huì)位于半導(dǎo)體芯片之下)等不同群組的介層物間具有也幾乎接近的圖案與圖案密度。于部分實(shí)施例中，于同一芯片中介層物的尺寸、形狀、 與圖案密度為相同的。于部分實(shí)施例中，于具有較少數(shù)量的介層物族群的介層物密度稍高出具有較多數(shù)量的介層物族群的介層物密度約0. 至約5%。于抗蝕劑圖案化后，依據(jù)本發(fā)明的一實(shí)施例，接著于操作705中借由一干硅蝕刻工藝以蝕刻基板，借以形成貫穿硅介層物。借由介層物尺寸、形狀、圖案與圖案密度的最佳化設(shè)計(jì)，可大幅地降低貫穿硅介層物的微負(fù)載效應(yīng)。于部分實(shí)施例中，介層物的深度介于約 20微米至約300微米。于其他實(shí)施例中，介層物的深度介于約50微米至約200微米。于蝕刻貫穿硅介層物之后，可依序進(jìn)行其他基板工藝以完成基板的制備。后續(xù)工藝的范例可包括抗蝕劑移除、清潔、介電層沉積、金屬沉積、基板后側(cè)研磨以露出貫穿硅介層物等，但并不以上述工藝限制本發(fā)明。對(duì)于具有貫穿硅介層物的一基板的結(jié)構(gòu)與制備方法的詳細(xì)范例已于2010年4月5日申請(qǐng)的美國(guó)專利臨時(shí)申請(qǐng)案第61/320819號(hào)，標(biāo)題為，，Novel Semiconductor Package With Through Silicon Vias” 中描述，故以提及方式將的并入于本文中。前述的圖案(或布局)與圖案密度提供了可于蝕刻后具有較少微負(fù)載效應(yīng)以及具有良好的芯片內(nèi)均勻度的貫穿硅介層物的布局。用于不同組的貫穿硅介層物(或?qū)嶓w上分隔的族群或具有不同功能的族群)的貫穿硅介層物間的圖案與圖案密度需相當(dāng)?shù)亟咏?。不同組的貫穿硅介層物(或?qū)嶓w上分隔的族群或具有不同功能的族群)的貫穿硅介層物需具有相對(duì)接近的形狀、尺寸與深度以使得所有的貫穿硅介層物處于一控制(與最佳)范圍內(nèi)。 貫穿硅介層物的尺寸與深度需小心的選擇以最佳化蝕刻時(shí)間與金屬溝填時(shí)間。于一實(shí)施例中，本發(fā)明提供了一種發(fā)光裝置芯片封裝物。此發(fā)光裝置芯片封裝物包括了該發(fā)光裝置芯片以及一支撐結(jié)構(gòu)。該發(fā)光裝置芯片設(shè)置于該支撐結(jié)構(gòu)之上。且該支撐結(jié)構(gòu)具有用于提供該發(fā)光元件芯片的電性連結(jié)的一第一組貫穿硅介層物以及用于提供該發(fā)光元件芯片散熱的一第二組貫穿硅介層物。該第一組貫穿硅介層物依照一第一圖案密度的一第一圖案而設(shè)置。該第二組貫穿硅介層物依照一第二圖案密度的一第二圖案設(shè)置。 其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有一相同深度。于另一實(shí)施例中，本發(fā)明提供了一種用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法。 上述方法包括準(zhǔn)備用于圖案化多個(gè)貫穿硅介層物的一光掩模。所述多個(gè)貫穿硅介層物分成至少一第一組與一第二組。該第一組的貫穿硅介層物提供了與發(fā)光裝置芯片的電性連接。 該第二組貫穿硅介層物提供了發(fā)光裝置芯片的散熱。該第一組貫穿硅介層物依照一第一圖案密度的一第一圖案而設(shè)置。該第二組貫穿硅介層物依照一第二圖案密度的一第二圖案設(shè)置。而該第一圖案密度與該第二圖案密度間的差值具有為0%-5%。上述方法也包括沉積一抗蝕劑層于作為該支撐結(jié)構(gòu)的一基板之上。上述方法還包括采用該光掩模以圖案化位于該基板上的該抗蝕劑層。上述方法還包括借由用于硅的一深反應(yīng)性離子蝕刻工藝以于圖案化該抗蝕劑層后蝕刻該基板。雖然本發(fā)明已以優(yōu)選實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種發(fā)光裝置芯片封裝物，包括該發(fā)光裝置芯片；以及一支撐結(jié)構(gòu)，其中該發(fā)光裝置芯片設(shè)置于該支撐結(jié)構(gòu)之上，且其中該支撐結(jié)構(gòu)具有用于提供該發(fā)光元件芯片的電性連結(jié)的一第一組貫穿硅介層物以及用于提供該發(fā)光元件芯片散熱的一第二組貫穿硅介層物，其中該第一組貫穿硅介層物依照一第一圖案密度的一第一圖案而設(shè)置為，而該第二組貫穿硅介層物依照一第二圖案密度的一第二圖案設(shè)置，而其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有一相同深度。
2.如權(quán)利要求1所述的發(fā)光裝置芯片封裝物，其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有相同形狀、相同尺寸與相同深寬比。
3.如權(quán)利要求1所述的發(fā)光裝置芯片封裝物，其中該第一組貫穿硅介層物的該第一圖案相同于該第二組貫穿硅介層物的該第二圖案，而該第一組貫穿硅介層物的該第一圖案密度相同于該第二組貫穿硅介層物的該第二圖案密度。
4.如權(quán)利要求1所述的發(fā)光裝置芯片封裝物，其中該第一圖案密度與該第二圖案密度間具有介于0. 1-5%的絕對(duì)值的一差值。
5.如權(quán)利要求4所述的發(fā)光裝置芯片封裝物，其中該第一圖案密度高于該第二圖案密度，以降低該第一組貫穿硅介層物的邊緣效應(yīng)。
6.一種用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法，包括準(zhǔn)備用于圖案化多個(gè)貫穿硅介層物的一光掩模，其中所述多個(gè)貫穿硅介層物分成至少一第一組與一第二組，而其中該第一組的貫穿硅介層物提供了與發(fā)光裝置芯片的電性連接，而該第二組貫穿硅介層物提供了發(fā)光裝置芯片的散熱，該第一組貫穿硅介層物與該第二組貫穿硅介層物的深度介于15-40微米，而該第一圖案密度與該第二圖案密度間的差值具有為0. 1-5%的一絕對(duì)值；沉積一抗蝕劑層于作為該支撐結(jié)構(gòu)的一基板之上；采用該光掩模以圖案化位于該基板上的該抗蝕劑層；以及借由用于硅的一深反應(yīng)性離子蝕刻工藝以于圖案化該抗蝕劑層后蝕刻該基板。
7.如權(quán)利要求6所述的用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法，還包括早于沉積該抗蝕劑層之前，沉積一犧牲介電層于該基板之上。
8.如權(quán)利要求6所述的用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法，其中該用于硅的深反應(yīng)性離子蝕刻工藝采用了 SF6做為反應(yīng)氣體。
9.如權(quán)利要求6所述的用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法，其中該抗蝕劑層為一干膜抗蝕劑，而其中該干膜抗蝕劑保護(hù)了所述多個(gè)貫穿硅介層物的側(cè)壁免于受到一濕抗蝕劑的污染。
10.如權(quán)利要求6所述的用于發(fā)光裝置芯片的支撐結(jié)構(gòu)的形成方法，其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有相同形狀、相同尺寸與相同深寬比，借以改善芯片內(nèi)的蝕刻均勻度。
全文摘要
本發(fā)明提供一種發(fā)光裝置芯片封裝物及支撐結(jié)構(gòu)的形成方法，該發(fā)光裝置芯片封裝物包括發(fā)光裝置芯片；以及支撐結(jié)構(gòu)，其中該發(fā)光裝置芯片設(shè)置于該支撐結(jié)構(gòu)之上，且其中該支撐結(jié)構(gòu)具有用于提供該發(fā)光元件芯片的電性連結(jié)的一第一組貫穿硅介層物以及用于提供該發(fā)光元件芯片散熱的一第二組貫穿硅介層物，其中該第一組貫穿硅介層物依照一第一圖案密度的一第一圖案而設(shè)置為，而該第二組貫穿硅介層物依照一第二圖案密度的一第二圖案設(shè)置，而其中該第一組貫穿硅介層物與該第二組貫穿硅介層物具有一相同深度。于本發(fā)明中描述的圖案(或布局)與圖案密度提供了可于蝕刻后具有較少微負(fù)載效應(yīng)以及具有良好的芯片內(nèi)均勻度的貫穿硅介層物的布局。
文檔編號(hào)H01L23/34GK102315193SQ20111002702
公開(kāi)日2012年1月11日 申請(qǐng)日期2011年1月21日 優(yōu)先權(quán)日2010年7月8日
發(fā)明者余振華, 張宏賓 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司