專利名稱：GaN襯底和半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，其包括發(fā)光二極管、電子器件以及半導體傳感器，并且涉 及到制造該半導體器件的方法；特別地，本發(fā)明涉及一種結合了降低位錯密度的GaN襯底 的半導體器件，及這種器件的制造方法。
背景技術：
對采用半導體器件如發(fā)光二極管、電子器件以及半導體傳感器改進各種GaN襯底 或者III族氮化物襯底中特性的設計需要襯底的低位錯密度。已經提出怎樣制造低位錯密度的這種III族襯底的實例包括以下內容。 X. Xu 等人在 Journal of Crystal Growth 246(2002)第 223-2 頁的 “Growth and Characterization of Low Defect GaN by Hydride VaporPhase Epitaxy，，(以下禾爾作 “非專利文獻1”)中報道了，通過增加生長晶體的厚度來降低位錯密度，并且，例如，在不同 于GaN的化學組合物的異種襯底上生長GaN晶體至Imm或更大的厚度來降低位錯密度至 IXlO6CnT2或更少的等級。同時，A. Usui 等人在 Japanese Journal of Applied Physics 第 36 卷(1997) % L899-L902 M W "Thick GaN Epitaxial Growth with LowDislocation Density by Hydride Vapor Phase Epitaxy” (以下稱作“非專利文獻2”)報道了 在將GaN晶體生長 到異種襯底上時，通過形成具有孔徑的掩模層來產生刻面使得可以控制其中位錯擴展的取 向，并且由此降低了 GaN晶體位錯密度。不過，盡管位錯密度事實上被降低至約lX106cm_2，但是由非專利文獻1或非專利 文獻2的生長方法生長的GaN晶體和由該晶體獲得的GaN襯底被證實由位錯以外的嚴重缺 陷所困擾。用堿蝕刻GaN襯底來使其保持有凹坑，從而容易檢測缺陷。特別是，當于50°C在 KOH水溶液中蝕刻GaN襯底的鏡面拋光(0001) Ga面幾十分鐘時，存在缺陷的區(qū)域被蝕刻至 幾個μ m的深度，形成凹坑。而且，用熔融的Κ0Η、熔融的NaOH熔料或者熔融的KOH/NaOH混 合物蝕刻GaN襯底的鏡面(0001)( 面，大致以六角柱形在( 面形成凹坑，以N面為側壁。GaN是一種在W001]方向上具有極性的晶體，并且GaN晶體的特性在于其(0001)
( 面不容易用堿蝕亥Ij，而其(0001) N面容易被堿蝕刻。根據這個觀點，明顯的是，上述的
GaN晶體和GaN襯底具有極性不同的兩種類型的域。該兩種域被限定為主域(矩陣)和反 向域，該主域是多數，為GaN晶體和GaN襯底的極性確定域，該反向域是其中W001]方向上 的極性關于矩陣反向的域。這意味著，在作為GaN襯底主面的(0001)GA面上，顯示矩陣的
(0001)( 面以及反向域的(ΟΟΟ ) N面。因此，當蝕刻作為GaN晶體主面的(0001)GA面
時，反向域比矩陣更多地被蝕刻，以便由反向域形成近似六角柱形的凹坑。換句話說，六角柱形凹坑是在反向域中產生的凹坑。同時，沿著GaN襯底的主面，在位錯中產生的凹坑不是在50°C的KOH溶液中蝕刻 GaN襯底幾十分鐘的結果，而是用熔化的KOH/NaOH混合物蝕刻的結果。又由于其是具有脊 線的六棱錐形式，因此從位錯產生的凹坑容易與在反向域中產生的凹坑區(qū)分開。應注意，除 了通過上述蝕刻之外，也可以通過陰極發(fā)光(CL)或者通過在熒光顯微鏡下的觀察，將主和 反向域容易相互區(qū)分開，這是由于兩個域的光度明顯不同。在其中于異種襯底上生長GaN晶體的實施方案中，一般將低溫緩沖層形成于異種 襯底上，正如在非專利文獻1和2中的情況，但是，在插入有低溫緩沖層的異種襯底上由此 來生長GaN晶體的過程中，不可避免地形成反向域。這意味著通常的GaN晶體將含有反向 域。

發(fā)明內容
因此，本發(fā)明的目的是，解決上述的問題，實現可用的半導體器件制造方法，從而 評估反向域的存在和尺寸對于通過在典型的GaN晶體襯底上形成多個半導體層所制造的 半導體器件特性的影響，致使能夠以高成品率制造具有優(yōu)異特性的半導體器件。本發(fā)明的一個方面是一種半導體器件制造方法，包括制備GaN襯底的步驟，該 GaN襯底具有反向域聚集面積StCm2與GaN襯底主面的總共面積km2的比率St/S，該比率 不大于0.5，在沿著作為GaN襯底主面的(0001)( 面的反向域的密度為Dcm_2，其中在與
方向上極性相關于矩陣反向的情況下的所述反向域的主表面的面積為Iym2或更 大；以及在GaN襯底主面上生長至少單層半導體層的步驟，以形成其中半導體器件主面表 面積S。和反向域密度D的乘積S。XD小于2. 3的半導體器件。而且，在包括本發(fā)明的半導體器件制造方法中，比率St/S可以為0. 2或更小并且 乘積S。XD小于0. 7。此夕卜，比率St/S可以為0.05或更小，且乘積ScXD小于0. 1。更進一 步地，GaN襯底主面的面積可以為IOcm2或更大。GaN襯底也能通過氣相技術制造。在此， 在氣相技術當中，可利用混合氣相外延(HVPE)。在另一方面中，本發(fā)明是一種通過上述制造方法制造的半導體器件。根據本發(fā)明，可獲得半導體器件制造方法，通過該方法可以以高的成品率制造具 有優(yōu)異特性的半導體器件。根據以下詳細描述結合附圖，本發(fā)明前述和其他的方面、特性、方面以及優(yōu)點對于 本領域技術人員很容易理解。


圖IA是在表示包括本發(fā)明的半導體器件制造方法中GaN襯底制備步驟的示意圖 中，示出GaN襯底輪廓的上表面視圖；圖IB是在表示包括本發(fā)明的半導體器件制造方法中GaN襯底制備步驟的示意圖 中，沿著圖IA中的線IB-IB取得的從箭頭的方向上看的輪廓截面圖；圖2A是在表示包括本發(fā)明的半導體器件制造方法中半導體層生長步驟的示意圖 中，示出半導體晶片輪廓的上表面視圖；圖2B是在表示包括本發(fā)明的半導體器件制造方法中半導體層生長步驟的示意圖中，沿著圖2A中的線IIB-IIB取得的從箭頭的方向上看的輪廓截面圖；圖3A是在表示包括本發(fā)明的半導體器件制造方法中半導體器件形成步驟的示意 圖中，示出半導體晶片輪廓的上表面視圖；圖;3B是在表示包括本發(fā)明的半導體器件制造方法中半導體器件形成步驟的示意 圖中，沿著圖3A中的線IIIB-IIIB取得的從箭頭的方向上看的輪廓截面圖；圖4是示出包括本發(fā)明的半導體器件的一個實施例的輪廓截面圖；圖5是表示在半導體器件GaN中存在的反向極性層和器件反向擊穿電壓之間關系 的圖；和圖6是表示沿著半導體器件GaN襯底主面的反向域表面積和半導體器件特性之間 關系的圖。
具體實施例方式實施模式1參考圖1至圖3，包括本發(fā)明的半導體器件制造方法的一個實施模式包括制備 GaN襯底10的步驟，該GaN襯底具有反向域IOt聚集面積Stcm2與GaN襯底10主面IOm的 總表面面積Scm2的比率St/S，該比率不大于0. 5，沿著作為GaN襯底10主面IOm的(0001) Ga面的反向域IOt的密度為Dcm_2，其中在W001]方向上的極性相關于矩陣IOs反向的情 況下的所述反向域的表面面積為Iym2或更大(圖1)；以及在GaN襯底10的主面IOm上生 長至少單層半導體層20以形成半導體器件40的步驟，其中半導體器件的主面40m的面積 Sc和反向域IOt的密度D的乘積ScXD小于2. 3(圖2和3)。包括這些步驟可以提供由此以高成品率制造具有優(yōu)異特性的半導體器件的半導 體器件制造方法。以下，詳細說明這些特征。首先，研究在半導體器件中的GaN襯底所具有的反向域的存在和半導體器件特性 之間的關系。參考圖4，作為半導體層20，在400 μ m厚的η型GaN襯底(GaN襯底10)上形 成0. 6 μ m厚的η+型GaN層22、7 μ m厚的η型GaN層M (電子濃度為3X 1016cm_3)和0. 5 μ m 厚的P型GaN層沈(Mg原子濃度為7 X 1017cm_3)，其中包括反向域的位錯。(在襯底主面上 的反向域密度為20cm_2，且反向域的表面積為1至10，000 μ m2)。作為半導體器件主面40m 的pn結由此形成于η型GaN層M和ρ型GaN層沈之間。接下來，將用作ρ側電極32的 Ni/Au疊層電極形成于ρ型GaN襯底沈之上，且將用作η側電極34的Ti/Al疊層電極形成 于η型GaN襯底(GaN襯底10)的背面?zhèn)菼On (主面IOm的相對側)之上，以制造半導體器 件40，其主面40m具有Icm2的表面積。關于所制造的半導體器件40，參考圖5，研究在GaN襯底10之內的所述反向極性 層的存在與反向擊穿電壓之間的關系。在此，“反向擊穿電壓”是指當將電壓以反向方向施 加到半導體器件時(由此施加的電壓稱作反向施加電壓)使得半導體器件被毀壞并且泄漏 電流密度快速增加時的電壓。圖5中，水平軸表示反向施加電壓(V)，且垂直軸表示泄漏電 流密度(A/cm2)。如圖5中所示，在半導體器件中，與GaN襯底不具有反向域的組B中的半導體器件 相比，在GaN襯底具有反向域的組A中，反向擊穿電壓明顯降低。根據這些結果，很明顯，在 GaN襯底中具有沿著主面的表面積為1至10，000 μ m2的反向域的半導體器件的特性被明顯損害了。接下來，參考圖6，研究在半導體器件中沿著GaN襯底主面的反向域的表面積和半 導體器件特性之間的關系。圖6中，水平軸表示沿著(iaN襯底主面的反向域表面積(單位 μ m2)，垂直軸表示泄漏電流密度(A/cm2)，點劃線E表示GaN襯底不具有反向域的半導體器 件中的平均泄漏電流密度，以及雙點劃線F表示滿標泄漏電流密度。在此，反向施加電壓為 IOOV0如圖6中所示，在反向域沿著GaN襯底主面的表面積增加到1 μ m2或更高時，半導 體器件中的泄漏電流密度逐漸地上升，且當所述面積增加到5 μ m2或更高時，泄漏電流密度 急劇上升?？赡艿脑蛟谟谠诎雽w層(未示出)中將反向域面積保持在5 μ m2以下的 情況下，在GaN襯底主面上外延生長半導體層時，在反向域上生長的低生長率域由在半導 體層中主域上生長的高生長率域掩埋(未示出)，并且由此，反向域不導通至半導體器件的 工作部分(如，ρη結)。圖5和6的結果示出沿著半導體主面的表面積為1 μ m2或更大的反向域的存在會 不利地影響半導體器件特性。因此，注意力集中到沿著半導體器件主面的表面積為1 μ m2或 更大的反向域，將進行以下研究。參考圖3，沿著GaN襯底主面IOm的表面積為1 μ m2或更大的反向域的密度D (單 位cm_2)和半導體器件40的主面40m的面積S。之間的關系被描述如下。即，當乘積SeXD 為2. 3時，在于GaN襯底10的主面IOm上形成的任何半導體器件40的主面40m之中不存 在反向域的可能性(換句話說，制造具有合格物理特性的半導體器件(產品)的成品率) 為10%，在乘積SeXD為0.7時所述的可能性為50%，以及當乘積SeXD為0. 1時所述的可 能性為90%，其中概率依賴于半導體器件40的主面40m的面積S。cm2與沿著GaN襯底10主 面IOm的反向域IOt的密度DcnT2的乘積。在此，根據工業(yè)應用的觀點，成品率比率應當超 過10%。因此乘積S。XD必要地是2. 3，優(yōu)選地為小于0. 7，更優(yōu)選地為小于0. 1。對于乘積SeXD的上述條件要考慮的僅是沿著GaN襯底主面的反向域的密度，而 不考慮其面積。更精確的是，在其中每個反向域的表面積很小的情況中，半導體器件成品率 可通過與乘積S。XD有關的條件單獨控制，但是在每個反向域的表面積很大的情況下，必須 包括反向域表面積的評估。在此，表面積的差異抑制了對反向域的表面積的單獨地指定。因此，在對GaN襯底主面上形成的任何半導體器件的主面中不存在反向域的可能 性(換句話說，制造具有合格物理特性的半導體器件的成品率)進行的計算中，參考圖1，將 GaN襯底主面的總共面積S (單位cm2)和沿著GaN襯底主面的反向域IOt的聚集面積St (單 位cm2)之間的關系納入考慮。S卩，不存在反向域的概率取決于反向域的聚集面積StCm2和 GaN襯底主面的總面積km2的比率而變化，比率St/S越大，概率越低，且比率St/S越小，概 率越高。在對不存在反向域的可能性的計算中，使得當乘積S。XD為2. 3時概率為10%就 需要使比率St/S為0. 5或更小，使得當乘積S。XD為0. 7時概率為50%就需要使比率St/S 為0. 2或更小，使得當乘積SeXD為0. 1時將概率升高至90%就需要降低比率St/S至0. 05 或更小。因此，比率St/S必要地為0. 5或更小，優(yōu)選地為0. 2或更小，更優(yōu)選地為0. 05或更小。以下，具體地，描述該實施例的半導體器件制造方法，基于圖1至圖3。作為參考，圖1和圖2中，交替的長和兩個短的虛線表示用于將圖3中半導體晶片30芯片分割成芯片。首先，參考圖1，制備其主面IOm為(0001)( 面的GaN襯底10 (制備GaN襯底的 步驟)。在GaN襯底10中，反向域IOt的密度為Dcm_2，其中在W001]方向上的極性相關 于GaN襯底10的主面IOs為反向的情況下的沿著GaN襯底10的主面IOm的面積范圍為 1 μ m2。而且，GaN襯底10具有聚集反向域IOt和GaN襯底10的主面IOm的總面積km2的 比率St/S，該比率不大于0. 5。例如，如圖1中所示，反向域IOt包括五個反向域IOt1UOt2, IOt3UOt4和IOt5、其具有不同的面積Stl、St2、St3、St4和Stso反向域IOt的聚集面積St是反 向域 IOt1UOt2UOt3UOt4 和 IOt5 的面積 Stl、St2、St3、St4 和 St5 的總和。由于在GaN襯底中，反向域IOt的聚集面積Stcm2與與GaN襯底10的主面IOm的 總面積km2的比率St/S為0. 5或更小，因此可以提高在襯底上形成半導體器件的成品率。 這里，比率St/S優(yōu)選地為0. 2或更小，而且更優(yōu)選地為0. 1或更小。而且，如以下所述，形成 具有如下情況的主面的半導體器件也可以提高半導體器件成品率，其中，所述主面的面積 對于沿著GaN襯底10的主面IOm的面積為1 μ m2或更大的反向域的密度Dc是理想化的。根據有效制造大量半導體器件的觀點，在GaN襯底10上主面IOm的面積優(yōu)選為 IOcm2或更大。制造如GaN襯底的方法不特別限制，其中制造方法的實例包括HVPE、金屬有機化 學氣相沉積(MOCVD)和分子束外延(MBE)以及其他氣相技術和熔融生長和其他液相技術。 在通過液相技術制造的GaN襯底上不存在可辨別的任何反向域，但從以高生長速率制造大 尺寸晶體的觀點來看，氣相技術是優(yōu)選的，特別更優(yōu)選HVPE。而且，由于通過HVPE制造的 GaN襯底10通常具有反向域，因此本發(fā)明特征在于控制反向域以使得能以高成品率制造具 有優(yōu)異特性的半導體器件。在通過HVPE制造GaN襯底中，用于減少GaN襯底具有的反向域的可能工序如下。 這些工序中，存在一個這樣的工序，其中通過HVPE在GaN基襯底上生長GaN晶體，該GaN 基襯底通過液相技術制造，并且其不具有反向域。然而，該工序中，不能制造大尺寸GaN基 襯底。而且，還有一個工序，其中在GaN基襯底上的反向域中形成掩模層，且之后通過HVPE 生長GaN晶體以用已經側向生長的GaN晶體覆蓋掩模層。然而，該工序中，掩模層不太可能 形成為與GaN基襯底上隨機存在的反向域相對應。因此，有效的是下述工序其中，在作為蝕刻GaN襯底的主面上的反向域的結果而 形成凹坑之后，通過HVPE生長GaN晶體促進了具有低晶體生長速率的反向域在具有高晶體 生長速率的主域中的掩埋，其中所述的GaN襯底通過氣相技術制造且在其主面上具有反向 域。在此，根據促進反向域的掩埋的觀點，在GaN基襯底反向域中凹坑的深度優(yōu)選大于反向 域的寬度(即，當反向域能接近圓周時該近似圓周的尺寸，以及，當所述域成形為帶狀時該 帶的寬度)。在此，蝕刻中，諸如Pt板的蝕刻阻擋材料優(yōu)選被設置在背面?zhèn)?指的是與前面 側相對的側，下同)上，以防止GaN基襯底的背面?zhèn)缺晃g刻。接下來，參考圖2，在GaN襯底10的主面IOm上生長至少單層半導體層20 (生長半 導體層的步驟)，以及參考圖3，形成半導體器件40以使得半導體器件40主面面積S。和反 向域密度D乘積S。XD為2. 3或更小(形成半導體器件的步驟)。通過乘積S。XD為2. 3或更小，優(yōu)選為0. 7或更小，以及更優(yōu)選為0. 1或更小，可
以提高半導體器件成品率。
在此，在圖2中的半導體層成長步驟中，順序地形成n+型GaN層22、n型GaN層M 和P型GaN層沈，作為GaN襯底10主面IOm上的所述的至少單層半導體層20。結果，pn 結形成于η型GaN層M和ρ型GaN層沈之間。接下來，用作ρ側電極32的Ni/Au疊層電 極(Ni層接觸GaN層)形成于ρ型襯底沈之上，以及，用作η側電極34的Ti/Al疊層電極 (Ti層接觸η型GaN襯底)形成于η型GaN襯底(GaN襯底10)的背面?zhèn)菼On (與主面IOm 相對的側)之上，以制造半導體晶片30。而且，在圖3中的半導體器件形成步驟中，ρ側電極32、ρ型GaN層沈和部分η型 6鄉(xiāng)層M沿著芯片切割線41進行臺面蝕刻。隨后，半導體晶片30沿著芯片切割線41被切 割成半導體器件40，其中其主面面積是S。cm2。例如，如圖3中所示，將一個半導體晶片30 分割成10個芯片Cl至C10，以制造10個半導體器件40。在此，在半導體器件40上的主面40m是指用于激活半導體器件功能的主要部分 (功能部分)的主面。該實施例的半導體器件中，Pn結與主面40m對應。盡管所制造的半 導體器件40的主面40m小，但是GaN襯底10所具有的反向域IOt并非如此不利，半導體器 件40的主面40m越大，反向域IOt就越不利。因此。本發(fā)明特別是在制造大尺寸半導體器 件40時是有用的，其中半導體器件的主面40m的面積是Imm2或更大。該實施例模式中，在半導體器件40中GaN襯底10的主面IOm為(0001)( 面的前 提下作出列舉，但是在實踐中，GaN襯底10的主面IOm關于(0001)( 面可具有一稍微定向 失調的角度。實施模式2包括本發(fā)明的半導體器件的另一實施模式是通過實施例是1中的制造方法制造 的半導體器件。在實施模式2的半導體器件中，參考圖4，形成η+型GaN層22、η型GaN層 M和ρ型GaN層沈，作為GaN襯底10上的所述至少單層半導體層20。而且，用作ρ側電極 32的Ni/Au疊層電極形成于ρ型GaN襯底沈上，以及用作η側電極34的Ti/Al疊層電極 形成于η型GaN襯底的背面?zhèn)菼On上。參考圖1至圖4，該實施例的半導體器件是半導體器件40，其中，使用GaN襯底10 來形成的它們的主面40m的面積是S。cm_2，在該GaN襯底10中，沿著為主面IOm的面積為 1 μ m2或更大的情況下的反向域的密度為Dcm_2，主面IOm的總面積為km2，且反向域IOt的 聚集面積為StcnT2。由于比率St/S為0. 5或更小，且乘積S。XD小于2. 3，因此能增強半導 體器件的特性。其中，優(yōu)選地，比率St/S為0. 2或更小，且乘積S。XD小于0. 7，并且更優(yōu)選 地，比率St/S為0. 05或更小，并且乘積ScXD小于0. 1。實施例實施例11.制備GaN襯底作為基襯底，采用GaN襯底，其中直徑為2英寸(50. 8cm)且深度為400μ m的 (OOOl)Ga面是主面。在300°C用KOH和NaOH(質量比1 1)的混合物蝕刻基襯底30分鐘 的結果是，在主面上的反向域中形成352個六邊柱形的凹坑。蝕刻期間，保持Pt板與基襯 底的背面?zhèn)?與前面?zhèn)认鄬Φ膫?緊密接觸，防止蝕刻溶液流入到基襯底的背面?zhèn)戎?。?蝕刻導致的六邊柱形凹坑的寬度為20 μ m至100 μ m (接近圓周的直徑)，且深度為20 μ m至 250 μ m0
在其中已經形成有六邊柱形凹坑的基襯底主面上，通過HVPE生長厚度為IOmm的 GaN晶體層。在此，產生( 源氣體的溫度是850°C，并且GaN晶體生長的溫度是1200°C。試 驗設計的增加特征是使得GaN襯底生長溫度為1000°C或更高，其隨著GaN晶體生長而降低 了反向域。所生長的GaN晶體層被平行于基襯底主面地切片至500 μ m的厚度，以制造10個 GaN襯底，其主面是(0001)( 面。這些襯底從襯底側被限定為Si、S2、S3、S4、S5、S6、S7、 S8、S9和S10。在所有的GaN襯底中，它們的主面直徑為2英寸(5. 08cm)，且它們的主面面 積 S 為 20cm2。在50°C用預定KOH溶液蝕刻所制造的GaN襯底達30分鐘，并且計數在主面上形成 的凹坑數量(對應于反向域)，以計算主面上反向域的密度Dcm_2。與基襯底側更遠距離的 GaN襯底(從晶體的進一步生長部分所制造的襯底)主面上反向域的密度DcnT2可被進一 步降低。在此，對于每個GaN襯底，不測量反向域的精確聚集面積。計算該反向域的聚集面 積Stcm2，使得每一個反向域的面積為0. 196cm2或更少，這是由于每一個反向域的寬度(近 似圓周的直徑)為500 μ m或更少(該面積0. 196cm2或更少)。結果在表中列出。2.半導體層生長參考圖2，GaN襯底10的主面IOm被再次拋光，且之后在已經被再次拋光的主面 10上通過MOCVD形成0. 6 μ m厚的n+型GaN層22、7 μ m厚的η型GaN層M(電子濃度為 3 X IO16Cm3)和0.5 μ m厚的ρ型GaN層洸(Mg原子濃度為7 X IO17Cm3)作為半導體層20。結 果，在η型GaN層M和ρ型GaN層沈之間形成ρη結。之后，通過氣相沉積技術連續(xù)形成 Ni層和Au層，以在ρ型GaN層沈上形成Ni/Au疊層電極，用作ρ側電極32。結果，對于每 個GaN襯底10制造半導體晶片30。3.半導體器件形成參考圖3，在半導體晶片30中，沿著芯片切割線41，對ρ側電極32、ρ型6鄉(xiāng)層沈 和部分η型GaN層M進行臺面蝕刻。隨后，半導體晶片沿著芯片切割線41被切割成10個 芯片Cl至C10，以由晶片30制造10個半導體器件40，其中主面40m(該實施例中的ρη結) 的面積是lcm2。所制造的10個半導體器件經受反向擊穿電壓測試，基于半導體器件是反向 擊穿電壓為500V或更大的產品的前提下評估半導體器件成品率(單位％ )。結果于表中 列出。表
權利要求
1.一種GaN襯底，其具有反向域聚集面積StCm2與GaN襯底主面的總共面積km2的比 率St/S，該比率不大于0.5，在沿著作為所述GaN襯底主面的(0001)( 面上，反向域的密度 為DcnT2，其中在W001]方向上的極性相關于矩陣反向的情況下的所述反向域的表面面積 為1 μ m2或更大。
2.如權利要求1中的GaN襯底，其中，所述比率St/S為0.2或更小。
3.如權利要求1的GaN襯底，其中，所述比率St/S為0.05或更小。
4.如權利要求1的GaN襯底，其中，GaN襯底主面的面積為IOcm2或更大。
5.如權利要求1的GaN襯底，其中，通過氣相技術制造所述GaN襯底。
6.如權利要求5的GaN襯底，其中所述氣相技術是HVPE。
7.一種半導體器件，包括至少單層半導體層，該半導體層生長在根據權利要求1-6中 的任一項所述的GaN襯底的主面上。
8.一種用于構成半導體器件的GaN襯底，其中，所述半導體器件包括所述GaN襯底，該GaN襯底具有反向域聚集面積Stcm2與GaN襯底主面的總共面積km2 的比率St/S，該比率不大于0.5，在沿著作為所述GaN襯底主面的(0001)Ga面上，反向域的 密度為DcnT2，其中在
方向上的極性相關于矩陣反向的情況下的所述反向域的表面 面積為Iym2或更大；以及在所述GaN襯底主面上生長的至少單層半導體層，其中，所述半導體器件主面的面積S。和反向域密度D的乘積S。XD小于2. 3。
9.一種半導體器件，包括根據權利要求8所述的GaN襯底。
全文摘要
本發(fā)明提供一種GaN襯底和半導體器件。該半導體器件能夠以高成品率制造且具有優(yōu)異特性。該半導體器件包括GaN襯底(10)，該GaN襯底具有反向域(10t)聚集面積(Stcm2)與GaN襯底(10)的主面(10m)的總面積(Scm2)的比率St/S，該比率不大于0.5，在沿著作為GaN襯底(10)主面(10m)的(0001)Ga面的反向域(10t)的密度為Dcm-2，其中在
方向上的極性相關于矩陣(10s)反向的情況下的所述反向域的表面面積為1μm2或更大；以及在GaN襯底(10)的主面10m上生長的至少單層半導體層(20)，其中半導體器件(40)的主面40m的面積Sc和反向域(10t)的密度D的乘積Sc×D小于2.3。
文檔編號H01L33/32GK102148141SQ20111000632
公開日2011年8月10日 申請日期2007年11月30日 優(yōu)先權日2006年11月30日
發(fā)明者善積祐介, 木山誠, 櫻田隆, 藤原伸介 申請人:住友電氣工業(yè)株式會社