專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有形成在外部連接端子與內(nèi)部電路區(qū)域之間的ESD保護元件的半 導(dǎo)體裝置，該ESD保護元件用于保護形成在所述內(nèi)部電路區(qū)域中的內(nèi)部元件免受ESD破壞。
背景技術(shù)：
在具有MOS型晶體管的半導(dǎo)體裝置中，作為用于防止來自外部連接用焊盤(PAD) 的靜電對內(nèi)部電路造成破壞的ESD保護元件，已知有所謂的截止晶體管(offtransistor)， 截止晶體管是將N型MOS晶體管的柵極電位固定為地(Vss)而設(shè)置為截止?fàn)顟B(tài)。為了防止內(nèi)部電路元件的ESD破壞，重要之處在于將比例盡量大的靜電脈沖引 入到截止晶體管中而不使其傳播到內(nèi)部電路元件，或者，在使速度快且電壓大的靜電脈沖 變化為速度慢且電壓小的信號后進行傳播。另外，截止晶體管與構(gòu)成其他邏輯電路等內(nèi)部電路的MOS型晶體管不同，需要流 過由臨時引入的大量靜電產(chǎn)生的電流，因此，截止晶體管大多被設(shè)定為幾百微米級的較大 的晶體管寬度(W寬度)。因此，截止晶體管的占有面積大，特別對于較小的IC芯片而言，存在成為IC整體 的成本上升原因的問題。另外，截止晶體管大多采用將多個漏區(qū)、源區(qū)、柵極組合為梳形的方式，但由于采 用了組合多個晶體管的構(gòu)造，因而難以使ESD保護用N型MOS晶體管整體進行均勻的動作， 例如在距外部連接端子距離近的部分處會產(chǎn)生電流集中，從而無法充分發(fā)揮原本的ESD保 護功能，造成破壞。作為其改善對策，為了在截止晶體管整體中均勻地流過電流，特別是增大漏區(qū)上 的接觸孔與柵極之間的距離十分有效。另外，還提出過進行了如下研究的例子與距外部連接端子的距離相對應(yīng)地，距外 部連接端子的距離越遠，使晶體管的動作越快(例如，參照專利文獻1)。專利文獻1日本特開平7-45829號公報但是，當(dāng)希望減小截止晶體管的占有面積而減小W寬度時，無法充分發(fā)揮保護功 能。另外，在改善例中，是通過調(diào)整漏區(qū)的從接觸點到柵極的距離，來局部地調(diào)整晶體管動 作速度，但是，隨著漏區(qū)寬度的縮小，無法確保從接觸點到柵極的期望距離，另一方面，為了 充分發(fā)揮保護功能，需要延長從接觸點到柵極的距離，存在截止晶體管所占的面積變大的 問題。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明以如下方式來構(gòu)成半導(dǎo)體裝置。該半導(dǎo)體裝置在內(nèi)部電路區(qū)域中至少具有作為內(nèi)部元件的N型MOS晶體管，在外 部連接端子與所述內(nèi)部電路區(qū)域之間具有ESD保護用N型MOS晶體管，且具有溝槽分離區(qū)， 所述ESD保護用N型MOS晶體管用于保護作為所述內(nèi)部元件的N型MOS晶體管及其他內(nèi)部元件免受ESD破壞，其中，所述ESD保護用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏 極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成，并且 沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜 質(zhì)擴散區(qū)形成。另外，構(gòu)成了如下半導(dǎo)體裝置所述ESD保護用N型MOS晶體管的漏區(qū)經(jīng)由漏極延 伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散 區(qū)形成，并且沿著多個所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏 區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成。另外，構(gòu)成了如下半導(dǎo)體裝置所述ESD保護用N型MOS晶體管的漏區(qū)經(jīng)由漏極延 伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散 區(qū)形成，并且沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏區(qū)同 一導(dǎo)電型的雜質(zhì)擴散區(qū)形成，所述ESD保護用N型MOS晶體管的源區(qū)經(jīng)由源極延伸設(shè)置區(qū) 與源極接觸區(qū)電連接，所述源極延伸設(shè)置區(qū)由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成， 并且沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述源極接觸區(qū)由與所述源區(qū)同一導(dǎo)電型 的雜質(zhì)擴散區(qū)形成。另外，所述漏極延伸設(shè)置區(qū)的方塊電阻值與所述漏區(qū)的方塊電阻值相同。利用以上手段，能夠最大程度地抑制占有面積的增加，并且確保從ESD保護用N型 MOS晶體管的漏區(qū)或源區(qū)的接觸點到柵極電極的距離，能夠防止ESD保護用N型MOS晶體管 的局部性電流集中，得到包括具有充分的ESD保護功能的ESD保護用N型MOS晶體管的半 導(dǎo)體裝置。


圖1是示出本發(fā)明的半導(dǎo)體裝置的ESD保護用N型MOS晶體管的第1實施例的示 意性剖視圖。圖2是示出本發(fā)明的半導(dǎo)體裝置的ESD保護用N型MOS晶體管的第2實施例的示 意性剖視圖。標(biāo)號說明IOlP型的硅襯底201 源區(qū)202 漏區(qū)203漏極延伸設(shè)置區(qū)204漏極接觸區(qū)301元件分離區(qū)401柵氧化膜402 柵極60IESD保護用N型MOS晶體管701接觸孔
具體實施例方式實施例1圖1是示出本發(fā)明的半導(dǎo)體裝置的ESD保護用N型MOS晶體管的第1實施例的示意性剖視圖。在作為第1導(dǎo)電型半導(dǎo)體襯底的P型硅襯底101上，形成有由一對N型高濃 度雜質(zhì)區(qū)構(gòu)成的源區(qū)201和漏區(qū)202，在與其他元件之間形成有基于淺溝槽隔離(Shallow Trench Isolation)的第一溝槽分離區(qū)301，用于進行絕緣分離，在漏區(qū)202與漏極接觸區(qū) 204之間設(shè)有第二溝槽分離區(qū)302。在源區(qū)201與漏區(qū)202之間的P型硅襯底101的溝道區(qū)的上部，隔著由硅氧化膜 等構(gòu)成的柵絕緣膜401形成有由多晶硅膜等構(gòu)成的柵極402。這里，漏區(qū)202與漏極延伸設(shè) 置區(qū)203連接，該漏極延伸設(shè)置區(qū)203由與漏區(qū)202同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成，并且沿 著第二溝槽分離區(qū)302的側(cè)面以及底面而設(shè)置。此外，漏極延伸設(shè)置區(qū)203與漏極接觸區(qū) 204連接，該漏極接觸區(qū)204位于與漏區(qū)202隔著第二溝槽分離區(qū)302的位置，并且由與漏 區(qū)202同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成，在漏極接觸區(qū)204上形成有填入了金屬配線的接觸 孔701。由這些構(gòu)造形成了本發(fā)明的ESD保護用的N型MOS晶體管601。通過采用這樣的構(gòu)造，與以往那樣平面地配置漏區(qū)的情況相比，能夠在較小的占 有面積下延長從漏區(qū)202的柵極402端到接觸孔701的距離，能夠抑制電流的局部集中，從 而獲得在整個晶體管寬度范圍內(nèi)均勻地工作的ESD保護用N型MOS晶體管。由此，能夠縮 小保護晶體管占整個IC芯片的面積，能夠?qū)崿F(xiàn)成本降低。實施例2圖2是示出本發(fā)明的半導(dǎo)體裝置的ESD保護用N型MOS晶體管的第2實施例的示 意性剖視圖。與圖1所示的第1實施例的不同之處在于，漏極延伸設(shè)置區(qū)203經(jīng)過2個溝槽分 離區(qū)302將漏區(qū)202與漏極接觸區(qū)204連接起來。在需要進一步延長從漏區(qū)202的柵極402端到接觸孔701的距離的情況下，利用 這樣地經(jīng)過多個第二溝槽分離區(qū)302的側(cè)面以及底面的漏極延伸設(shè)置區(qū)203將漏區(qū)202與 漏極接觸區(qū)204連接起來效果顯著。在圖2所示的實施例2中示出了采用了 2個溝槽分離 區(qū)302的例子，但可根據(jù)期望的特性，采用多個溝槽分離區(qū)302減小并抑制占有面積的增 大，并且進一步延長從漏區(qū)202的柵極402端到接觸孔701的距離。在實施例1以及實施例2中示出了如下這樣的例子僅在ESD保護用N型MOS晶 體管601的漏區(qū)202側(cè)設(shè)置漏極延伸設(shè)置區(qū)203，由此來進一步延長從漏區(qū)202的柵極402 端到接觸孔701的距離，不過，雖未作圖示，但也可根據(jù)需要，不僅在漏區(qū)202側(cè)，而且在源 區(qū)201側(cè)也與漏區(qū)202側(cè)同樣地沿著第三溝槽分離區(qū)的側(cè)面及底面形成了源極延伸設(shè)置 區(qū)，由此能夠延長從源區(qū)201的柵極電極402端到源極側(cè)的接觸孔701的距離。另外，顯然漏極延伸設(shè)置區(qū)203與漏區(qū)202為同一導(dǎo)電型，而如果通過調(diào)整雜質(zhì)濃度、厚度及寬度等使漏區(qū)202的方塊電阻值與漏極延伸設(shè)置區(qū)203的方塊電阻值相同，則能 夠更好地防止電流的停滯、不均勻及集中等，因此是優(yōu)選的。通過這些手段，能夠在ESD保護用的N型MOS晶體管601的雙極工作時，均勻地流 過較大的電流，這樣，即使在從外部施加了大的電流或脈沖的情況下，也能夠在ESD保護用 N型MOS晶體管601的整個晶體管溝道寬度的范圍內(nèi)有效地工作，能夠有效地使電流流過。
另外，根據(jù)本發(fā)明，ESD保護用N型MOS晶體管601的有效漏區(qū)可看作是由漏區(qū) 202、漏極延伸設(shè)置區(qū)203和漏極接觸區(qū)204合并后的區(qū)域。在從外部施加正向的大電流時， 是釋放作為二極管的正向電流而施加的電流，該二極管是由ESD保護用N型MOS晶體管601 的漏區(qū)的N型與襯底的P型接合而成的，但如上所述，本發(fā)明的ESD保護用N型MOS晶體 管601的有效漏區(qū)是由漏區(qū)202、漏極延伸設(shè)置區(qū)203和漏極接觸區(qū)204合并而成的區(qū)域， 所以能夠利用較小的占有表面積來得到較大的P-N接合面積，因此能夠?qū)⒋箅娏骺焖俚蒯?放。這樣，能夠得到包括具有充分的ESD保護功能的ESD保護用N型MOS晶體管601 的半導(dǎo)體裝置。另外，在實施例1以及實施例2中，為了便于說明，示出了 ESD保護用的N型MOS 晶體管601為常規(guī)構(gòu)造的情況，但也可以為DDD構(gòu)造或偏移型漏極(offsetdrain)構(gòu)造。
權(quán)利要求
1.一種半導(dǎo)體裝置，其具有ESD保護用N型MOS晶體管，并具有溝槽分離區(qū)，所述ESD保護用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所 述漏極延伸設(shè)置區(qū)沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，且由與所述漏區(qū)同一導(dǎo)電型 的雜質(zhì)擴散區(qū)形成，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，該半導(dǎo)體裝置并排地配置有多個所述溝槽分離區(qū)，所述漏極延伸設(shè)置區(qū)沿著所述多個 并排配置的溝槽分離區(qū)的側(cè)面以及下表面設(shè)置，由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)電 連接而構(gòu)成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述ESD保護用N型MOS晶體管的源區(qū)經(jīng)由源極延伸設(shè)置區(qū)與源極接觸區(qū)電連接，所 述源極延伸設(shè)置區(qū)沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，且由與所述源區(qū)同一導(dǎo)電型 的雜質(zhì)擴散區(qū)形成，所述源極接觸區(qū)由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述漏極延伸設(shè)置區(qū)的方塊電阻值與所述漏區(qū)的方塊電阻值相同。
5 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述ESD保護用N型MOS晶體管為DDD構(gòu)造。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述ESD保護用N型MOS晶體管為偏移型漏極構(gòu)造。
全文摘要
本發(fā)明提供半導(dǎo)體裝置，其包括減小了占有面積的增加、具有充分的ESD保護功能的ESD保護用N型MOS晶體管，ESD保護用N型MOS晶體管具有這樣的漏區(qū)該漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，該漏極延伸設(shè)置區(qū)由與漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成，并且沿著溝槽分離區(qū)的側(cè)面和下表面設(shè)置，該漏極接觸區(qū)由與漏區(qū)同一導(dǎo)電型的雜質(zhì)擴散區(qū)形成。
文檔編號H01L27/02GK102148226SQ20111000233
公開日2011年8月10日 申請日期2011年1月6日 優(yōu)先權(quán)日2010年1月6日
發(fā)明者鷹巢博昭 申請人:精工電子有限公司