專利名稱：存儲器裝置和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲器裝置。特別地，本發(fā)明涉及存儲數(shù)據(jù)的存儲器單元的結(jié)構(gòu)及其驅(qū)動方法。
背景技術(shù)：
半導(dǎo)體存儲器裝置(在下 文中，簡單地稱為存儲器裝置)的示例包括DRAM和SRAM，其被歸類為易失性存儲器；掩蔽型ROM、EPROM、EEPR0M、閃速存儲器和鐵電存儲器，其被歸類為非易失性存儲器；等等。包括單晶半導(dǎo)體襯底的這些存儲器中的大部分已經(jīng)投入實(shí)際使用。在上文的半導(dǎo)體存儲器之中，閃速存儲器被廣泛銷售，其主要用于例如USB存儲器和存儲器卡等移動存儲介質(zhì)。其原因是閃速存儲器耐物理沖擊，并且可以方便地使用，因?yàn)樗鼈兪强梢灾貜?fù)寫入和刪除數(shù)據(jù)并且可以在不供應(yīng)電力的情況下存儲數(shù)據(jù)的非易失性存儲器。作為閃速存儲器的類型，存在NAND閃速存儲器(其中多個存儲器單元串聯(lián)連接)和NOR閃速存儲器(其中多個存儲器單元采用矩陣設(shè)置)。這些閃速存儲器中的任何存儲器具有在每個存儲器單元中起存儲器元件的作用的晶體管。此外，起存儲器元件作用的該晶體管具有在柵電極和充當(dāng)有源層的半導(dǎo)體膜之間用于積累電荷的電極，稱其為浮動?xùn)艠O。該浮動?xùn)艠O中電荷的積累實(shí)現(xiàn)數(shù)據(jù)的存儲。專利文獻(xiàn)I和2描述包括在玻璃襯底之上形成的浮動?xùn)艠O的薄膜晶體管。[參考文獻(xiàn)]
[專利文獻(xiàn)]
[專利文獻(xiàn)I]日本專利申請公開第H6-021478號 [專利文獻(xiàn)2]日本專利申請公開第2005-322899號。

發(fā)明內(nèi)容
注意，一般來說，在數(shù)據(jù)寫入中施加于非易失性存儲器的存儲器元件的電壓的絕對值近似是20V，其趨向高于施加于易失性存儲器的存儲器元件的電壓的絕對值。在可以重復(fù)重寫數(shù)據(jù)的閃速存儲器的情況下，在數(shù)據(jù)擦除以及數(shù)據(jù)寫入中高電壓需要施加于用作存儲器元件的晶體管。因此，當(dāng)閃速存儲器操作時(例如在數(shù)據(jù)寫入和數(shù)據(jù)擦除中)功耗變高，這是包括閃速存儲器作為存儲器裝置的電子裝置消耗高功率的一個因素。特別地，當(dāng)閃速存儲器用于例如照相機(jī)和移動電話等便攜式電子裝置時，高功耗引起短的連續(xù)使用時間的劣勢。另外，盡管閃速存儲器是非易失性存儲器，但是數(shù)據(jù)由于電荷的輕微泄露而丟失。因此，迄今為止數(shù)據(jù)存儲期近似是五年到十年，并且希望實(shí)現(xiàn)能夠確保更長存儲期的閃速存儲器。此外，盡管閃速存儲器可以重復(fù)寫入和擦除數(shù)據(jù)，但是當(dāng)電荷在浮動?xùn)艠O中積累時，柵極絕緣膜容易由隧道電流而變差。因此，在一個存儲器元件中數(shù)據(jù)重寫的次數(shù)近似是至多一萬至十萬次，并且希望實(shí)現(xiàn)可以重寫一萬至十萬或更多次的閃速存儲器。鑒于上文的問題，本發(fā)明的目的是提供可以抑制其功耗的存儲器裝置和使用該存儲器裝置的半導(dǎo)體裝置。此外，本發(fā)明的目的是提供可以更長期存儲數(shù)據(jù)的存儲器裝置和使用該存儲器裝置的半導(dǎo)體裝置。此外，本發(fā)明的目的是提供可以多次重寫數(shù)據(jù)的存儲器裝置和使用該存儲器裝置的半導(dǎo)體裝置。在本發(fā)明的實(shí)施例中，非易失性存儲器裝置使用晶體管形成，該晶體管充當(dāng)存儲器元件并且除平常的柵電極外還包括用于控制閾值電壓的第二柵電極。另外，在上文的存儲器裝置中，為了寫入數(shù)據(jù)，電荷沒有用高電壓注入由絕緣膜環(huán)繞的浮動?xùn)艠O；相反，用于控制用作存儲器元件的該晶體管的閾值電壓的該第二柵電極的電勢用具有極低截止?fàn)顟B(tài)電流的晶體管控制。也就是說， 根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置至少包括晶體管(其閾值電壓由該第二柵電極控制)、用于保持該第二柵電極的電勢的電容器、以及用作用于控制該電容器的充電和放電的開關(guān)元件的晶體管。用作存儲器元件的晶體管的閾值電壓的偏移量由第二柵電極的電勢的高度來控制，更具體地，由源電極和第二柵電極之間的電勢差來控制。另外，閾值電壓的高度差或由閾值電壓的高度差引起的源電極和漏電極之間的電阻差導(dǎo)致存儲在存儲器元件中的數(shù)據(jù)的差別。用作存儲器元件的晶體管可以是任何東西只要它是絕緣柵型場效應(yīng)晶體管即可。具體地，晶體管包括第一柵電極、第二柵電極、位于第一柵電極和第二柵電極之間的半導(dǎo)體膜、位于第一柵電極和半導(dǎo)體膜之間的第一絕緣膜、位于第二柵電極和半導(dǎo)體膜之間的第二絕緣膜，以及與半導(dǎo)體膜接觸的源電極和漏電極。此外，用作開關(guān)元件的晶體管具有溝道形成區(qū)域，其包括帶隙比硅寬并且本征載流子密度比硅低的半導(dǎo)體材料。利用包括具有上文的特性的半導(dǎo)體材料的溝道形成區(qū)域，可以實(shí)現(xiàn)具有極低截止?fàn)顟B(tài)電流的晶體管。作為這樣的半導(dǎo)體材料，例如可以給出氧化物半導(dǎo)體、碳化硅、氮化鎵，或具有近似為硅的三倍的帶隙寬度的類似物。注意氧化物半導(dǎo)體是示出半導(dǎo)體特性的金屬氧化物，這些特性包括是微晶硅或多晶硅的特性的高遷移率和是非晶硅的特性的均勻的元件特性兩者。另外，通過減少雜質(zhì)(其可以是電子施主(施主)，例如水分或氫等)而高度純化的氧化物半導(dǎo)體(純化OS)是i型(本征半導(dǎo)體)或大致上i型。包括上文的氧化物半導(dǎo)體的晶體管具有極低的截止?fàn)顟B(tài)電流的性質(zhì)。具體地，在去除包括于氧化物半導(dǎo)體中的例如水分或氫等雜質(zhì)后，通過二次離子質(zhì)譜法(SMS)測量的氧化物半導(dǎo)體中的氫濃度的值是5X IO1Vcm3或更小，優(yōu)選為5X1018/cm3或更小，更優(yōu)選為5X IO1Vcm3或更小，并且進(jìn)一步優(yōu)選為5X IO1Vcm3或更小。另外，可以通過霍爾效應(yīng)測量而測量的氧化物半導(dǎo)體膜的載流子密度小于I X IO1VcnT3，優(yōu)選為小于
IX IO1Vcm-3,更優(yōu)選為小于I X IO1Vcm-3,其是最小測量極限或更小。即，氧化物半導(dǎo)體膜中的載流子密度極接近零。此外，氧化物半導(dǎo)體的帶隙是2eV或更大，優(yōu)選為2. 5eV或更大，更優(yōu)選為3eV或更大。利用通過例如水分或氫等雜質(zhì)的濃度的足夠減少而高度純化的氧化物半導(dǎo)體膜，可以減小晶體管的截止?fàn)顟B(tài)電流。這里描述氧化物半導(dǎo)體膜和導(dǎo)電膜中的氫濃度的分析。氧化物半導(dǎo)體膜和導(dǎo)電膜中的氫濃度通過SMS測量。已知在原理上難以通過SMS在樣品的表面附近或在使用不同材料形成的層疊膜之間的界面附近獲得數(shù)據(jù)。從而，在膜的氫濃度在厚度方向上的分布通過SMS分析的情況下，采用在其中提供膜并且可以從其獲得彼此沒有大的改變并且?guī)缀跸嗤闹档膮^(qū)域中的平均值作為氫濃度。此外，在膜的厚度小的情況下，由于鄰近彼此的膜的氫濃度的影響，在一些情況下找不到可以從其獲得幾乎相同的值的區(qū)域。在該情況下，采用提供有膜的區(qū)域的氫濃度的最大值或最小值作為膜的氫濃度。此外，在具有最大值的山形峰和具有最小值的谷形峰在提供膜的區(qū)域中不存在的情況下，采用拐點(diǎn)的值作為氫濃度。注意，發(fā)現(xiàn)通過濺射等形成的氧化物半導(dǎo)體膜包括大量水分或氫作為雜質(zhì)。水分或氫容易形成施主能級，并且從而自身充當(dāng)氧化物半導(dǎo)體中的雜質(zhì)。從而，在本發(fā)明的一個實(shí)施例中，在氫氣氛、氧氣氛、超干空氣(其中水的含量是20ppm或更小，優(yōu)選為Ippm或更小，并且更優(yōu)選為IOppb或更小的氣體)的氣氛或稀有氣體(例如，氬和氦)氣氛中對氧化物半導(dǎo)體膜進(jìn)行熱處理，以便減少該氧化物半導(dǎo)體膜中的例如水分或氫等雜質(zhì)。上文的熱處理優(yōu)選在500°C至850°C (備選地，玻璃襯底的應(yīng)變點(diǎn)或更小)(含)進(jìn)行，更優(yōu)選為在550°C至750°C (含)進(jìn)行。注意該熱處理在不超過要使用的襯底的溫度上限的溫度進(jìn)行。通過熱處理消除水分或氫的效果通過熱脫附譜(TDS)確認(rèn)。爐中的熱處理或快速熱退火法(RTA法)用于該熱處理。作為該RTA法，可以采用使用燈光源的方法或其中短時間進(jìn)行熱處理并且在加熱氣體中移動襯底的方法。通過使用該RTA法，使熱處理必需的時間短于O. I小時也是可能的。具體地，在使用通過上文的熱處理而高度純化的氧化物半導(dǎo)體膜作為有源層的晶體管中，例如甚至在具有IXioVm的溝道寬度(r)和10 μ m的溝道長度(Z)的元件中，在源電極和漏電極之間IV至IOV電壓的范圍中，獲得小于或等于半導(dǎo)體參數(shù)分析器的測量極限(即，小于或等于I X I(T13A)的截止?fàn)顟B(tài)電流(其在柵電極和源電極之間的電壓是OV或更小的情況下是漏極電流)是可能的。因此，發(fā)現(xiàn)對應(yīng)于采用這樣的方式(截止?fàn)顟B(tài)電流的值除以晶體管的溝道寬度的值)計(jì)算的數(shù)值的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。另夕卜，晶體管的截止?fàn)顟B(tài)電流通過使用其中包括高度純化的氧化物半導(dǎo)體膜的IOOnm厚柵極絕緣膜用作用于保持電容器的電荷的開關(guān)元件的晶體管由電容器中電荷量每單位時間的轉(zhuǎn)變來測量。然后，發(fā)現(xiàn)當(dāng)晶體管的源電極和漏電極之間的電壓是3V時，低截止?fàn)顟B(tài)電流可以低至IOzA/μ m至IOOzA/μ m。因此，在與本發(fā)明的實(shí)施例相關(guān)的存儲器裝置中，包括高度純化氧化物半導(dǎo)體膜作為有源層的晶體管的截止?fàn)顟B(tài)電流密度可以小于或等于IOOzA/μ m,優(yōu)選為小于或等于IOzA/ μ m,或更優(yōu)選為小于或等于IzA/ μ m。因此，當(dāng)柵電極和源電極之間的電壓是OV或更小時，其中高度純化氧化物半導(dǎo)體膜用作有源層的晶體管的截止?fàn)顟B(tài)電流遠(yuǎn)低于其中使用具有結(jié)晶性的硅的晶體管。另外，包括高度純化氧化物半導(dǎo)體的晶體管幾乎沒有示出截止?fàn)顟B(tài)電流的溫度依賴性?？梢哉f這是因?yàn)檠趸锇雽?dǎo)體通過去除作為該氧化物半導(dǎo)體中的電子施主(施主)的雜質(zhì)而高度純化，并且導(dǎo)電型接近本征，使得費(fèi)米能級位于禁帶中間。這還產(chǎn)生于該氧化物半導(dǎo)體具有3eV或更大的能隙并且包括非常少的熱激發(fā)載流子的事實(shí)。另外，源電極和漏電極處于衰退狀態(tài)，其也是沒有示出溫度依賴性的因素。該晶體管主要用從該衰退源電極注入該氧化物半導(dǎo)體的載流子操作，并且截止?fàn)顟B(tài)電流在溫度中的上述獨(dú)立性可以由載流子密度在溫度中的獨(dú)立性解釋。
作為氧化物半導(dǎo)體，可以使用例如In-Sn-Ga-Zn-O基氧化物半導(dǎo)體等四金屬元素的氧化物；例如In-Ga-Zn-O基氧化物半導(dǎo)體、In-Sn-Zn-O基氧化物半導(dǎo)體、In-Al-Zn-O基氧化物半導(dǎo)體、Sn-Ga-Zn-O基氧化物半導(dǎo)體、Al-Ga-Zn-O基氧化物半導(dǎo)體和Sn-Al-Zn-O基氧化物半導(dǎo)體等三金屬元素的氧化物；例如In-Zn-O基氧化物半導(dǎo)體、Sn-Zn-O基氧化物半導(dǎo)體、Al-Zn-O基氧化物半導(dǎo)體、Zn-Mg-O基氧化物半導(dǎo)體、Sn-Mg-O基氧化物半導(dǎo)體、In-Mg-O基氧化物半導(dǎo)體和In-Ga-O基氧化物半導(dǎo)體等二金屬元素的氧化物；Sn_0基氧化物半導(dǎo)體；Ζη-0基氧化物半導(dǎo)體；等等。注意在本說明書中，例如In-Sn-Ga-Zn-O基氧化物半導(dǎo)體意味著包括銦(In)、錫(Sn)、鎵(Ga)和鋅(Zn)的金屬氧化物，并且對化學(xué)計(jì)量組分比例沒有特別限制。上文的氧化物半導(dǎo)體可包括硅。備選地，氧化物半導(dǎo)體可以由化學(xué)式InMO3(ZnO)m (m>0)表示。這里，M表示從Ga、Al、Mn和Co選擇的一個或多個金屬元素。具有低截止?fàn)顟B(tài)電流的晶體管用作用于保持在存儲器元件中積累的電荷的開關(guān)元件，由此可以防止電荷從該存儲器元件泄露。因此，可以提供能夠長時間存儲數(shù)據(jù)的存儲器裝置和使用該存儲器裝置的半導(dǎo)體裝置。此外，向存儲器元件寫入數(shù)據(jù)和從存儲器元件讀取數(shù)據(jù)需要的電壓幾乎由起開關(guān)元件作用的晶體管的操作電壓確定。因此，可以提供其中操作電壓與常規(guī)閃速存儲器相比可以大幅降低并且可以抑制其功耗的存儲器裝置，以及使用該存儲器裝置的半導(dǎo)體裝置。此外，因?yàn)榕c常規(guī)閃速存儲器相比可以抑制柵極絕緣膜通過隧道電流的退化，所以可以提供其中可以增加重寫次數(shù)的存儲器裝置以及使用該存儲器裝置的半導(dǎo)體裝置。


圖IA和IB圖示存儲器單元的結(jié)構(gòu)。圖2A圖示存儲器元件的結(jié)構(gòu)并且圖2B圖示其操作。圖3A和3B各自圖示存儲器單元的結(jié)構(gòu)。圖4A和4B各自圖示存儲器單元的結(jié)構(gòu)。圖5圖示單元陣列的結(jié)構(gòu)。圖6圖示單元陣列的結(jié)構(gòu)。圖7是圖示存儲器裝置的驅(qū)動方法的時序圖。圖8圖示存儲器裝置的結(jié)構(gòu)。圖9圖示讀取電路的結(jié)構(gòu)。圖IOA至IOE是圖示存儲器裝置的制造方法的存儲器單元的截面圖。圖IlA和IlB是存儲器單元的俯視圖。圖12是其中使用氧化物半導(dǎo)體的反向交錯晶體管的縱截面圖。圖13是沿圖12中的截面A-A’的能帶圖(示意圖)。、圖14A圖示正電勢(+VG)施加于柵電極(GE)的狀態(tài)，并且圖14B圖示負(fù)電勢(-VG)施加于柵電極(GE)的狀態(tài)。圖15圖示真空能級和金屬的功函數(shù)(ΦΜ)之間的關(guān)系與真空能級和氧化物半導(dǎo)體的電子親和性(X)之間的關(guān)系。圖16Α和16Β圖示存儲器介質(zhì)的結(jié)構(gòu)。圖17Α至17C各自圖示電子裝置的結(jié)構(gòu)。
圖18圖示用于測量的電路的結(jié)構(gòu)。圖19示出測量結(jié)果(經(jīng)過時間Time和輸出電勢Vout之間的關(guān)系)。圖20示出測量結(jié)果(源極-漏極電壓V和截止?fàn)顟B(tài)電流I之間的關(guān)系)。
圖21是圖示存 儲器裝置的驅(qū)動方法的時序圖。
具體實(shí)施例方式在下文中，本發(fā)明的實(shí)施例將參照附圖詳細(xì)描述。注意本發(fā)明不限于下列描述，并且本領(lǐng)域內(nèi)技術(shù)人員容易理解方式和細(xì)節(jié)可以采用各種方式修改而不偏離本發(fā)明的范圍和精神。因此，本發(fā)明不應(yīng)該解釋為限于下文的實(shí)施例的描述。注意本發(fā)明在它的類別中包括所有其中可以使用存儲器裝置的半導(dǎo)體裝置例如，如微處理器和圖像處理電路、RF標(biāo)簽、存儲器介質(zhì)、以及半導(dǎo)體顯示裝置等集成電路。此夕卜，半導(dǎo)體顯示裝置在它的類別中包括其中使用半導(dǎo)體膜的電路元件包括在像素部分或驅(qū)動器電路中的半導(dǎo)體顯示裝置(例如液晶顯示裝置等)、其中為每個像素提供以有機(jī)發(fā)光元件(OLED)為代表的發(fā)光元件的發(fā)光裝置、電子紙、數(shù)字微鏡裝置(DMD)、等離子體顯示面板(PDP)、場發(fā)射顯示器(FED)等等。(實(shí)施例I)
圖IA圖示作為本發(fā)明的存儲器裝置的最小單位的存儲器單元的電路圖的一個示例。圖IA中的存儲器單元100包括起存儲器元件作用的晶體管101，以及可以控制到晶體管101的第二柵電極的電勢的供應(yīng)并且起開關(guān)元件作用的晶體管102。此外，存儲器單元可包括用于保持晶體管101的第二柵電極的電勢的電容器103。注意存儲器單元100可視需要進(jìn)一步具有例如二極管、電阻器或電感器等另一電路元件。起存儲器元件作用的晶體管101具有第一柵電極、第二柵電極、位于第一柵電極和第二柵電極之間的半導(dǎo)體膜、位于第一柵電極和半導(dǎo)體膜之間的第一絕緣膜、位于第二柵電極和半導(dǎo)體膜之間的第二絕緣膜、以及提供與半導(dǎo)體膜接觸的源電極和漏電極。利用晶體管101的第一柵電極、第二柵電極、源電極、以及漏電極的電勢，可以控制存儲器裝置的各種操作。起開關(guān)元件作用的晶體管102具有溝道形成區(qū)域，其包括與硅的相比具有寬帶隙和低本征載流子密度的半導(dǎo)體材料。截止?fàn)顟B(tài)電流可以通過對晶體管102的溝道形成區(qū)域使用這樣的半導(dǎo)體材料而充分減小。作為其帶隙比硅半導(dǎo)體寬并且其本征載流子密度比硅低的半導(dǎo)體材料的一個示例，可以采用例如碳化硅(SiC)或氮化鎵(GaN)等化合物半導(dǎo)體、用例如氧化鋅(ZnO)等金屬氧化物形成的氧化物半導(dǎo)體等。在上文中，因?yàn)檠趸锇雽?dǎo)體可以通過濺射、濕法工藝(例如，印刷法)等形成，所以氧化物半導(dǎo)體具有高批量生產(chǎn)率的優(yōu)勢。另外，氧化物半導(dǎo)體的沉積溫度是300°C至500°C (玻璃轉(zhuǎn)變溫度或更低，并且最大近似700°C )，而碳化硅的工藝溫度和氮化鎵的工藝溫度分別是近似1500°C和近似1100°C。因此，氧化物半導(dǎo)體可以在便宜可用的玻璃襯底之上形成，并且在使用不具有高到足夠耐受在1500°C至2000°C的熱處理的耐熱性的半導(dǎo)體材料的集成電路之上層疊由氧化物半導(dǎo)體形成的半導(dǎo)體元件是可能的。此外，可以使用更大的襯底。因此，在具有寬帶隙的半導(dǎo)體中，氧化物半導(dǎo)體特別具有高批量生產(chǎn)率的優(yōu)勢。此外，在要獲得具有高結(jié)晶性的氧化物半導(dǎo)體以便提高晶體管的性質(zhì)(例如，場效應(yīng)遷移率)的情況下，具有結(jié)晶性的氧化物半導(dǎo)體可以通過在450°C至800°C的熱處理容易地獲得。在下列描述中，其中具有上文優(yōu)勢的氧化物半導(dǎo)體用作第二晶體管102的半導(dǎo)體膜的情況作為示例給出。注意盡管在圖IA中，存儲器單元100包括起開關(guān)元件作用的一個晶體管102，但是本發(fā)明不限于該結(jié)構(gòu)。在本發(fā)明的一個實(shí)施例中，只要在每個存儲器單元中提供起開關(guān)元件作用的一個晶體管就是可接受的，并且這樣的晶體管的數(shù)量可為多個。在存儲器単元100包括起開關(guān)元件作用的多個晶體管的情況下，該多個晶體管可彼此并聯(lián)、串聯(lián)連接，或采用并聯(lián)連接和串聯(lián)連接的組合。注意其中晶體管彼此串聯(lián)連接的狀態(tài)指其中第一晶體管的僅源電極和漏電極中的一個連接到第二晶體管的僅源電極和漏電極中的ー個的狀態(tài)。此外，其中晶體管彼此并聯(lián)連接的狀態(tài)指其中第一晶體管的源電極連接到第二晶體管的源電極并且第一晶體管的 漏電極連接到第二晶體管的漏電極的狀態(tài)。另外，起開關(guān)元件作用的晶體管102與起存儲器元件作用的晶體管101的不同之處在于只要包括提供在有源層的ー側(cè)上的柵電極就是可接受的。注意本發(fā)明不限于該結(jié)構(gòu)，并且起開關(guān)元件作用的晶體管可像起存儲器元件作用的晶體管那樣包括在其間具有有源層的ー對柵電扱。此外，在本發(fā)明的一個實(shí)施例中，只要至少起開關(guān)元件作用的晶體管102具有在有源層中具有寬帶隙的上文的半導(dǎo)體材料就是可接受的。因此，氧化物半導(dǎo)體膜可用于起存儲器元件作用的晶體管101的有源層。備選地，對于起存儲器元件作用的晶體管101的有源層，可使用除氧化物半導(dǎo)體外的下列半導(dǎo)體非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺、單晶鍺等。注意當(dāng)氧化物半導(dǎo)體膜用于存儲器単元100的所有晶體管吋，可以簡化工藝。然后，將描述圖IA中存儲器單元100中的晶體管101、晶體管102和電容器103的
連接關(guān)系。晶體管102的柵電極連接到寫入字線WL。晶體管102的源電極和漏電極中的一個連接到輸入數(shù)據(jù)線Din，并且晶體管102的源電極和漏電極中的另ー個連接到晶體管101的第二柵電扱。晶體管101的第一柵電極連接到讀取字線RL。晶體管101的源電極和漏電極中的一個連接到輸出數(shù)據(jù)線Dout，并且晶體管101的源電極和漏電極中的另ー個連接到供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線。此外，電容器103的一對電極中的一個連接到晶體管101的第二柵電極，并且電容器103的該對電極中的另ー個連接到供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線。注意在本說明書中術(shù)語“連接”指電連接并且對應(yīng)于其中可以供應(yīng)或傳輸電流、電勢或電壓的狀態(tài)。因此，連接狀態(tài)不僅意味直接連接的狀態(tài)，而且意味通過例如布線、電阻器、ニ極管或晶體管等電路元件間接連接的狀態(tài)(從而可以供應(yīng)或傳輸電流、電勢或電壓)。另外，即使當(dāng)在電路圖中不同的部件彼此連接時，實(shí)際上存在一個導(dǎo)電膜具有多個部件的功能的情況，例如布線的一部分充當(dāng)電極的情況等。術(shù)語“連接”還意味一個導(dǎo)電膜具有多個部件的功能這樣的情況。
包括在晶體管中的“源電極”和“漏電極”的名稱根據(jù)晶體管的極性或施加于相應(yīng)電極的電勢電平之間的差別而彼此交換。一般而言，在n溝道晶體管中，向其施加較低電勢的電極稱為源電極，并且向其施加較高電勢的電極稱為漏電極。此外，在P溝道晶體管中，向其施加較低電勢的電極稱為漏電極，并且向其施加較高電勢的電極稱為源電極。在本說明書中，為了方便起見，盡管假定源電極和漏電極在一些情況下固定而描述晶體管的連接關(guān)系；然而，實(shí)際上源電極和漏電極的名稱根據(jù)上文的電勢之間的關(guān)系而彼此交換。注意在圖IA中，晶體管102在有源層的ー側(cè)上具有柵電極。當(dāng)晶體管102具有在其間具有有源層的ー對柵電極時，這些 柵電極中的一個連接到寫入字線WL，并且這些柵電極中的另ー個可處于浮動狀態(tài)(即，電絕緣)或可供應(yīng)有電勢。在后者的情況下，具有相同電平的電勢可施加于該對電極，或例如地電勢等固定電勢可僅施加于柵電極中的該另ー個。當(dāng)控制供應(yīng)給柵電極中的該另ー個的電勢電平時，可以控制晶體管102的閾值電壓。然后，圖IB圖示具有圖IA中的電路結(jié)構(gòu)的存儲器單元100的截面圖的ー個示例。圖IB中的存儲器単元在具有絕緣表面的襯底110之上包括起存儲器元件作用的晶體管101和起開關(guān)元件作用的晶體管102。具體地，晶體管101在具有絕緣表面的襯底110之上包括第一柵電極121 ;在該第一柵電極121之上的絕緣膜112 ;充當(dāng)有源層并且與第一柵電極121重疊的氧化物半導(dǎo)體膜123，其中在其間提供該絕緣膜112 ;在氧化物半導(dǎo)體膜123之上的源電極124和漏電極125 ;在氧化物半導(dǎo)體膜123、源電極124和漏電極125之上的絕緣膜116 ;以及在絕緣膜116之上與氧化物半導(dǎo)體膜123重疊的第二柵電極126。此外，絕緣膜117在第二柵電極126之上形成并且可包括為晶體管101的部件。另外，晶體管102在具有絕緣表面的襯底110之上包括柵電極111 ;在柵電極111之上的絕緣膜112 ;充當(dāng)有源層并且與柵電極111重疊的氧化物半導(dǎo)體膜113，其中在其間提供該絕緣膜112 ;以及在氧化物半導(dǎo)體膜113之上的源電極114和漏電極115。絕緣膜116在氧化物半導(dǎo)體膜113、源電極114以及漏電極115之上形成，并且絕緣膜116可包括為晶體管102的部件。另外，電容器103在晶體管101的源電極124和第二柵電極126(其中在其間提供絕緣膜116)彼此重疊的區(qū)域中形成。接著，作為起存儲器元件作用的晶體管的操作的ー個示例，將參照圖2A和2B描述當(dāng)晶體管101是n溝道晶體管并且使用ニ進(jìn)制數(shù)據(jù)時的操作。注意，圖2A圖示晶體管101的電路圖。包括在晶體管101中的每個電極的電勢表示如下第一柵電極的電勢表示為Vcg，第二柵電極的電勢表不為Vbg,源電極的電勢表不為Vs,并且漏電極的電勢表不為Vd。首先，將描述數(shù)據(jù)寫入中晶體管101的操作。在數(shù)據(jù)寫入中，等于或低于閾值電壓Vth0的電壓施加在晶體管101的第一柵電極和源電極之間。注意閾值電壓Vthci對應(yīng)于當(dāng)?shù)诙烹姌O的電勢Vbg等于地電勢Vgnd時晶體管101的閾值電壓。具體地，數(shù)據(jù)寫入中第一柵電極的電勢和源電極的電勢之間的關(guān)系是(Vcg-Vs)彡Vttv因此，晶體管101在數(shù)據(jù)寫入中處于截止?fàn)顟B(tài)，并且晶體管101的漏電極具有高阻杭。 然后，在數(shù)據(jù)寫入中，第二柵電極的電勢Vbg的電平根據(jù)寫入的數(shù)據(jù)值控制。當(dāng)使用ニ進(jìn)制數(shù)據(jù)時，高電勢Vdd或低電勢Vss施加于第二柵電扱。電勢之間的關(guān)系可以表達(dá)為VddXVss彡Vgnd0例如，當(dāng)?shù)诙烹姌O的電勢Vbg是等于Vgnd的低電勢Vss時，晶體管101的閾值電壓保持在Vttv另ー方面，當(dāng)?shù)诙烹姌O的電勢Vbg是高電勢Vdd吋，晶體管101的閾值電壓偏移到負(fù)側(cè)并且變成Vthp注意，盡管在實(shí)施例I中，作為示例描述了數(shù)據(jù)寫入中低電勢Vss等于Vgnd的情況，但是低電勢Vss不需要等于地電勢Vgnd。例如，VddXVss彡Vgnd也是可接受的。注意在該情況下，閾值電壓的偏移量小于當(dāng)?shù)诙烹姌O的電勢Vbg是高電勢Vdd時的閾值電壓的偏移量。接著，將描述數(shù)據(jù)存儲中晶體管101的操作。在數(shù)據(jù)存儲中，起開關(guān)元件作用的晶體管102處于截止?fàn)顟B(tài)。因?yàn)榫w管102的截止?fàn)顟B(tài)電流如上文描述的是極低的，所以保持在數(shù)據(jù)寫入中設(shè)置的電勢Vbg的電平。
然后，將描述數(shù)據(jù)讀取中晶體管101的操作。在數(shù)據(jù)讀取中，高于閾值電壓Vth1并且低于閾值電壓Vthci的電壓施加于晶體管101的第一柵電極和源電極。在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中使晶體管101的閾值電壓為Vth1的情況下，因?yàn)榫w管101的第一柵電極和源電極之間的電壓變得高于閾值電壓Vth1，所以打開晶體管101，使得源電極和漏電極之間的電阻降低。因此，晶體管101的源電極的電勢Vs供應(yīng)給晶體管101的漏電極。另ー方面，在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中使晶體管101的閾值電壓為Vthci的情況下，當(dāng)?shù)谝粬烹姌O和源電極之間的電壓高于閾值電壓VthJS低于閾值電壓Vthci時保持晶體管101截止。因此，源電極和漏電極之間的電阻高，使得晶體管101的漏電極保持高阻杭。因此，漏電極的電勢Vd根據(jù)在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中施加于第二柵電極的電勢的電平來確定。圖2B圖示數(shù)據(jù)讀取中晶體管101的第一柵電極的電勢Vcg和漏極電流Id。線130圖示當(dāng)閾值電壓是Vth1時電勢Vcg和漏極電流Id之間的關(guān)系。線131圖示當(dāng)閾值電壓是Vthci時電勢Vcg和漏極電流Id之間的關(guān)系。如在圖2B中圖示的，當(dāng)?shù)谝粬烹姌O和源電極之間的電壓是高于閾值電壓Vth1并且低于閾值電壓Vthci的電壓Vread時，從線130和線131理解到在閾值電壓是Vth1的情況下獲得的漏極電流Id1高于在閾值電壓是Vthci的情況下獲得的漏極電流1も。因此，當(dāng)讀取漏電極的漏極電流Id或電勢Vd的量時，可以理解寫入數(shù)據(jù)的值。注意在實(shí)施例I中，盡管描述了在數(shù)據(jù)讀取中，第一柵電極和源電極之間的電壓高于閾值電壓Vth1并且低于閾值電壓Vthci的情況，但是本發(fā)明不限于該結(jié)構(gòu)。在數(shù)據(jù)讀取中第一柵電極和源電極之間的電壓不需要低于或等于閾值電壓Vttv例如，在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中使晶體管101的閾值電壓為Vth1的情況下，當(dāng)?shù)谝粬烹姌O和源電極之間的電壓在數(shù)據(jù)讀取中高于閾值電壓れん時，打開晶體管101，使得源電極和漏電極之間的電阻降低。在那時的源電極和漏電極之間的電阻由RdStl指代。另ー方面，在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中使晶體管101的閾值電壓為Vthci的情況下，當(dāng)?shù)谝粬烹姌O和源電極之間的電壓在數(shù)據(jù)讀取中高于閾值電壓れん時，打開晶體管101，使得源電極和漏電極之間的電阻降低。在那時的源電極和漏電極之間的電阻由Rds1指代。晶體管101至少在閾值電壓是Vth1的情況下在飽和區(qū)域中操作；因此，即使當(dāng)晶體管101在晶體管101的閾值電壓是Vth1和晶體管101的閾值電壓是Vthci的兩個情況下處于導(dǎo)通狀態(tài)時，源電極和漏電極之間的電阻的差別也可以表達(dá)為RdS(l〈RdSl。具體地，當(dāng)Vgs代表第一柵電極和源電極之間的電壓時，并且當(dāng)Vds代表源電極和漏電極之間的電壓時，晶體管101應(yīng)該在Vds|>|Vgs-Vth0的范圍中操作。當(dāng)源電極和漏電極之間的電阻的差別表達(dá)為RdS(l〈RdSl時，即使當(dāng)?shù)谝粬烹姌O和源電極之間的電壓在數(shù)據(jù)讀取中高于閾值電壓Vthci時，漏電極的電勢Vd也可以根據(jù)在數(shù)據(jù)讀取之前進(jìn)行的最后一次數(shù)據(jù)寫入中施加于第二柵電極的電勢的電平來確定。例如，如在圖2B中圖示的，當(dāng)?shù)谝粬烹姌O和源電極之間的電壓是高于閾值電壓Vthci的電壓Vread’時，從線130和線131理解到在閾值電壓是Vth1的情況下獲得的漏極電流Id/高于在閾值電壓是Vthci的情況下獲得的漏極電流Idtl'因此，讀取漏電極的漏極電流Id或電勢Vd的量，從而可以理解寫入數(shù)據(jù)的值。然后，將描述數(shù)據(jù)擦除中晶體管101的操作。在數(shù)據(jù)擦除中，等于或低于閾值電壓Vth1的電壓施加在晶體管101的第一柵電極和源電極之間，如同在數(shù)據(jù)寫入中那樣。具體地，在數(shù)據(jù)擦除中第一柵電極的電勢和源電極的電勢之間的關(guān)系是(Vcg-Vs)彡Vth1。因此，晶體管101在數(shù)據(jù)擦除中處于截止?fàn)顟B(tài)，并且晶體管101的漏電極具有高阻杭。另外，在數(shù)據(jù)擦除中，第二柵電極的電勢Vbg設(shè)置為例如地電勢等固定電勢，并且晶體管101的閾值電壓設(shè)置為Vth。。
注意在實(shí)施例I中，盡管解釋了從其擦除寫入數(shù)據(jù)的存儲器裝置的驅(qū)動方法，但是本發(fā)明不限于該結(jié)構(gòu)。根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置與常規(guī)閃速存儲器的不同之處是數(shù)據(jù)擦除不是必須的，其是優(yōu)勢中的ー個。因此，例如可以寫入另ー個數(shù)據(jù)使得寫入的數(shù)據(jù)被重寫。注意在平常的閃速存儲器的情況下，在數(shù)據(jù)寫入中，其中積累電荷的浮動?xùn)艠O用絕緣膜覆蓋并且處于絕緣狀態(tài)。因此，近似20V的高壓需要施加于存儲器元件以便電荷可通過使用隧道效應(yīng)而積累在浮動?xùn)艠O中。另ー方面，在本發(fā)明的一個實(shí)施例中，寫入和讀取可以通過使用包括高度純化氧化物半導(dǎo)體膜作為晶體管的有源層的晶體管來進(jìn)行。因此，對于存儲器裝置的操作需要若干伏的電壓，使得功耗可以明顯減少。注意因?yàn)橛糜陂W速存儲器的存儲器元件的晶體管和用于根據(jù)本發(fā)明的一個實(shí)施例的存儲器元件的晶體管在結(jié)構(gòu)和驅(qū)動方法上是不同的，所以難以通過施加于存儲器元件的每個電極的電勢準(zhǔn)確理解功耗的差別。然而，例如當(dāng)僅比較數(shù)據(jù)寫入中的功耗時，數(shù)據(jù)可以在施加在第二柵電極和源電極之間的電壓是5V的情況下充分寫入根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置。相反，在平常的閃速存儲器中，需要至少近似16V的電壓施加在柵電極和源電極之間以使得通過在浮動?xùn)艠O中積累電荷而寫入數(shù)據(jù)。晶體管的功耗對應(yīng)于通過將晶體管的柵極電壓的平方除以晶體管的負(fù)載電阻而獲得的值。從而，發(fā)現(xiàn)根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置的功耗是平常的閃速存儲器的近似10%。因此，從數(shù)據(jù)寫入中功耗的比較理解到操作中的功耗可以大幅減少。注意，在使用平常的閃速存儲器的半導(dǎo)體裝置中，因?yàn)閷τ陂W速存儲器的操作需要的電壓(操作電壓)為高，所以施加于閃速存儲器的電壓通常通過使用升壓dc-dc轉(zhuǎn)換器等提升。然而，因?yàn)榇鎯ζ餮b置的操作電壓可以在根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置中降低，所以減少功耗是可能的。因此，可以減小在半導(dǎo)體裝置中用于存儲器裝置的操作的外部電路(例如升壓dc-dc轉(zhuǎn)換器等)的負(fù)載，使得外部電路的功能擴(kuò)展，并且可以實(shí)現(xiàn)半導(dǎo)體裝置的更高性能。此外，可以降低存儲器裝置的操作電壓，使得需要來彌補(bǔ)由高操作電壓引起的故障的冗余電路設(shè)計(jì)是不必要的；因此用于半導(dǎo)體裝置的集成電路的集成密度可以増加，并且可以形成更高性能的半導(dǎo)體裝置。
此外，在實(shí)施例I中，盡管描述了使用ニ進(jìn)制數(shù)字?jǐn)?shù)據(jù)時的驅(qū)動方法，但是本發(fā)明的存儲器裝置還可以使用具有三個或更多值的多值數(shù)據(jù)。在使用具有三個或更多值的多值數(shù)據(jù)的情況下，允許在數(shù)據(jù)寫入中選擇第二柵電極的電勢Vbg的三個或更多電平。因?yàn)殚撝惦妷旱闹涤傻诙烹姌O的電勢Vbg控制，所以通過采用上文的結(jié)構(gòu)，閾值電壓的三個或更多電平可以根據(jù)第二柵電極的電勢Vbg的電平來設(shè)置。多值數(shù)據(jù)可以使用由閾值電壓的電平的差別引起的漏極電流的差別或由閾值電壓的電平的差別引起的源電極和漏電極之間的電阻的差別而讀取。此外，作為另ー個方法，提前準(zhǔn)備其電平稍稍高于閾值電壓的電平的電壓，并且將電壓施加于第一柵電極使得數(shù)據(jù)根據(jù)閾值電壓的電平而讀取。例如，在讀取四值數(shù)據(jù)的情況下，提前準(zhǔn)備稍稍高于四電平閾值電壓(vtvvtvvth2、Vth3)的四個電壓(VreadO> VreadU Vread2、Vread3),并且通過使用該四個電壓讀取數(shù)據(jù)四次；因此，可以讀取該四值數(shù)據(jù)。通過上文的結(jié)構(gòu)，存儲器裝置的存儲能力可以增加并且防止存儲器裝置的面積擴(kuò)大。注意在數(shù)據(jù)中具有三個或更多值的多值數(shù)據(jù)的情況下，因?yàn)殚撝惦妷旱碾娖街g 的差別隨值的數(shù)量増加到例如四個、五個和六個而變得更小。從而，如果存在微量的截止?fàn)顟B(tài)電流，則第二柵電極的電勢改變；在這樣的狀態(tài)下，難以維持?jǐn)?shù)據(jù)的準(zhǔn)確性，并且保持期趨于更短。然而，在本發(fā)明的一個實(shí)施例中，因?yàn)榻刂範(fàn)顟B(tài)電流通過使用高度純化的氧化物半導(dǎo)體膜而大幅減少的晶體管被用作開關(guān)元件，所以與包括硅的晶體管相比，可以更有效地防止截止?fàn)顟B(tài)電流的產(chǎn)生。因此，可以抑制由于值復(fù)用而引起的保持期的減小。另外，圖IB圖示其中起開關(guān)元件作用的晶體管102是在柵電極111之上包括氧化物半導(dǎo)體膜113的底柵晶體管的情況。然而，晶體管102不限于底柵晶體管。只要晶體管
102包括氧化物半導(dǎo)體膜作為有源層就是可接受的。例如，晶體管102可為在氧化物半導(dǎo)體膜之上包括柵電極的頂柵晶體管。此外，晶體管102不限于源電極114和漏電極115在氧化物半導(dǎo)體膜113之上形成的頂接觸晶體管。晶體管102可為氧化物半導(dǎo)體膜113在源電極114和漏電極115之上形成的底接觸晶體管。此外，盡管晶體管102是與源電極114和漏電極115之間的絕緣膜116重疊的氧化物半導(dǎo)體膜113的部分的厚度小于其他部分的溝道蝕刻晶體管，但是本發(fā)明不限于該結(jié)構(gòu)。晶體管102可為在源電極114和漏電極115之間并且在氧化物半導(dǎo)體膜113之上提供溝道保護(hù)膜以防止在用于形成源電極114和漏電極115的蝕刻中由等離子體引起的損傷、由于蝕刻的膜厚度的減少等的溝道保護(hù)晶體管。圖3A圖示具有圖IA中的電路結(jié)構(gòu)的存儲器單元100的截面圖的ー個示例。在圖3A中的存儲器単元中，作為溝道保護(hù)晶體管并且起存儲器元件作用的晶體管101和作為溝道保護(hù)晶體管并且起開關(guān)元件作用的晶體管102在具有絕緣表面的襯底140之上形成。
具體地，晶體管101在具有絕緣表面的襯底140之上包括第一柵電極151 ;在該第一柵電極151之上的絕緣膜142 ;與該第一柵電極151重疊并且起有源層作用的氧化物半導(dǎo)體膜153，其中在其間提供該絕緣膜142 ;在氧化物半導(dǎo)體膜153之上與柵電極151重疊的溝道保護(hù)膜157 ;在氧化物半導(dǎo)體膜153之上的源電極154和漏電極155 ;在氧化物半導(dǎo)體膜153、溝道保護(hù)膜157、源電極154和漏電極155之上的絕緣膜146 ;以及在絕緣膜146之上與氧化物半導(dǎo)體膜153重疊的第二柵電極156。另外，絕緣膜147在第二柵電極156之上形成，并且可包括為晶體管101的部件。另外，晶體管102在具有絕緣表面的襯底140之上包括柵電極141 ;在柵電極141之上的絕緣膜142 ;與該柵電極141重疊并且起有源層作用的氧化物半導(dǎo)體膜143，其中在其間提供絕緣膜142 ;在氧化物半導(dǎo)體膜143之上的溝道保護(hù)膜148 ;以及在氧化物半導(dǎo)體膜143之上的源電極144和漏電極145。絕緣膜146在氧化物半導(dǎo)體膜143、溝道保護(hù)膜148、源電極144和漏電極145之上形成,并且可包括為晶體管102的部件。此外，電容器103在晶體管101的源電極154和第二柵電極156(其中在其間提供絕緣膜146)彼此重疊的區(qū)域中形成。溝道保護(hù)膜157和溝道保護(hù)膜148可以通過例如等離子體CVD或熱CVD法等化學(xué)氣相沉積或?yàn)R射而形成。另外，溝道保護(hù)膜157和溝道保護(hù)膜148優(yōu)選為使用包括氧的無機(jī)材料(例如氧化硅、氧氮化硅或氮氧化硅等)形成。通過對溝道保護(hù)膜157和溝道保護(hù)膜148使用包括氧的無機(jī)材料，通過下列方法滿足化學(xué)計(jì)量組分比是可能的將氧至少供應(yīng)給分別與溝道保護(hù)膜157和溝道保護(hù)膜148接觸的氧化物半導(dǎo)體膜153和氧化物半導(dǎo)體膜143的區(qū)域，并且即使氧缺乏是由用于減少氧化物半導(dǎo)體膜153和氧化物半導(dǎo)體膜143中的水分或氫的熱處理而引起的，也減少充當(dāng)施主的氧缺乏。因此，溝道形成區(qū)域可以是本征的或大致上本征的，并且由氧缺乏引起的晶體管的電特性的變化減少；因此，可以提高電特 性。注意，溝道形成區(qū)域?qū)?yīng)于與柵電極重疊的半導(dǎo)體膜的區(qū)域，其中柵極絕緣膜提供在該半導(dǎo)體膜和該柵電極之間。在用作存儲器元件的晶體管的情況下，溝道形成區(qū)域?qū)?yīng)于半導(dǎo)體膜的區(qū)域，其在源電極和漏電極之間并且與第一柵電極或第二柵電極重疊，其中柵極絕緣膜提供在該半導(dǎo)體膜和該第一柵電極或第二柵電極之間。然后，圖3B圖示具有圖IA中的電路結(jié)構(gòu)的存儲器單元100的截面圖的ー個示例。在圖3B中的存儲器単元包括在具有絕緣表面的襯底160之上的作為底接觸晶體管并且起存儲器元件作用的晶體管101，以及作為底接觸晶體管并且起開關(guān)元件作用的晶體管102。具體地，晶體管101在具有絕緣表面的襯底160之上包括第一柵電極171 ;在第一柵電極171之上的絕緣膜162 ;在絕緣膜162之上的源電極174和漏電極175 ;與第一柵電極171重疊(其中在其間提供該絕緣膜162)，與源電極174和漏電極175接觸并且起有源層作用的氧化物半導(dǎo)體膜173 ;在氧化物半導(dǎo)體膜173、源電極174和漏電極175之上的絕緣膜166 ;以及在絕緣膜166之上與氧化物半導(dǎo)體膜173重疊的第二柵電極176。另外，絕緣膜167在第二柵電極176之上形成，并且可包括為晶體管101的部件。此外，晶體管102在具有絕緣表面的襯底160之上包括在柵電極161之上的絕緣膜162 ;在絕緣膜162之上的源電極164和漏電極165 ;以及與柵電極161重疊(其中在其間有絕緣膜162)，與源電極164和漏電極165接觸并且起有源層作用的氧化物半導(dǎo)體膜163。絕緣膜166在氧化物半導(dǎo)體膜163、源電極164和漏電極165之上形成，并且可包括為晶體管102的部件。此外，電容器103在晶體管101的源電極174和第二柵電極176(其中在其間提供絕緣膜166)彼此重疊的區(qū)域中形成。另外，在圖1A、圖3A和圖3B中圖示氧化物半導(dǎo)體膜用于起存儲器元件作用的晶體管101的有源層的情況。然而，如上文描述的，對于晶體管101的有源層，還可使用除氧化物半導(dǎo)體外的下列半導(dǎo)體非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺、單晶鍺等。
圖4A圖示當(dāng)包括硅的半導(dǎo)體膜用于起存儲器元件作用的晶體管101的有源層時存儲器單元100的截面圖的ー個示例。在圖4A中的存儲器單元中，起存儲器元件作用的晶體管101和起開關(guān)元件作用的晶體管102在具有絕緣表面的襯底200之上形成。具體地，晶體管102在具有絕緣表面的襯底200之上包括柵電極211 ;在該柵電極211之上的絕緣膜230 ;與該柵電極211重疊并且起有源層作用的氧化物半導(dǎo)體膜213，其中在其間提供絕緣膜230 ；以及在氧化物半導(dǎo)體膜213之上的源電極214和漏電極215。絕緣膜231在氧化物半導(dǎo)體膜213、源電極214和漏電極215之上形成，并且可包括為晶體管102的部件。此外，晶體管101在具有絕緣表面的襯底200之上形成的絕緣膜231之上包括 第一柵電極221 ;在第一柵電極221之上的絕緣膜212 ;與第一柵電極221重疊并且起包括娃的有源層作用的半導(dǎo)體膜223，其中在其間提供該絕緣膜212 ;在該半導(dǎo)體膜223之上的源電極224和漏電極225 ;在半導(dǎo)體膜223、源電極224和漏電極225之上的絕緣膜216 ;以及在絕緣膜216之上與半導(dǎo)體膜223重疊的第二柵電極226。另外，絕緣膜217在第二柵電極226之上形成，并且可包括為晶體管101的部件。此外，電容器103在晶體管101的漏電極225和第二柵電極226(其中在其間提供絕緣膜216)彼此重疊的區(qū)域中形成。然后，圖4B圖示當(dāng)包括硅的半導(dǎo)體膜用于起存儲器元件作用的晶體管101的有源層時存儲器單元100的截面圖的ー個示例。在圖4B中的存儲器単元中，起存儲器元件作用的晶體管101和起開關(guān)元件作用的晶體管102在具有絕緣表面的襯底270之上形成。具體地，晶體管102在襯底270之上形成的絕緣膜247之上包括柵電極241 ;在柵電極241之上的絕緣膜260 ;與柵電極241重疊并且起有源層作用的氧化物半導(dǎo)體膜243，其中在其間提供絕緣膜260 ;以及在氧化物半導(dǎo)體膜243之上的源電極244和漏電極245。絕緣膜261在氧化物半導(dǎo)體膜243、源電極244和漏電極245之上形成，并且可包括為晶體管102的部件。另外，晶體管101在襯底270之上包括第一柵電極251 ;在第一柵電極251之上的絕緣膜242 ;與第一柵電極251重疊并且起包括硅的有源層作用的半導(dǎo)體膜253，其中在其間提供該絕緣膜242 ;在半導(dǎo)體膜253之上的源電極254和漏電極255 ;在半導(dǎo)體膜253、源電極254和漏電極255之上的絕緣膜246 ；以及在絕緣膜246之上與半導(dǎo)體膜253重疊的第二柵電極256。另外，絕緣膜247在第二柵電極256之上形成，并且可包括為晶體管101的部件。此外，電容器103在晶體管101的漏電極255和第二柵電極256彼此重疊(其中在其間提供絕緣膜246)的區(qū)域中形成。注意盡管圖4A和圖4B圖示晶體管101是底柵晶體管的情況，但是晶體管101可為頂柵晶體管或底接觸晶體管。另外，盡管晶體管101是溝道蝕刻晶體管，但是晶體管101可為溝道保護(hù)晶體管。此外，盡管圖4A和圖4B圖示晶體管102是底柵晶體管的情況，但是晶體管102可為頂柵晶體管或底接觸晶體管。另外，盡管晶體管102是溝道蝕刻晶體管，但是晶體管102可為溝道保護(hù)晶體管。(實(shí)施例2)
在實(shí)施例2中，將描述包括多個存儲器単元的存儲器裝置的結(jié)構(gòu)的示例及其驅(qū)動方、法。作為示例，圖5圖示NOR型存儲器裝置中的單元陣列的電路圖，其中多個存儲器單元300安排成矩陣。對于包括在圖5中的存儲器裝置中的每個存儲器單元300的結(jié)構(gòu)，可以參照實(shí)施例I中的存儲器單元100的結(jié)構(gòu)的描述。具體地，存儲器単元300包括起存儲器元件作用的晶體管301、以及起開關(guān)元件作用并且可以控制到該晶體管301的第二柵電極的電勢供應(yīng)的晶體管302。另外，存儲器単元300可包括用于保持晶體管301的第二柵電極的電勢的電容器303。存儲器単元300可進(jìn)ー步視需要而包括例如ニ極管、電阻器或電感器等另ー個電路元件。圖5中的單元陣列包括各種布線，例如多個輸入數(shù)據(jù)線Din、多個輸出數(shù)據(jù)線Dout、多個寫入字線WL和多個讀取字線RL等。電カ供應(yīng)電勢或來自單元陣列的驅(qū)動器電路的信號通過這些布線供應(yīng)給存儲器単元300中的每個。因此，這些布線的數(shù)量可以由存儲器單元300的數(shù)量和存儲器単元300的安排確定。 具體地，圖5中的單元陣列包括提供在安排設(shè)置成矩陣的三行和三列中的存儲器単元，并且至少提供輸入數(shù)據(jù)線Dinl至Din3、輸出數(shù)據(jù)線Doutl至Dout3、寫入字線WLl至WL3和讀取字線RLl至RL3。然后，給出連接到輸入數(shù)據(jù)線Dinl、輸出數(shù)據(jù)線Doutl、寫入字線WLl和讀取字線RLl的存儲器單元300中的一個作為將描述的存儲器單元300中的布線和電路元件的連接結(jié)構(gòu)的示例。晶體管302的柵電極連接到寫入字線WL1。晶體管302的源電極和漏電極中的一個連接到輸入數(shù)據(jù)線Dinl，并且晶體管302的源電極和漏電極中的另ー個連接到晶體管301的第二柵電扱。晶體管301的第一柵電極連接到讀取字線RL1。晶體管301的源電極和漏電極中的一個連接到輸出數(shù)據(jù)線Doutl并且晶體管301的源電極和漏電極中的另ー個連接到供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線304。此外，電容器303的一對電極中的一個連接到晶體管301的第二柵電極，并且電容器303的該對電極中的另ー個連接到供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線304。作為示例，圖6圖示NAND型存儲器裝置中的單元陣列的電路圖，其中多個存儲器単元300串聯(lián)連接。對于包括在圖6中的存儲器裝置中的每個存儲器單元的結(jié)構(gòu)，可以參照實(shí)施例I中的存儲器單元100的結(jié)構(gòu)的描述。圖6中的單元陣列包括三列單元陣列，每列中三個存儲器単元串聯(lián)連接。具體地，單元陣列包括提供在三行和三列中的存儲器単元，以及輸入數(shù)據(jù)線Dinl至Din3、輸出數(shù)據(jù)線Doutl至Dout3、寫入字線WLl至WL3、讀取字線RLl至RL3、選擇信號線SELl和SEL2以及電カ供應(yīng)線304。電カ供應(yīng)電勢或來自單元陣列的驅(qū)動器電路的信號通過這些布線供應(yīng)給存儲器単元中的每個。因此，這些布線的數(shù)量可以由存儲器單元300的數(shù)量確定。然后，將描述存儲器單元300中的布線和電路元件的連接結(jié)構(gòu)。例如，關(guān)注連接到到輸入數(shù)據(jù)線Dinl、輸出數(shù)據(jù)線Doutl、寫入字線WLl和讀取字線RLl的存儲器單元300。晶體管302的柵電極連接到寫入字線WLl。晶體管302的源電極和漏電極中的一個連接到輸入數(shù)據(jù)線Dinl，并且晶體管302的源電極和漏電極中的另ー個連接到晶體管301的第二柵電扱。晶體管301的第一柵電極連接到讀取字線RL1。另外，晶體管301在輸出數(shù)據(jù)線Doutl和供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線304之間的彼此鄰近的存儲器單元中串聯(lián)連接。
此外，電容器303的一對電極中的一個連接到晶體管301的第二柵電極，并且電容器303的電極中的另ー個連接到供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線304。然后，將給出圖6中的單元陣列作為示例參照圖21描述根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置的操作。圖21是圖示輸入到布線的信號的電勢隨時間的變化的時序圖。圖21圖示晶體管301和晶體管302是n溝道晶體管并且使用ニ進(jìn)制數(shù)據(jù)的情況。首先，將描述數(shù)據(jù)寫入中存儲器裝置的操作。在數(shù)據(jù)寫入中，當(dāng)具有脈沖的信號輸入到寫入字線WLl吋，該脈沖的電勢(具體地，高電平電勢)供應(yīng)給晶體管302的柵電扱。柵電極連接到寫入字線WLl的每個晶體管302處于導(dǎo)通狀態(tài)。并且，當(dāng)?shù)碗娖诫妱葺斎氲阶x取字線RLl時，低電平電勢供應(yīng)給晶體管301的第一柵電扱。第一柵電極連接到讀取字線RLl的每個晶體管301處于截止?fàn)顟B(tài)。
然后，具有數(shù)據(jù)的信號相繼輸入到輸入數(shù)據(jù)線Dinl至Din3。圖21圖示具有高電平電勢的信號輸入到輸入數(shù)據(jù)線Dinl和輸入數(shù)據(jù)線Din3，并且具有低電平電勢的信號輸入到輸入數(shù)據(jù)線Din2的情況。不用說，輸入到輸入數(shù)據(jù)線Dinl至Din3的信號的電勢的電平根據(jù)數(shù)據(jù)改變。輸入到輸入數(shù)據(jù)線Dinl至Din3的電勢通過處于導(dǎo)通狀態(tài)的晶體管302供應(yīng)給晶體管301的第二柵電扱。晶體管301的閾值電壓的偏移量根據(jù)第二柵電極的電勢確定。具體地，因?yàn)榫哂懈唠娖诫妱莸男盘栞斎氲捷斎霐?shù)據(jù)線Dinl和輸入數(shù)據(jù)線Din3，晶體管301的第二柵電極的電勢在連接到輸入數(shù)據(jù)線Dinl的存儲器単元300和連接到輸入數(shù)據(jù)線Din3的存儲器単元300中的每個處于高電平。即，在這樣的存儲器単元300中，起存儲器元件作用的晶體管301在圖2B中的線130的基礎(chǔ)上操作。另ー方面，因?yàn)榫哂械碗娖诫妱莸男盘栞斎氲捷斎霐?shù)據(jù)線Din2，所以晶體管301的第二柵電極的電勢在連接到輸入數(shù)據(jù)線Din2的存儲器単元300中的每個中處于低電平。即，在這樣的存儲器単元300中，起存儲器元件作用的晶體管301在圖2B中的線131的基礎(chǔ)上操作。當(dāng)具有脈沖的信號到寫入字線WLl的輸入結(jié)束時，柵電極連接到寫入字線WLl的每個晶體管302關(guān)閉。然后，具有脈沖的信號相繼輸入到寫入字線WL2和寫入字線WL3，并且上文的操作在包括寫入字線WL2的存儲器単元和包括寫入字線WL3的每個存儲器單元中相似地重復(fù)。然后，將描述數(shù)據(jù)存儲中存儲器裝置的操作。在數(shù)據(jù)存儲中，寫入字線WLl至WL3中的全部供應(yīng)有具有使晶體管302關(guān)閉的電平的電勢，具體地低電平電勢。因?yàn)榫w管302的截止?fàn)顟B(tài)電流如上文描述的是極低的，所以保持在數(shù)據(jù)寫入中設(shè)置的第二柵電極的電勢的電平。低電平電勢供應(yīng)給讀取字線RLl至RL3中的全部。在圖21的時序圖中，提供保持期以描述數(shù)據(jù)存儲的操作。然而，保持期不必對存儲器的實(shí)際操作提供。然后，將描述數(shù)據(jù)讀取中存儲器裝置的操作。在數(shù)據(jù)讀取中，如在數(shù)據(jù)存儲中那樣，寫入字線WLl至WL3中的全部供應(yīng)有具有使晶體管302關(guān)閉的電平的電勢，具體地低電平電勢。在NAND型存儲器裝置中，鄰近存儲器單元在輸出數(shù)據(jù)線和供應(yīng)有例如地電勢等固定電勢的電カ供應(yīng)線之間彼此串聯(lián)連接。在要讀取存儲器單元中的數(shù)據(jù)的情況下，存儲的ニ進(jìn)制數(shù)據(jù)可以通過該存儲器單元連接到的輸出數(shù)據(jù)線通過連接到與該存儲器単元相同的輸出數(shù)據(jù)線的存儲器単元的控制而是否處于導(dǎo)電狀態(tài)而辨別，其中電カ供應(yīng)線供應(yīng)有例如地電勢等固定電勢。具體地，關(guān)注連接到到輸入數(shù)據(jù)線Dinl、輸出數(shù)據(jù)線Doutl、寫入字線WLl和讀取字線RLl的存儲器単元300，并且考慮讀取存儲在存儲器単元300中的高電平數(shù)據(jù)的情況。為了選擇存儲器單元300連接到的輸出數(shù)據(jù)線Doutl，使SELl和SEL2具有高電平電勢使得使連接到SELl的晶體管320和連接到SEL2的晶體管321處于導(dǎo)通狀態(tài)。然后，連接到存儲器単元300中的晶體管301的第一柵電極的讀取字線RLl具有低電平電勢。此外，讀取字線RL2和RL3供應(yīng)有高電平電勢使得可打開連接到讀取字線RL2和RL3的每個晶體管301。高電平數(shù)據(jù)寫入存儲器単元300的晶體管301的第二柵電扱。即，閾值電壓根據(jù)在圖2B中圖示的起存儲器元件作用的晶體管301的操作而偏移到負(fù)側(cè)并且變成Vttv因此，晶體管301處于導(dǎo)通狀態(tài)。因此，連接到輸出數(shù)據(jù)線Doutl的每個晶體管處于導(dǎo)通狀態(tài)，并且使輸出數(shù)據(jù)線Doutl和供應(yīng)有地電勢的電カ供應(yīng)線進(jìn)入導(dǎo)電，使得使輸出數(shù)據(jù)線Doutl具有與地電勢大致上相同的電勢。隨后，關(guān)注連接到輸入數(shù)據(jù)線Din2、輸出數(shù)據(jù)線Dout2、寫入字線WLl和讀取字線RLl的存儲器単元300，并且考慮讀取存儲在存儲器単元300中的低電平數(shù)據(jù)的情況。為了選擇輸出數(shù)據(jù)線Dout2，使SELl和SEL2具有低電平電勢使得連接到SELl的晶體管320和連接到SEL2的晶體管321打開。然后，連接到存儲器単元300中的晶體管301的第一柵電極的讀取字線RLl具有低電平電勢。此外，讀取字線RL2和RL3供應(yīng)有高電平電勢使得可打開連接到讀取字線RL2和RL3的每個晶體管301。低電平數(shù)據(jù)寫入存儲器単元300的晶體管301的第二柵電扱。即，閾值電壓沒有根據(jù)在圖2B中圖示的起存儲器元件作用的晶體管301的操作而偏移并且變成Vttv因此，晶體管301處于截止?fàn)顟B(tài)。因此，輸出數(shù)據(jù)線Dout2和供應(yīng)有地電勢的電カ供應(yīng)線不導(dǎo)電，并且使輸出數(shù)據(jù)線Dout2具有高阻抗。注意輸出數(shù)據(jù)線Dout中的每個連接到讀取電路，并且讀取電路的輸出信號是存儲器的實(shí)際輸出。注意在實(shí)施例2中，當(dāng)在數(shù)據(jù)讀取中選擇輸出數(shù)據(jù)線吋，圖示使用兩個選擇信號線SELl和SEL2和柵電極連接到這些信號線的晶體管的情況。因?yàn)橹灰?dāng)在數(shù)據(jù)讀取中選擇輸出數(shù)據(jù)線時可以選擇該輸出數(shù)據(jù)線和連接到其的讀取電路處于導(dǎo)電還是不導(dǎo)電就是可接受的?？商峁┲辽侃`個選擇信號線和連接到選擇信號線的晶體管。盡管在實(shí)施例2中，描述了數(shù)據(jù)的寫入、存儲和讀取在多個存儲器単元中相繼進(jìn)行的驅(qū)動方法，但是本發(fā)明不限于該結(jié)構(gòu)。僅具有規(guī)定地址的存儲器單元可受上文的操作。另外，在圖6的單元陣列中，四個布線(輸入數(shù)據(jù)線Din、輸出數(shù)據(jù)線Dout、寫入字線WL和讀取字線RL)連接到每個存儲器單元。然而，在本發(fā)明的存儲器裝置中，連接到每個存儲器単元的布線的數(shù)量不限于四個。布線的數(shù)量和連接結(jié)構(gòu)可視情況確定使得存儲器単元300可以供應(yīng)有控制晶體管301的導(dǎo)通/截止的信號、用于控制晶體管302的開關(guān)的信號和用于供應(yīng)電勢給晶體管301的第二柵電極的信號，并且具有晶體管301的漏極電流量或源電極和漏電極之間的電阻作為數(shù)據(jù)的電勢可以傳送給驅(qū)動器電路。注意在圖21中的時序圖中，輸出數(shù)據(jù)線Doutl、Dout2和Dout3中的陰影部分指示沒有確定數(shù)據(jù)的狀態(tài)。此外，盡管每個信號垂直上升和下降，但是本領(lǐng)域內(nèi)技術(shù)人員容易理 解實(shí)際信號的波形由于信號線的負(fù)載、噪聲等的影響而變鈍。
然后，將給出圖5中的單元陣列作為示例參照圖7描述根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置的操作。圖7是圖示輸入到布線的信號的電勢隨時間的變化的時序圖。圖7圖示晶體管301和晶體管302是n溝道晶體管并且使用ニ進(jìn)制數(shù)據(jù)的情況。首先，將描述數(shù)據(jù)寫入中存儲器裝置的操作。在數(shù)據(jù)寫入中，當(dāng)具有脈沖的信號輸入到寫入字線WLl吋，該脈沖的電勢(具體地，高電平電勢)供應(yīng)給晶體管302的柵電扱。柵電極連接到寫入字線WLl的每個晶體管302處于導(dǎo)通狀態(tài)。另ー方面，具有低于圖示起存儲器元件作用的晶體管的操作的圖2B中的Vth1的電勢的信號輸入到讀取字線RLl ;從而，第一柵電極連接到讀取字線RLl的每 個晶體管301保持截止。然后，具有數(shù)據(jù)的信號相繼輸入到輸入數(shù)據(jù)線Dinl至Din3。盡管圖7圖示具有高電平電勢的信號輸入到輸入數(shù)據(jù)線Dinl至Din3中的每個。不用說，輸入到輸入數(shù)據(jù)線Dinl至Din3的信號的電勢的電平根據(jù)數(shù)據(jù)內(nèi)容改變。此外，在使用ニ進(jìn)制數(shù)據(jù)的情況下，只要輸入到輸入數(shù)據(jù)線Dinl至Din3的信號的電勢對應(yīng)于兩種電カ供應(yīng)電壓(例如，Vdd和Vss)就是可接受的。在使用具有三個或更多值的多值數(shù)據(jù)的情況下，電勢的電平的種類可基于在數(shù)據(jù)中使用的基數(shù)確定。輸入到輸入數(shù)據(jù)線Dinl至Din3的電勢通過處于導(dǎo)通狀態(tài)的晶體管302供應(yīng)給晶體管301的第二柵電扱。晶體管301的閾值電壓中的偏移量根據(jù)第二柵電極的電勢確定。當(dāng)具有脈沖的信號到寫入字線WLl的輸入結(jié)束時，柵電極連接到寫入字線WLl的每個晶體管302關(guān)閉。然后，具有脈沖的信號相繼輸入到寫入字線WL2和寫入字線WL3，并且上文的操作在具有寫入字線WL2的存儲器単元和具有寫入字線WL3的每個存儲器單元中相似地重復(fù)。然后，將描述數(shù)據(jù)存儲中存儲器裝置的操作。在數(shù)據(jù)存儲中，寫入字線WLl至WL3中的全部供應(yīng)有具有使晶體管302關(guān)閉的電平的電勢，具體地低電平電勢。因?yàn)榫w管302的截止?fàn)顟B(tài)電流如上文描述的是極低的，所以保持在數(shù)據(jù)寫入中設(shè)置的第二柵電極的電勢的電平。此外，讀取字線RLl至RL3中的全部供應(yīng)有具有使晶體管301關(guān)閉的電平的電勢，具體地低于圖示起存儲器元件作用的晶體管的操作的圖2B中的Vth1的電勢。在圖7的時序圖中，提供保持期以便描述數(shù)據(jù)存儲的操作。然而，保持期不必須對存儲器的實(shí)際操作提供。然后，將描述數(shù)據(jù)讀取中存儲器裝置的操作。在數(shù)據(jù)讀取中，如在數(shù)據(jù)存儲中那樣，寫入字線WLl至WL3中的全部供應(yīng)有具有使晶體管302關(guān)閉的電平的電勢，具體地低電平電勢。另ー方面，在數(shù)據(jù)讀取中，具有脈沖的信號相繼輸入到讀取字線RLl至RL3。具體地，首先，當(dāng)具有脈沖的信號輸入到讀取字線RLl吋，該脈沖的電勢(具體地，高于圖示起存儲器元件作用的晶體管的操作的圖2B中的Vth1并且低于Vthci的電勢或高于Vthci的電勢)施加于晶體管301的第一柵電扱。當(dāng)晶體管301的第一柵電極供應(yīng)有高于圖示起存儲器元件作用的晶體管的操作的圖2B中的Vth1并且低于Vthci的電勢或高于Vthci的電勢時，漏極電流或晶體管301的源電極和漏電極之間的電阻根據(jù)在數(shù)據(jù)讀取前最后一次數(shù)據(jù)寫入中設(shè)置的閾值電壓來確定。具有晶體管301的漏極電流量或晶體管301的源電極和漏電極之間的電阻作為數(shù)據(jù)的電勢，即連接到輸出數(shù)據(jù)線Doutl至Dout3的晶體管301的源電極和漏電極中的ー個的電勢通過輸出數(shù)據(jù)線Doutl至Dout3供應(yīng)給驅(qū)動器電路。注意供應(yīng)給輸出數(shù)據(jù)線Doutl至Dout3的電勢的電平根據(jù)寫入存儲器単元的數(shù)據(jù)確定。因此，在理想觀點(diǎn)中，當(dāng)具有相同值的數(shù)據(jù)存儲在多個存儲器中時具有相同電平的電勢應(yīng)該供應(yīng)給連接到存儲器単元的輸出數(shù)據(jù)線中的全部。然而，實(shí)際上，存在晶體管301或晶體管302的特性在存儲器単元之中變化的情況；從而，即使要讀取的數(shù)據(jù)中的全部具有相同值，供應(yīng)給輸出數(shù)據(jù)線的電勢也變化，使得電勢的值有時可以寬闊地分布。因此，其中即使當(dāng)在供應(yīng)給輸出數(shù)據(jù)線Doutl至Dout3的電勢中發(fā)生微小變化時可以生成包括從上文的電勢讀取的數(shù)據(jù)并且具有根據(jù)期望規(guī)范處理的振幅和波形的信號的讀取電路在存儲器裝置中作為驅(qū)動器電路提供。圖9圖示讀取電路的電路圖的示例。圖9中的該讀取電路包括晶體管310_1至310_3 (其起用于控制輸出數(shù)據(jù)線Doutl至Dout3的電勢輸入到讀取電路的開關(guān)元件的作用)以及起電阻器作用的晶體管311_1至311_3。另外，圖9中的讀取電路包括運(yùn)算放大器312_1 至 312_3。
具體地，晶體管311_1至311_3的柵電極分別連接到晶體管311_1至311_3的漏電極。另外，高電平電力供應(yīng)電勢Vdd供應(yīng)給這些柵電極和漏電極。此外，晶體管311_1至311_3的源電極分別連接到運(yùn)算放大器312_1至312_3的同相輸入端子(+ )。因此，晶體管311_1至311_3起連接在供應(yīng)有電力供應(yīng)電勢Vdd的節(jié)點(diǎn)和運(yùn)算放大器312_1至312_3的同相輸入端子(+ )之間的電阻器的作用。注意盡管在圖9中，柵電極連接到漏電極的晶體管用作電阻器，但是本發(fā)明不限于此。備選地，可以使用起電阻器作用的元件。此外，起開關(guān)元件作用的晶體管310_1至310_3的柵電極分別連接到位線BLl至BL3。然后，輸出數(shù)據(jù)線Doutl至Dout3和晶體管311_1至311_3的源電極之間的連接根據(jù)位線BLl至BL3的電勢來控制。例如，當(dāng)晶體管310_1打開時，存儲器單元300中的晶體管301和讀取電路中的晶體管3111串聯(lián)連接。然后，該連接的節(jié)點(diǎn)處的電勢Vdata供應(yīng)給運(yùn)算放大器312_1至312_3的同相輸入端子(+ )。電勢Vdata的電平根據(jù)晶體管301的源電極和漏電極之間的電阻與晶體管311_1的源電極和漏電極之間的電阻之比來確定；從而，電勢Vdata的電平反映讀取數(shù)據(jù)的值。相反，運(yùn)算放大器312_1至312_3的反相輸入端子(_)供應(yīng)有參考電勢Vref。輸出端子的電勢Vout的電平可以根據(jù)電勢Vdata的電平關(guān)于參考電勢Vref而變化。從而，可以獲得間接包括數(shù)據(jù)的信號。注意即使具有相同值的數(shù)據(jù)存儲在存儲器単元中，也由于存儲器単元的特性中的變化而發(fā)生讀取電勢Vdata的電平中的波動，使得電勢的值有時可以寬闊地分布。參考電勢Vref的電平考慮節(jié)點(diǎn)的電勢Vdata中的波動來確定以準(zhǔn)確地讀取數(shù)據(jù)的值。另外，盡管在圖9中，對每個輸出數(shù)據(jù)線使用用于讀取數(shù)據(jù)的ー個運(yùn)算放大器，但是運(yùn)算放大器的數(shù)量不限于此。當(dāng)使用n值數(shù)據(jù)(n是2或更大的自然數(shù))時，對每個輸出數(shù)據(jù)線使用的運(yùn)算放大器的數(shù)量是(n-1)。然后，將描述數(shù)據(jù)擦除中存儲器裝置的操作。在數(shù)據(jù)擦除中，如在數(shù)據(jù)寫入中那樣，當(dāng)具有脈沖的信號輸入到寫入字線WLl吋，該脈沖的電勢(具體地，高電平電勢)供應(yīng)給晶體管302的柵電扱。柵電極連接到寫入字線WLl的每個晶體管302處于導(dǎo)通狀態(tài)。另ー方面，具有低于圖示起存儲器元件作用的晶體管的操作的圖2B中的Vth1的電勢的信號輸入到讀取字線RLl ;從而，第一柵電極連接到讀取字線RLl的每個晶體管301保持截止。 例如地電勢等固定電勢供應(yīng)給輸入數(shù)據(jù)線Dinl至Din3。圖7圖示具有低電平電勢的信號輸入到輸入數(shù)據(jù)線Dinl至Din3中的全部的情況。輸入到輸入數(shù)據(jù)線Dinl至Din3的處于低電平的低電平固定電勢通過處于導(dǎo)通狀態(tài)的晶體管302供應(yīng)給晶體管301的第二柵電扱。晶體管301的閾值電壓的電平根據(jù)第二柵電極的電勢而復(fù)位。當(dāng)具有脈沖的信號到寫入字線WLl的輸入結(jié)束時，柵電極連接到寫入字線WLl的每個晶體管302關(guān)閉。然后，具有脈沖的信號相繼輸入到寫入字線WL2和寫入字線WL3，并且上文的操作在具有寫入字線WL2的存儲器単元和具有寫入字線WL3的每個存儲器單元中相似地重復(fù)。在圖7的時序圖中，提供擦除期來描述擦除操作。然而，在存儲器的實(shí)際操作中， 該擦除期不是必需的。在該情況下，可寫入另ー個數(shù)據(jù)以便對已寫入的數(shù)據(jù)進(jìn)行重寫。根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置具有其中不必須提供擦除期的優(yōu)勢。盡管在實(shí)施例2中，描述了其中數(shù)據(jù)的寫入、存儲、讀取和擦除在多個存儲器単元中相繼進(jìn)行的驅(qū)動方法，但是本發(fā)明不限于該結(jié)構(gòu)。僅具有規(guī)定地址的存儲器單元可受上文的操作。另外，在圖5的單元陣列中，四個布線(輸入數(shù)據(jù)線Din、輸出數(shù)據(jù)線Dout、寫入字線WL和讀取字線RL)連接到每個存儲器單元。然而，在本發(fā)明的存儲器裝置中，連接到每個存儲器単元的布線的數(shù)量不限于四個。布線的數(shù)量和連接結(jié)構(gòu)可視情況確定使得存儲器単元300可以供應(yīng)有控制晶體管301的導(dǎo)通/截止的信號、用于控制晶體管302的開關(guān)的信號和用于供應(yīng)電勢給晶體管301的第二柵電極的信號，并且具有晶體管301的漏極電流量或源電極和漏電極之間的電阻作為數(shù)據(jù)的電勢可以傳送給驅(qū)動器電路。然后，給出使用圖5中的單元陣列的存儲器裝置作為示例，并且描述根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置中的驅(qū)動器電路的結(jié)構(gòu)。圖8圖示根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置的結(jié)構(gòu)的框圖作為示例。注意在圖8的該框圖中，存儲器裝置中的電路根據(jù)它們的功能分類并且圖示分開的框。然而，難以完全根據(jù)它們的功能將實(shí)際電路分類，并且一個電路具有多個功能是可能的。圖8中的存儲器裝置包括多個存儲器単元安排成矩陣的單元陣列500，以及用于控制該單元陣列500的驅(qū)動的驅(qū)動器電路501。該驅(qū)動器電路501包括生成具有從該單元陣列500讀取的數(shù)據(jù)的信號的讀取電路302、選擇包括在該單元陣列500每行中的存儲器單元的字線驅(qū)動器電路503、控制選擇的存儲器單元中的數(shù)據(jù)寫入和擦除的數(shù)據(jù)線驅(qū)動器電路504、以及控制該讀取電路502、字線驅(qū)動器電路503和數(shù)據(jù)線驅(qū)動器電路504的操作的控制電路505。此外，該字線驅(qū)動器電路503包括字線解碼器506。另外，該數(shù)據(jù)線驅(qū)動器電路504包括數(shù)據(jù)線解碼器508和數(shù)據(jù)線選擇器509。注意，只要根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置至少包括單元陣列500就是可接受的。單元陣列和其中驅(qū)動器電路的部分或全部連接到單元陣列的存儲器模塊也歸類成根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置。該存儲器模塊可提供有可以安裝在印刷布線板等上的連接端子，并且可用樹脂等保護(hù)，即，可以被封裝。此外，上文的驅(qū)動器電路501的全部或部分可在與單元陣列500相同的襯底或與單元陣列500不同的襯底之上形成。在驅(qū)動器電路501的全部或部分提供在與單元陣列500不同的襯底之上的情況下，驅(qū)動器電路501的全部或部分可以通過FPC(柔性印刷電路)等連接到單元陣列500。在該情況下，驅(qū)動器電路501的部分可通過COF (膜上芯片)法連接到FPC。此外，驅(qū)動器電路501的全部或部分可通過COG (玻璃上芯片)連接到單元陣列500。當(dāng)單元陣列500和驅(qū)動器電路501在一個襯底之上形成時，連接到存儲器裝置的外部電路的部件的數(shù)量減少；因此，可以通過組裝步驟和檢查步驟的數(shù)量中的減少而實(shí)現(xiàn)成本減少。此外，接觸點(diǎn)的數(shù)量可以在存 儲器裝置和外部電路彼此連接的連接部分中減少；從而，可以防止產(chǎn)量的減小，并且可以防止由于連接部分的機(jī)械脆弱性引起的可靠性的降低。備選地，僅驅(qū)動頻率低于其他電路的相對低的頻率的電路(例如字線驅(qū)動器電路503、數(shù)據(jù)線選擇器509等)可以在與單元陣列500相同的襯底之上形成。從而，當(dāng)驅(qū)動器電路501的部分提供在與提供有單元陣列500相同的襯底之上時，可以在某種程度上享有下列優(yōu)勢例如可以避免由連接缺陷引起的產(chǎn)量中的減少，可以避免連接部分中的機(jī)械脆弱性，并且可以通過組裝步驟和檢查步驟的數(shù)量中的減少而降低成本。此外，與單元陣列500和驅(qū)動器電路501的全部在一個襯底之上形成的情況相比可以增強(qiáng)具有高驅(qū)動頻率的電路的性能性質(zhì)。當(dāng)具有地址(Ax，Ay)作為數(shù)據(jù)的信號AD輸入到存儲器裝置時，控制電路505將作為與地址中的列方向有關(guān)的數(shù)據(jù)的地址Ax以及作為與地址中的行方向有關(guān)的數(shù)據(jù)的地址Ay分別傳送到數(shù)據(jù)線驅(qū)動器電路504和字線驅(qū)動器電路503。另外，控制電路505將包括輸入到存儲器裝置的數(shù)據(jù)的信號DATA傳送到數(shù)據(jù)線驅(qū)動器電路504。數(shù)據(jù)是寫入、讀取還是擦除由供應(yīng)給控制電路505的信號RE (讀取使能)、WE (寫入使能)、EE (擦除使能)等確定。注意當(dāng)多個單元陣列500提供在存儲器裝置中時，用于選擇單元陣列的信號CE (芯片使能)可輸入到控制電路505。當(dāng)數(shù)據(jù)寫入的操作由信號WE選擇時，具有脈沖的信號由包括在字線驅(qū)動器電路503中的字線解碼器506響應(yīng)于來自控制電路505的指令而輸入到對應(yīng)于地址Ay的寫入字線WL。另ー方面，當(dāng)數(shù)據(jù)寫入的操作由信號WE選擇時，數(shù)據(jù)線解碼器508響應(yīng)于來自控制電路505的指令供應(yīng)用于控制數(shù)據(jù)線選擇器509的操作的信號到數(shù)據(jù)線驅(qū)動器電路504中的數(shù)據(jù)線選擇器509。在數(shù)據(jù)線選擇器509中，具有數(shù)據(jù)的信號DATA根據(jù)來自數(shù)據(jù)線解碼器508的信號采樣并且該采樣的信號輸入到對應(yīng)于地址Ax的輸入數(shù)據(jù)線Din。當(dāng)數(shù)據(jù)讀取的操作由信號RE選擇時，具有脈沖的信號由包括在字線驅(qū)動器電路503中的字線解碼器506響應(yīng)于來自控制電路505的指令輸入到對應(yīng)于地址Ay的讀取字線RL。另ー方面，當(dāng)數(shù)據(jù)讀取的操作由信號RE選擇時，在讀取電路502中，對應(yīng)于地址Ax的位線BL的電勢響應(yīng)于來自控制電路505的指令進(jìn)行控制，使得310_1至310_3中對應(yīng)于地址Ax的晶體管的晶體管被導(dǎo)通。然后，存儲在具有對應(yīng)地址的存儲器單元中的數(shù)據(jù)使用對應(yīng)于地址Ax的輸出數(shù)據(jù)線Dout的電勢而讀取，并且生成具有該數(shù)據(jù)的信號。當(dāng)數(shù)據(jù)擦除的操作由信號EE選擇時，具有脈沖的信號從包括在字線驅(qū)動器電路503中的字線解碼器506響應(yīng)于來自控制電路505的指令而輸入到對應(yīng)于地址Ay的寫入字線WL。另ー方面，當(dāng)數(shù)據(jù)擦除的操作由信號EE選擇時，數(shù)據(jù)線解碼器508響應(yīng)于來自控制電路505的指令供應(yīng)用于控制數(shù)據(jù)線選擇器509的操作的信號到數(shù)據(jù)線驅(qū)動器電路504中的數(shù)據(jù)線選擇器509。在數(shù)據(jù)線選擇器509中，用于擦除數(shù)據(jù)的信號根據(jù)來自數(shù)據(jù)線解碼器508的信號而輸入到對應(yīng)于地址Ax的輸入數(shù)據(jù)線Din。注意，盡管在圖8中的存儲器裝置中，字線驅(qū)動器電路503控制信號到寫入字線WL的輸入和信號到讀取字線RL的輸入，但是本發(fā)明不限于該結(jié)構(gòu)。控制信號到寫入字線WL的輸入的驅(qū)動器電路和控制信號到讀取字線RL的輸入的驅(qū)動器電路可提供在存儲器裝置中。本實(shí)施例可以通過視情況與上文描述的實(shí)施例中的任何實(shí)施例組合而實(shí)現(xiàn)。(實(shí)施例3)
給出溝道蝕刻底柵晶體管作為示例，并且將描述根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置的制造方法。注意在實(shí)施例3中，氧化物半導(dǎo)體膜用作起存儲器元件作用的晶體管和起開關(guān)元件作用的晶體管兩者中的有源層的情況給出作為示例來描述。
如在圖IOA中圖示的，柵電極401和柵電極402在具有絕緣表面的襯底400之上形成。盡管對于可以用作具有絕緣表面的襯底400的襯底沒有特別限制，但是該襯底需要具有高到足夠耐受至少要在后面的步驟中進(jìn)行的熱處理。例如，可以使用通過玻璃熔合エ藝或浮法エ藝形成的玻璃襯底。在使用玻璃襯底并且要在后面的步驟中進(jìn)行熱處理的溫度高的情況下，優(yōu)選使用應(yīng)變點(diǎn)在730°C或更高的玻璃襯底。作為玻璃襯底，例如，使用例如鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋇硼硅酸鹽玻璃等玻璃材料。注意一般來說，通過包含比氧化硼更大量的氧化鋇(BaO)，可以獲得耐熱并且更實(shí)用的玻璃襯底。因此，優(yōu)選使用以BaO的量大于B2O3的量的方式包含BaO和B2O3的玻璃襯底。注意作為上文的玻璃襯底，可使用用例如陶瓷襯底、石英襯底或藍(lán)寶石襯底等絕緣體形成的襯底。備選地，可使用結(jié)晶玻璃等?？墒褂帽砻嫣峁┯薪^緣層的不銹合金等的金屬襯底。此外，用例如塑料等柔性合成樹脂形成的襯底一般趨于具有低的溫度上限，但是可以用作襯底400只要該襯底可以耐受后面的制造步驟中的處理溫度即可。塑料襯底的示例包括以聚對苯ニ甲酸こニ酯(PET)、聚醚砜(PES)、聚萘ニ甲酸こニ酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亞胺(PEI )、多芳基化合物(PAR)、聚對苯ニ甲酸丁ニ酯(PBT)、聚酰亞胺、丙烯腈ニこ烯丁ニ烯樹脂、聚氯こ烯、聚丙烯、聚こ酸こ烯酯、丙烯酸樹脂等為代表的聚酷。充當(dāng)基底膜的絕緣膜可在襯底400和柵電極401與柵電極402之間形成。作為該基底膜，例如可以使用單層氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氮化鋁膜或氮氧化鋁膜或多個這些膜的疊層。特別地，例如氮化硅膜、氮氧化硅膜、氮化鋁膜或氮氧化鋁膜的具有高阻擋性質(zhì)的絕緣膜用于該基底膜，使得可以防止氣氛中的雜質(zhì)(例如水分或氫等)或包括在襯底400中的雜質(zhì)(例如堿金屬或重金屬等)進(jìn)入氧化物半導(dǎo)體膜、柵極絕緣膜或在氧化物半導(dǎo)體膜和另ー個絕緣膜之間的界面處及其附近。在本說明書中，氧氮化物指包括比氮更多的氧的物質(zhì)，并且氮氧化物指包括比氧更多的氮的物質(zhì)。柵電極401和402可以用使用導(dǎo)電膜中的ー個或多個的單層或疊層形成，這些導(dǎo)電膜使用例如鑰、鈦、鉻、鉭、鎢、釹或鈧等金屬材料或包括這些金屬材料中的任何材料作為主成分的合金材料或這些金屬的氮化物。注意如果鋁或銅可以耐受在后面的步驟中進(jìn)行的熱處理的溫度，則鋁或銅也可以用作這樣的金屬材料。鋁或銅優(yōu)選與耐火金屬材料組合以便防止低耐熱性的問題和腐蝕的問題。作為耐火金屬材料，可以使用鑰、鈦、鉻、鉭、鎢、釹、銳等。例如，作為柵電極401和402的雙層結(jié)構(gòu)，下列結(jié)構(gòu)是優(yōu)選的其中鑰膜層疊在鋁膜之上的雙層結(jié)構(gòu)，其中鑰膜層疊在銅膜之上的雙層結(jié)構(gòu)，其中氮化鈦膜或氮化鉭膜層疊在銅膜之上的雙層結(jié)構(gòu)，以及其中層疊氮化鈦膜和鑰膜的雙層結(jié)構(gòu)。作為柵電極401和402的三層結(jié)構(gòu)，下列結(jié)構(gòu)是優(yōu)選的其中鋁膜、鋁和硅的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜用作中間層并且夾在從鎢膜、氮化鎢膜、氮化鈦膜或鈦膜選擇的用作頂層和底層的兩個膜之間的層疊結(jié)構(gòu)。
此外，當(dāng)例如氧化銦膜、氧化銦和氧化錫的合金膜、氧化銦和氧化鋅的合金膜、氧化鋅膜、氧化鋅鋁膜、氧氮化鋅鋁膜、氧化鋅鎵膜等透光氧化物導(dǎo)電膜用作柵電極401和402時，可以提高像素部分的孔徑比。柵電極401和402的厚度各自是IOnm至400nm,優(yōu)選為IOOnm至200nm。在實(shí)施例3中，在柵電極的導(dǎo)電膜通過使用鎢靶濺射形成具有150nm的厚度后，導(dǎo)電膜通過蝕刻而處理(圖案化)成期望的形狀，由此形成柵電極401和402。注意因?yàn)樘岣吡伺c在其之上形成的柵極絕緣層的覆蓋，所以優(yōu)選形成的柵電極的端部為錐形。注意，抗蝕劑掩模可通過噴墨法形成?？刮g劑掩模通過噴墨法的形成不需要光掩模；從而，可以減少制造成本。接著，柵極絕緣膜403在柵電極401和402之上形成。柵極絕緣膜403通過等離子體CVD、濺射等而形成具有氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鉭膜的單層結(jié)構(gòu)或疊層結(jié)構(gòu)。優(yōu)選柵極絕緣膜403盡可能少地包括例如水分或氫等雜質(zhì)。在通過濺射形成氧化硅膜的情況下，硅靶或石英靶用作靶，并且氧氣或氧氣和氬氣的混合氣體用作濺射氣體。通過去除雜質(zhì)使其成為本征氧化物半導(dǎo)體或大致上本征氧化物半導(dǎo)體(高度純化的氧化物半導(dǎo)體)的氧化物半導(dǎo)體對于界面態(tài)和界面電荷極敏感；因此，高度純化的氧化物半導(dǎo)體和柵極絕緣膜403之間的界面是重要的。因此，與高度純化的氧化物半導(dǎo)體接觸的柵極絕緣膜(GI)需要具有更高的質(zhì)量。例如，因?yàn)榭梢孕纬删哂懈吣褪茈妷旱闹旅芨哔|(zhì)量絕緣膜，所以優(yōu)選使用微波(2. 45GHz)高密度等離子體CVD。這是因?yàn)楫?dāng)高度純化的氧化物半導(dǎo)體與高質(zhì)量柵極絕緣膜緊密接觸吋，可以減少界面態(tài)并且界面性質(zhì)可以是有利的。不用說，可以應(yīng)用例如濺射或等離子體CVD等其他膜形成方法，只要高質(zhì)量絕緣膜可以作為柵極絕緣膜形成即可。此外，通過在絕緣膜形成后進(jìn)行的熱處理形成其與氧化物半導(dǎo)體的界面的質(zhì)量和特性提高的絕緣膜是可能的。在任何情況下，形成作為柵極絕緣膜具有有利的膜質(zhì)量并且可以減少與氧化物半導(dǎo)體的界面態(tài)密度來形成有利的界面的絕緣膜。柵極絕緣膜403可以形成來具有其中層疊了使用具有高阻擋性質(zhì)的材料形成的絕緣膜和例如氧化硅膜或氧氮化硅膜等具有較低氮比例的絕緣膜的結(jié)構(gòu)。在該情況下，例如氧化硅膜或氧氮化硅膜等的絕緣膜在具有高阻擋性質(zhì)的絕緣膜和氧化物半導(dǎo)體膜之間形成。作為具有高阻擋性質(zhì)的絕緣膜，例如可以給出氮化硅膜、氮氧化硅膜、氮化鋁膜或氮氧化鋁膜等。利用具有高阻擋性質(zhì)的絕緣膜，可以防止氣氛中的雜質(zhì)(例如水分或氫等)或包括在襯底400中的雜質(zhì)(例如堿金屬或重金屬等)進(jìn)入氧化物半導(dǎo)體膜、柵極絕緣膜403或在氧化物半導(dǎo)體膜和另ー個絕緣膜之間的界面處及其附近。另外，形成例如氧化硅膜或氧氮化硅膜等具有較低氮比例的絕緣膜以便與氧化物半導(dǎo)體膜接觸，使得可以防止具有高阻擋性質(zhì)的絕緣膜與氧化物半導(dǎo)體膜直接接觸。例如，具有50nm至200nm (含)的厚度的氮化娃膜(SiNy (y>0))通過派射形成為第一柵極絕緣膜，并且具有5nm至300nm (包括在內(nèi))的厚度的氧化硅膜(SiOx (x>0))層疊在該第一柵極絕緣膜之上作為第二柵極絕緣膜；從而，這些膜可用作IOOnm厚的柵極絕緣膜403。柵極絕緣膜403的厚度可根據(jù)晶體管需要的特性視情況確定并且可近似是350nm至 400nm。在實(shí)施例3中，形成具有通過濺射形成的具有IOOnm厚度的氧化硅膜層疊在通過濺射形成的具有50nm厚度的氮化硅膜之上的結(jié)構(gòu)的柵極絕緣膜403。為了在柵極絕緣膜403中盡可能少地包含氫、羥基和水分，優(yōu)選在其之上形成有柵電極401和402的襯底400在濺射設(shè)備的預(yù)熱室中預(yù)熱而作為膜形成的預(yù)處理，使得例如吸收在襯底400上的水分或氫等雜質(zhì)被消除和去除。注意預(yù)熱的溫度是100°C至400°C(含)，優(yōu)選為150°C至300°C (含)。作為提供在預(yù)熱室中的排空單元，優(yōu)選低溫泵。注意該預(yù)熱處理可以省略。接著，在柵極絕緣膜403之上，氧化物半導(dǎo)體膜404形成為具有2nm至200nm(含)、優(yōu)選為3nm至50nm (含)、更優(yōu)選為3nm至20nm (含)的厚度。氧化物半導(dǎo)體膜404通過使用氧化物半導(dǎo)體作為靶而濺射形成。此外，氧化物半導(dǎo)體膜404可以通過在稀有氣體(例如，氬)氣氛、氧氣氛或包括稀有氣體(例如，氬)和氧的混合氣氛中濺射形成。注意在氧化物半導(dǎo)體膜404通過濺射形成之前，優(yōu)選通過引入氬氣并且產(chǎn)生等離子體的反濺射去除在柵極絕緣膜403的表面上的塵埃。該反濺射指其中不向靶側(cè)施加電壓，RF電源用于在氬氣氛中向襯底側(cè)施加電壓來將表面改性的方法。注意可使用氮?dú)夥?、氦氣氛等代替氬氣氛。備選地，可使用向其添加氧、氧化氮等的氬氣氛。備選地，可使用向其添加氯、四氟化碳等的氬氣氛。對于氧化物半導(dǎo)體膜404，可以使用如上文描述的那樣的氧化物半導(dǎo)體。在實(shí)施例3中，作為氧化物半導(dǎo)體膜404，使用具有30nm厚度的In-Ga-Zn-O基非單晶膜，其通過使用包括銦(In)、鎵(Ga)和鋅(Zn)的氧化物半導(dǎo)體靶的濺射方法獲得。在使用濺射的情況下，包含2wt%至10wt% (含)的SiO2的靶可用于膜形成。包括In、Ga和Zn的氧化物半導(dǎo)體靶的填充率是90%至100% (含)，優(yōu)選為95%至99. 9% (含)。通過使用具有高填充率的氧化物半導(dǎo)體靶，形成致密的氧化物半導(dǎo)體膜。氧化物半導(dǎo)體膜404采用襯底保持在維持于降壓的處理室中，已從其去除氫和水分的濺射氣體引入處理室并且去除其中剰余的水分，并且金屬氧化物用作靶這樣的方式在襯底400之上形成。在膜形成中襯底溫度可為100°C至600°C (含)，優(yōu)選為200°C至400°C(含)。進(jìn)行膜形成并且加熱襯底，由此可以減少包含在形成的氧化物半導(dǎo)體層中的雜質(zhì)的濃度。另外，可以減少由濺射引起的損傷。為了去除處理室中剰余的水分，優(yōu)選使用捕集真空泵。例如，優(yōu)選使用低溫泵、離子泵或鈦升華泵。排空單元可為提供有冷阱的渦輪泵。在用低溫泵排空的沉積室中，例如去除氫原子、例如水(H2O)等包含氫原子的化合物(更優(yōu)選、為，以及包含碳原子的化合物)等，由此可以減少在沉積室中形成的氧化物半導(dǎo)體膜中的雜質(zhì)的濃度。作為沉積條件的ー個示例，襯底和靶之間的距離是100mm，壓強(qiáng)是0.6Pa，直流(DC)電源是0. 5kW,并且氣氛是氧氣氛(氧流率的比例是100%)。注意因?yàn)榭梢詼p少也稱為顆粒并且在膜形成中產(chǎn)生的塵埃并且膜厚可以是均勻的，所以優(yōu)選脈沖直流(DC)電源。氧化物半導(dǎo)體膜優(yōu)選為具有5nm至30nm (含)的厚度。因?yàn)檫m當(dāng)?shù)暮穸热Q于使用的氧化物半導(dǎo)體材料，所以厚度可以根據(jù)材料而視情況確定。為了使氧化物半導(dǎo)體膜404盡可能不包含例如氫、羥基團(tuán)或水分等雜質(zhì)，優(yōu)選在膜形成之前將提供有柵極絕緣膜403的襯底400在濺射設(shè)備的預(yù)熱室中預(yù)熱，使得例如吸收在襯底400上的水分或氫等雜質(zhì)被消除和去除。注意預(yù)熱溫度是100°C至400°C (含)，優(yōu)選為150°C至300°C (含)。作為提供在預(yù)熱室中的排空單元，優(yōu)選低溫泵。注意該預(yù)熱處理可以省略。另外，在形成絕緣膜411之前，預(yù)熱可相似地對其上形成有源電極407、漏電極408、源電極409和漏電極410的襯底400進(jìn)行。
濺射的示例包括RF濺射法(其中高頻電源用于濺射電源)、DC濺射法和脈沖DC濺射法(其中采用脈沖方式施加偏壓)。RF濺射法主要在形成絕緣膜的情況下使用，并且DC濺射法主要在形成金屬膜的情況下使用。另外，還存在多源濺射設(shè)備，其中可以設(shè)置多個不同材料的靶。利用該多源濺射設(shè)備，不同材料的膜可以形成為在相同室中層疊，或者多種材料的膜可以通過在相同室中同時放電而形成。備選地，可以使用在室內(nèi)提供有磁系統(tǒng)并且用于磁控濺射的濺射設(shè)備，或用于ECR濺射(其中使用通過使用微波產(chǎn)生的等離子體而不使用輝光放電)的濺射設(shè)備。此外，作為使用濺射的沉積法，可以是使用靶物質(zhì)和濺射氣體成分通過其在膜形成期間彼此化學(xué)反應(yīng)來形成它們的薄化合物膜的反應(yīng)濺射，或在膜形成期間也施加電壓于襯底的偏置濺射。柵極絕緣膜403和氧化物半導(dǎo)體膜404可連續(xù)形成而不暴露于空氣。連續(xù)的膜形成而不暴露于空氣使獲得疊層之間沒有被氣氛成分或在空氣中浮動的雜質(zhì)元素(例如水、碳?xì)浠衔锏?污染的每個界面成為可能。因此，可以減少晶體管的特性中的變化。接著，如在圖IOB中圖示的，氧化物半導(dǎo)體膜404通過蝕刻等處理(圖案化)成期望的形狀，由此島狀氧化物半導(dǎo)體膜405和406在這些島狀氧化物半導(dǎo)體膜405和406與柵電極401和402重疊的位置中在柵極絕緣膜403之上形成。用于形成島狀氧化物半導(dǎo)體膜405和406的抗蝕劑掩?？赏ㄟ^噴墨法形成?？刮g劑掩模通過噴墨法的形成不需要光掩模；從而，可以減少制造成本。在接觸孔形成于柵極絕緣膜403中的情況下，形成該接觸孔的步驟可以在島狀氧化物半導(dǎo)體膜405和406的形成時進(jìn)行。注意用于形成島狀氧化物半導(dǎo)體膜405和406的蝕刻可為濕法蝕刻、干法蝕刻、或干法蝕刻和濕法蝕刻兩者。作為用于干法蝕刻的蝕刻氣體，可以使用包含氯的氣體(例如氯(Cl2)、氯化硼(BC13)、氯化硅(SiCl4)或四氯化碳(CCl4)等氯基氣體)。備選地，可以使用包含氟的氣體(例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等氟基氣體)；溴化氫(HBr);氧(02);添加例如氦(He)或氬(Ar)等稀有氣體的這些氣體中的任何氣體等。作為干法蝕刻，可以使用平行板RIE (反應(yīng)離子蝕刻)或ICP (感應(yīng)耦合等離子體)蝕刻。為了將膜蝕刻成期望的形狀，視情況調(diào)整蝕刻條件(施加于線圈狀電極的電功率量、施加于襯底側(cè)上的電極的電功率量、該襯底側(cè)上的該電極的溫度等)。作為用于濕法蝕刻的蝕刻劑，可以使用磷酸、こ酸和硝酸等的混合溶液。備選地，可使用IT0-07N (由Kanto Chemical Co. , Inc.制造)。在濕法蝕刻之后蝕刻劑通過清洗與蝕刻的材料一起去除。包括蝕刻劑和 蝕刻掉的材料的的廢液可被純化并且材料可重復(fù)使用。當(dāng)蝕刻和重復(fù)使用后從廢液中收集例如包括在氧化物半導(dǎo)體膜中的銦等材料時，可以有效使用資源并且可以減少成本。注意優(yōu)選反濺射在導(dǎo)電膜在隨后的步驟中形成之前進(jìn)行，使得附著到島狀氧化物半導(dǎo)體膜405、島狀氧化物半導(dǎo)體膜406和柵極絕緣膜403的表面的抗蝕劑殘余物等被去除。然后，在氮?dú)夥铡⒀鯕夥?、超干空?其中水含量小于或等于20ppm，優(yōu)選為小于或等于lppm，并且更優(yōu)選為小于或等于IOppb的空氣)的氣氛或稀有氣體(例如，氬和氦)氣氛中對氧化物半導(dǎo)體膜405和406進(jìn)行熱處理。對氧化物半導(dǎo)體膜405和406進(jìn)行的熱處理可以消除氧化物半導(dǎo)體膜405和406中的水分或氫。具體地，熱處理器可在350°C至850°C(或玻璃襯底的應(yīng)變點(diǎn))(含)、優(yōu)選為550°C至750°C (含)進(jìn)行。例如，熱處理可在600°C進(jìn)行近似三分鐘至六分鐘(含)。因?yàn)槊撍蛎摎淇梢杂肦TA法在短時間中進(jìn)行，所以熱處理甚至可以在高于玻璃襯底的應(yīng)變點(diǎn)的溫度進(jìn)行。備選地，熱處理可在襯底溫度近似450 V的狀態(tài)下進(jìn)行近似一小時。在實(shí)施例3中，熱處理用作為熱處理設(shè)備之一的電爐在氮?dú)夥罩性谝r底溫度近似6000C的狀態(tài)下對氧化物半導(dǎo)體膜405和406進(jìn)行六分鐘。在熱處理后，氧化物半導(dǎo)體膜405和406沒有暴露于空氣以便防止水分或氫的再進(jìn)入。注意熱處理設(shè)備不限于電爐，并且可包括用于通過來自例如電阻加熱元件等加熱元件的熱傳導(dǎo)或熱輻射加熱要處理的對象的裝置。例如，可以使用例如GRTA (氣體快速熱退火)設(shè)備或LRTA (燈快速熱退火)設(shè)備等RTA (快速熱退火)設(shè)備。LRTA設(shè)備是用于通過來自例如鹵素?zé)?、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等燈發(fā)射的光(電磁波)的輻射來加熱要處理的對象的設(shè)備。GRTA設(shè)備是用于使用高溫氣體的熱處理的設(shè)備。作為該氣體，使用例如氮等通過熱處理不與要處理的對象反應(yīng)的惰性氣體或例如氬等稀有氣體。例如，熱處理可以采用GRTA，其中襯底移入在650°C至700°C的高溫加熱的惰性氣體中，并且在那里加熱若干分鐘，然后襯底從該惰性氣體移出。利用GRTA，可以達(dá)到短時間段的高溫?zé)崽幚怼Ｗ⒁鈨?yōu)選在熱處理中，水分、氫等不包含在氮或例如氦、氙或氬等稀有氣體中。優(yōu)選引入熱處理設(shè)備的氮或例如氦、氙或氬等稀有氣體的純度是6N (99. 9999%)或更高、優(yōu)選為7N (99. 99999%)或更高(即，雜質(zhì)濃度是Ippm或更低、優(yōu)選為0. Ippm或更低)。此外，當(dāng)包含例如水分或氫等雜質(zhì)的氧化物半導(dǎo)體在溫度是85°C并且施加于柵極的電壓是2X106V/cm的條件下受到柵極偏壓溫度應(yīng)カ測試(BT測試)12小時，氧化物半導(dǎo)體的雜質(zhì)和主成分之間的鍵由高電場(B :偏壓)和高溫度(T :溫度)斷開，并且產(chǎn)生的懸空鍵引起閾值電壓(Vth)的漂移。然而，如上文描述的，改進(jìn)柵極絕緣膜和氧化物半導(dǎo)體膜之間的界面中的特性，并且盡可能多地去除氧化物半導(dǎo)體膜中的雜質(zhì)(尤其是水分、氫等)，使得可以獲得耐受BT測試的晶體管。通過上文描述的步驟，可以減少氧化物半導(dǎo)體膜中氫的濃度并且氧化物半導(dǎo)體膜高度純化。從而，可以使 氧化物半導(dǎo)體膜穩(wěn)定。另外，在低于或等于玻璃轉(zhuǎn)變溫度的溫度的熱處理使形成具有寬帶隙(其中載流子密度極低)的氧化物半導(dǎo)體膜成為可能。從而，晶體管可以使用大面積的襯底制造；從而，可以提高大規(guī)模生產(chǎn)率。另外，通過使用其中氫濃度減少的高度純化的氧化物半導(dǎo)體膜，制造具有高耐受電壓、減小的短溝道效應(yīng)和高導(dǎo)通截止比的晶體管是可能的。注意當(dāng)加熱氧化物半導(dǎo)體膜時，平面狀晶體在上表面中形成，盡管它取決于氧化物半導(dǎo)體膜的材料和加熱條件。該平面狀晶體優(yōu)選為單晶，其在垂直于氧化物半導(dǎo)體膜的表面的方向上c軸對準(zhǔn)。此外，優(yōu)選使用其中a-b平面在溝道形成區(qū)域中彼此對應(yīng)的多晶，或其中a軸或b軸在溝道形成區(qū)域中彼此對應(yīng)，并且c軸取向大致上垂直于氧化物半導(dǎo)體膜的表面的方向的多晶。注意當(dāng)氧化物半導(dǎo)體膜的基底表面不平坦時，平面狀晶體是多晶。然后，如圖IOC中圖示的，要成為源電極和漏電極的導(dǎo)電膜(包括在與該源電極和漏電極相同的層中形成的布線)在柵極絕緣膜403、氧化物半導(dǎo)體膜405和氧化物半導(dǎo)體膜406之上形成，并且然后將該導(dǎo)電膜圖案化。從而，源電極407和漏電極408在氧化物半導(dǎo)體膜405之上形成，并且源電極409和漏電極410在氧化物半導(dǎo)體膜406之上形成。該導(dǎo)電膜可通過濺射或真空蒸發(fā)法形成。作為要成為源電極和漏電極的導(dǎo)電膜(包括在與該源電極和漏電極相同的層中形成的布線)的材料，存在從Al、Cr、Cu、Ta、Ti、Mo和W中選擇的元素；包括這些元素中的任何元素作為成分的合金；組合包括這些元素中的任何元素的合金膜等。另外，可使用其中例如Cr、Ta、Ti、Mo或W等耐火金屬的膜層疊在Al、Cu等的金屬膜的下側(cè)或上側(cè)的結(jié)構(gòu)。此外，可使用向其添加防止在Al膜中產(chǎn)生小丘或晶須的元素(例如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y等)的Al材料，其導(dǎo)致耐熱性提高。此外，導(dǎo)電膜可具有單層結(jié)構(gòu)或兩層或更多層的層疊結(jié)構(gòu)。例如，可以給出包括硅的鋁膜的單層結(jié)構(gòu)、鈦膜層疊在鋁膜之上的雙層結(jié)構(gòu)、鈦膜、鋁膜和鈦膜按該順序?qū)盈B的三層結(jié)構(gòu)等。備選地，要成為源電極和漏電極的導(dǎo)電膜(包括在與該源電極和漏電極相同的層中形成的布線)可使用導(dǎo)電金屬氧化物形成。作為導(dǎo)電金屬氧化物，可以使用氧化銦(ln203)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2,縮寫成IT0)、氧化銦和氧化鋅的合金(In2O3-ZnO)或向其添加硅或氧化硅的金屬氧化物材料。在熱處理在導(dǎo)電膜形成后進(jìn)行的情況下，優(yōu)選導(dǎo)電膜具有高到足夠耐受該熱處理的耐熱性。然后，抗蝕劑掩模在導(dǎo)電膜之上形成。源電極407、漏電極408、源電極409和漏電極410通過選擇性蝕刻而形成。之后，去除該抗蝕劑掩摸。紫外線、KrF激光束或ArF激光束在光刻步驟中用于曝光以形成抗蝕劑掩模。要在后面的步驟中形成的晶體管的每個溝道長度Z由在氧化物半導(dǎo)體膜405和406之上彼此鄰近的源電極的下端和漏電極的下端之間的距離確定。在溝道長度Z短于25nm并且進(jìn)行在光刻步驟中用于形成抗蝕劑掩模的曝光的情況下，使用具有幾納米到幾十納米的極短波長的極紫外線。用極紫外的曝光導(dǎo)致高分辨率和大的焦深。從而，在后面的步驟中完成的晶體管的溝道長度Z可以是IOnm至IOOOnm (含)，并且可以增加電路的操作速度，并且此外截止?fàn)顟B(tài)電流值極小，使得可以達(dá)到低功耗。注意視情況調(diào)整每個材料和蝕刻條件，使得氧化物半導(dǎo)體膜405和406盡可能多地不在導(dǎo)電膜的蝕刻中被去除。在實(shí)施例3中,鈦膜用作導(dǎo)電膜,并且通過使用包括氨和充氧水的溶液(氨過氧化氫混合物)對導(dǎo)電膜進(jìn)行濕法蝕刻，使得形成源電極407、漏電極408、源電極409和漏電極410。作為包括氨過氧化氫混合物的溶液,具體地,使用其中充氧水(31 wt%過氧化氫)、氨水(28被％銨)和水以5:2:2的體積比混合的溶液。備選地，干法蝕刻可使用含氯(Cl2)、氯化硼(BCl3)等的氣體對導(dǎo)電膜進(jìn)行。當(dāng)源電極407、漏電極408、源電極409和漏電極410通過上文的圖案化形成時，蝕刻島狀氧化物半導(dǎo)體膜405中暴露部分中的一部分，使得有時形成槽(凹陷部分)。用于形 成源電極407、漏電極408、源電極409和漏電極410的抗蝕劑掩?？赏ㄟ^噴墨法形成。通過噴墨法的抗蝕劑掩模的形成不需要光掩模；從而，可以減少制造成本。另外，為了減少光刻步驟的光掩模數(shù)和步驟數(shù)，蝕刻可通過使用抗蝕劑掩模進(jìn)行，該抗蝕劑掩模使用光透過其具有多個強(qiáng)度的多色調(diào)掩模形成。通過使用多色調(diào)掩模形成的抗蝕劑掩模具有多個厚度，并且進(jìn)一步可以通過蝕刻在形狀上改變；因此，該抗蝕劑掩?？梢栽谟糜谔幚沓刹煌瑘D案的多個蝕刻步驟中使用。因此，對應(yīng)于至少兩種或更多種不同圖案的抗蝕劑掩模可以由ー個多色調(diào)掩模形成。從而，可以減少曝光掩模的數(shù)量，并且還可以減少對應(yīng)的光刻步驟的數(shù)量，由此可以實(shí)現(xiàn)エ藝的簡化。接著，進(jìn)行等離子體處理，使用例如N20、N2或Ar等氣體。通過該等離子體處理，去除附著到氧化物半導(dǎo)體膜的暴露表面的水等。備選地，該等離子體處理也可使用氧和氬的混合氣體進(jìn)行。注意在進(jìn)行等離子體處理后，如在圖IOD中圖示的，形成絕緣膜411以便覆蓋源電極407、漏電極408、源電極409、漏電極410、氧化物半導(dǎo)體膜405、以及氧化物半導(dǎo)體膜406。絕緣膜411優(yōu)選為盡可能少地包括例如水分或氫等雜質(zhì)，并且絕緣膜411可使用單層絕緣膜或?qū)盈B的多個絕緣膜形成。當(dāng)氫包括在絕緣膜411中吋，發(fā)生氫進(jìn)入氧化物半導(dǎo)體膜或氧化物半導(dǎo)體膜中的氧由氫抽取，由此氧化物半導(dǎo)體膜的背溝道部分具有較低電阻U型導(dǎo)電性);從而，可能形成寄生溝道。因此，優(yōu)選采用其中不使用氫的膜形成方法以便形成盡可能少地包含氫的絕緣膜411。具有高阻擋性質(zhì)的材料優(yōu)選用于絕緣膜411。例如，作為具有高阻擋性質(zhì)的絕緣膜，可以使用氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化氯膜等。當(dāng)使用層疊的多個絕緣膜時，具有比具有高阻擋性質(zhì)的絕緣膜低的氮比例的絕緣膜(例如氧化硅膜或氧氮化硅膜等)在接近氧化物半導(dǎo)體膜405和406的側(cè)形成。然后，形成具有高阻擋性質(zhì)的絕緣膜以便與源電極407、漏電極408、源電極409、漏電極410、氧化物半導(dǎo)體膜405、以及氧化物半導(dǎo)體膜406重疊，其中具有較低比例的氮的絕緣膜處于具有阻擋性質(zhì)的絕緣膜和源電極、漏電極與氧化物半導(dǎo)體膜之間。利用具有高阻擋性質(zhì)的絕緣膜，可以防止例如水分或氫等雜質(zhì)進(jìn)入氧化物半導(dǎo)體膜405和氧化物半導(dǎo)體膜406、柵極絕緣膜403、或另ー個絕緣膜和氧化物半導(dǎo)體膜405和406中的每個之間的界面及其附近。另外，形成具有較低氮比例的絕緣膜(例如氧化硅膜或氧氮化硅膜等)以便與氧化物半導(dǎo)體膜405和406接觸，使得可以防止使用具有高阻擋性質(zhì)的材料形成的絕緣膜與氧化物半導(dǎo)體膜405和406直接接觸。在實(shí)施例3中，形成具有其中通過濺射形成的具有IOOnm厚度的氮化硅膜層疊在通過濺射形成的具有200nm厚度的氧化硅膜之上的結(jié)構(gòu)的絕緣膜411。膜形成中的襯底溫度可處于室溫至300°C (含)的范圍中，并且在實(shí)施例3中是100°C。注意熱處理可在絕緣膜411形成后進(jìn)行。該熱處理在氮?dú)夥铡⒀鯕夥?、超干空?其中水含量小于或等于20ppm，優(yōu)選為小于或等于lppm，并且更優(yōu)選為小于或等于IOppb的空氣)氣氛或稀有氣體(例如，氬和氦)氣氛中在優(yōu)選為200°C至400°C (含)、例如250°C至350°C (含)進(jìn)行。在實(shí)施例3中，熱處理在氮?dú)夥罩性?50°C進(jìn)行ー小時。備選地，在形成源電極407、漏電極408、源電極409、漏電極410之前，可進(jìn)行如當(dāng)氧化物半導(dǎo)體膜經(jīng)受熱處理時那樣作為在高溫下并且短時間中進(jìn)行的熱處理的RTAエ藝。在提供包括氧的絕緣膜411以便與氧化物半導(dǎo)體膜405的暴露區(qū)域(其在源電極407和漏電極408之間形成)接觸后，或在提供包括氧的絕緣膜411以便與氧化物半導(dǎo)體膜406的暴露區(qū)域(其在源電極409 和漏電極410之間形成)接觸后，進(jìn)行熱處理；因此，即使當(dāng)在氧化物半導(dǎo)體膜上進(jìn)行熱處理使在氧化物半導(dǎo)體膜405和406中發(fā)生氧缺乏時，氧也供應(yīng)給氧化物半導(dǎo)體膜405和氧化物半導(dǎo)體膜406。氧供應(yīng)給氧化物半導(dǎo)體膜405和406與絕緣膜411接觸的部分來減少充當(dāng)施主的氧缺乏，使得可以實(shí)現(xiàn)滿足化學(xué)計(jì)量組分比的結(jié)構(gòu)。其結(jié)果，可以使氧化物半導(dǎo)體膜405和406是本征半導(dǎo)體膜或大致上本征的半導(dǎo)體膜。因此，可以改進(jìn)晶體管的電特性并且可以減少其電特性中的變化。對于該熱處理的定時沒有特別限制，只要它在絕緣膜411形成后進(jìn)行即可。當(dāng)該熱處理也充當(dāng)另ー個步驟中的熱處理(例如樹脂膜的形成中的熱處理或用于減少透明導(dǎo)電膜的電阻的熱處理)時，氧化物半導(dǎo)體膜405和406可以是本征(i型)或大致上本征的而不增加步驟的數(shù)量。圖IlA圖示圖10的步驟完成后存儲器裝置的俯視圖。注意沿圖IlA中的虛線A1-A2取的截面圖對應(yīng)于圖10D。然后，接觸孔412通過蝕刻等在絕緣膜411中形成來暴露漏電極408的部分。接著，如在圖IOE中圖示的，在背柵電極413通過將形成于絕緣膜411之上的導(dǎo)電膜圖案化而形成以便與氧化物半導(dǎo)體膜406重疊后，形成絕緣膜414以便覆蓋該背柵電極413。背柵電極413在接觸孔412中連接到漏電極408。背柵電極413可以使用與柵電極401和402或源電極407、漏電極408、源電極409和漏電極410相似的材料和結(jié)構(gòu)形成。背柵電極413的厚度設(shè)置為IOnm至400nm,優(yōu)選為IOOnm至200nm。在實(shí)施例3中，背柵電極413采用這樣的方式形成，即形成層疊有鈦膜、鋁膜和鈦膜的導(dǎo)電膜，抗蝕劑掩模通過光刻法等形成，并且不需要的部分通過蝕刻去除使得將該導(dǎo)電膜處理(圖案化)成期望的形狀。絕緣膜414優(yōu)選為使用具有高阻擋性質(zhì)的材料形成，該材料可以防止氣氛中的水分、氫、氧等影響晶體管的特性。例如，絕緣膜414可以通過等離子體CVD、濺射等形成為具有氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等的單層結(jié)構(gòu)或疊層結(jié)構(gòu)，作為具有高阻擋性質(zhì)的絕緣膜。為了獲得阻擋性質(zhì)的效果，絕緣膜414優(yōu)選為形成具有例如15nm至400nm的厚度。在實(shí)施例3中，絕緣膜通過等離子體CVD形成為300nm的厚度。該絕緣膜在下列條件下形成娃燒氣體的流率是4sccm ;—氧化ニ氮的流率是800sccm ;并且襯底溫度是400。。。通過上文的步驟，形成起開關(guān)元件作用的晶體管420、起存儲器元件作用的晶體管421、以及電容器。圖IlB圖示在圖IOE中圖示的存儲器單元的俯視圖。圖IOE對應(yīng)于沿圖IlB中的虛線A1-A2取的截面圖。晶體管420包括在具有絕緣表面的襯底400之上形成的柵電極401、在柵電極401之上的柵極絕緣膜403、與柵電極401重疊并且在柵極絕緣膜403之上的氧化物半導(dǎo)體膜405，以及ー對在氧化物半導(dǎo)體膜405之上形成的源電極407和漏電極408。晶體管420可包括提供在氧化物半導(dǎo)體膜405之上的絕緣膜411作為它的部件。在圖IOE中圖示的晶體管420具有溝道蝕刻結(jié)構(gòu)，其中氧化物半導(dǎo)體膜405在源電極407和漏電極408之間部分蝕刻。注意盡管晶體管420描述為單柵極晶體管，但是具有多個溝道形成區(qū)域的多柵極晶體管可以通過具有彼此電連接的多個柵電極401視需要形成。此外，晶體管421包括提供在具有絕緣表面的襯底400之上的柵電極402 ;在柵電極402之上的柵極絕緣膜403 ;與柵電極402重疊并且在柵極絕緣膜403之上的氧化物半導(dǎo)體膜406 ;—對提供在氧化物半導(dǎo)體膜406之上的源電極409和漏電極410 ;在氧化物半導(dǎo)體膜406、源電極409和漏電極410之上形成的絕緣膜411 ；以及與氧化物半導(dǎo)體膜406和柵電極402重疊并且在絕緣膜411之上的背柵電極413?？砂ㄔ诒硸烹姌O413之上形成的絕緣膜414作為晶體管421的部件。在圖IOE中圖示的晶體管421具有溝道蝕刻結(jié)構(gòu)，其中氧化物半導(dǎo)體膜406在源電極409和漏電極410之間部分蝕刻。注意盡管晶體管421描述為單柵極晶體管，但是具有多個溝道形成區(qū)域的多柵極晶體管可以通過具有彼此電連接的多個柵電極402視需要形成。電容器430在晶體管421的源電極409和晶體管421的背柵電極413彼此重疊(其中在其間提供絕緣膜411)的區(qū)域中形成。包括在晶體管421中的柵電極402起第一電極的作用，其可以通過控制電極402的電勢來選擇例如寫入、讀取、存儲和擦除等存儲器元件的操作。背柵電極413起第二電極的作用，其可以控制用作存儲器元件的晶體管421的閾值電壓。注意盡管在實(shí)施例3中，起存儲器元件作用的晶體管421具有在氧化物半導(dǎo)體膜406形成前形成的作為第一電極的柵電極402，以及在氧化物半導(dǎo)體膜406形成后形成的作為第二電極的背柵電極413的存儲器單元給出作為示例，但是本發(fā)明不限于該結(jié)構(gòu)。例如，還可采用在氧化物半導(dǎo)體膜406形成前形成的柵電極402起晶體管421中的第二電極作用并且在氧化物半導(dǎo)體膜406形成后形成的背柵電極413起晶體管421中的第一電極作用的結(jié)構(gòu)。注意在該情況下，柵電極402代替背柵電極413連接到晶體管420的漏電極408。另外，在圖IlB中，背柵電極413與整個氧化物半導(dǎo)體膜406重疊的情況作為示例來圖示，但是本發(fā)明不限于該結(jié)構(gòu)?？刹捎萌魏谓Y(jié)構(gòu)，只要背柵電極413至少與包括在氧化物半導(dǎo)體中的溝道形成區(qū)域的部分重疊即可。
注意氧化物半導(dǎo)體的帶隙、碳化硅的帶隙和氮化鎵的帶隙分別是3. OeV至3. 5eV、3. 26eV和3. 39eV :它們近似是硅的帶隙的三倍寬。例如碳化硅和氮化鎵等化合物半導(dǎo)體與氧化物半導(dǎo)體的相同之處在于它們是寬隙半導(dǎo)體，其特性具有晶體管的耐受電壓中的改進(jìn)、電功率損耗中的減少等優(yōu)勢。隨后，如在實(shí)施例3中，將描述晶體管的特性如何受氧化物半導(dǎo)體膜通過盡可能多地去除包含在氧化物半導(dǎo)體膜中的例如水分、氫等等雜質(zhì)而高度純化的影響。圖12是包括氧化物半導(dǎo)體的反向交錯晶體管的縱截面圖。氧化物半導(dǎo)體膜(OS)提供在柵電極(GE)之上，其中在其間有柵極絕緣膜(GI)，在其之上提供有源電極(S)和漏電極(D)，并且提供絕緣膜以便覆蓋該源電極(S)和該漏電極(D)。圖13是沿圖12中圖示的截面A-A’的能帶圖(示意圖)。在圖13中，黑圈( )和白圈(〇)分別代表電子和空穴并且分別具有電荷_q和+q。利用施加于漏電極(D)的正電壓(VD>0)，虛線示出沒有電壓施加于柵電極(GE) (Vg = 0)的情況并且實(shí)線示出正電壓施加于柵電極(GE) (\>0)的情況。在電壓沒有施加于柵電極(GE)的情況下，因?yàn)楦邉輭荆暂d流子(電子)沒有從源電極(S)注入到氧化物半導(dǎo)體膜(OS)側(cè)，使得沒有電流流動，這意味著截止?fàn)顟B(tài)。相反，當(dāng)正電壓施加于柵電極(GE)時,勢魚減小,使得電流流動,這意味導(dǎo)通狀態(tài)。圖14A和14B是沿圖12中圖示的部分B-B’的能帶圖(示意圖)。圖14A圖示正電勢(\>0)施加于柵電極(GE)的狀態(tài)以及載流子(電子)在源電極(S)和漏電極(D)之間流動的導(dǎo)通狀態(tài)。圖14B圖示負(fù)電勢(Ve〈0)施加于柵電極(GE)的狀態(tài)以及截止?fàn)顟B(tài)(少數(shù)載流子沒有流動)。圖15圖示真空能級和金屬的功函數(shù)((K)之間與真空能級和氧化物半導(dǎo)體的電子親和性(X )之間的關(guān)系。在常溫下，金屬中的電子衰退并且費(fèi)米能級位于導(dǎo)帶中。另ー方面，一般來說，常規(guī)的氧化物半導(dǎo)體是n型半導(dǎo)體，并且其費(fèi)米能級(Ef)位于更靠近導(dǎo)帶(Ec)并且遠(yuǎn)離位于帶隙中心的本征費(fèi)米能級(Ei)處。注意已知氧化物半導(dǎo)體中的氫的一部分是施主和成為n型氧化物半導(dǎo)體的因素之一。此外,氧缺乏認(rèn)為是產(chǎn)生n型氧化物半導(dǎo)體的原因之一。相反，根據(jù)本發(fā)明的一個實(shí)施例，從氧化物半導(dǎo)體去除氧缺乏并且去除作為n型雜質(zhì)的氫以便高度純化，使得盡量不包括除了氧化物半導(dǎo)體的主成分外的雜質(zhì)；因此，使氧化物半導(dǎo)體極接近本征氧化物半導(dǎo)體。即，不通過添加雜質(zhì)而通過盡可能多地去除氧缺乏以及雜質(zhì)(例如水分或氫等)來具有高純度，使該氧化物半導(dǎo)體極接近本征半導(dǎo)體，使得獲得作為本征(i型)半導(dǎo)體或大致上本征(i型)半導(dǎo)體的氧化物半導(dǎo)體。利用上文的結(jié)構(gòu)，費(fèi)米能級(Ef)可以大致上接近與本征費(fèi)米能級(Ei)相同的能級，如由箭頭指示的。在氧化物半導(dǎo)體的帶隙(Eg)是3. 15V的情況下，電子親和性(X )被說成4. 3eV。包括在源電極和漏電極中的鈦(Ti)的功函數(shù)大致上等于氧化物半導(dǎo)體的電子親和性(X )。在該情況下，在金屬和氧化物半導(dǎo)體之間的界面處沒有形成對電子的肖特基勢壘。在該情況下，如在圖14A中圖示的，電子沿氧化物半導(dǎo)體的最低部分(其在能量上是穩(wěn)定的)在柵極絕緣膜和高度純化的氧化物半導(dǎo)體之間的界面處移動。在圖14B中，當(dāng)負(fù)電勢施加于柵電極(GE)時，作為少數(shù)載流子的空穴大致上是零；因此，電流大致上接近零。然后，計(jì)算氧化物半導(dǎo)體中的本征載流子密度。In-Ga-Zn-O基氧化物半導(dǎo)體的帶隙是3. 05eV，并且基于該值計(jì)算本征載流子密度。已知電子在固體中的能量分布f (E)遵守 由以下公式代表的費(fèi)米-狄拉克統(tǒng)計(jì)。
[公式I]
湖!a)
在載流子密度不是非常高的正常半導(dǎo)體(其沒有衰退)的情況下，滿足以下關(guān)系表達(dá)式。[公式2]
\E~￡f\ > kT (2)
因此，公式I的費(fèi)米-狄拉克分布由以下公式表達(dá)的波爾茲曼分布公式近似。[公式3] /{￡) - P)
當(dāng)使用公式3計(jì)算半導(dǎo)體的本征載流子密度Ui)時，可以獲得以下公式。[公式4]
=ZiVcAVexpi-^J (4)
然后，將硅和In-Ga-Zn-O基氧化物半導(dǎo)體的有效態(tài)密度(Ne和Nv)和帶隙(Eg)的值代入公式4，并且計(jì)算本征載流子密度。其結(jié)果在表格I中示出。[表格I]
............ p Si「 IGZO .. I
Ne (300K) [Cm1I2.8x10^5.OxlO18 I
Nv (300K) {cm4]I.04xl0l*5.0xl0w
%p00iq IcV|1.083.05 I
n, (300K) (cm'\ 1.45xl0wOxiO 5 J
發(fā)現(xiàn)In-Ga-Zn-O基氧化物半導(dǎo)體與Si相比具有極低的本征載流子密度。在選擇3. 05eV的值作為In-Ga-Zn-O基氧化物半導(dǎo)體的帶隙的情況下，可以說Si的載流子密度近似是In-Ga-Zn-O基氧化物半導(dǎo)體的IO17倍大，假設(shè)費(fèi)米_狄拉克分布定律可應(yīng)用于本征載流子密度。然后，將描述測量包括高度純化的氧化物半導(dǎo)體膜的晶體管的截止?fàn)顟B(tài)電流的方法及其結(jié)果。圖18圖示在測量中使用的測量電路的結(jié)構(gòu)。圖18中的測量電路包括具有高度純化的氧化物半導(dǎo)體膜的晶體管作為用于在存儲電容器中保持電荷的開關(guān)元件。利用該測量電路，該晶體管的截止?fàn)顟B(tài)電流通過存儲電容器中的電荷量每單位小時的變化來測量。具體地，圖18中的測量電路具有其中用于測量截止?fàn)顟B(tài)電流的測量系統(tǒng)801-1至801-3并聯(lián)連接的結(jié)構(gòu)。這些測量系統(tǒng)801-1至801-3的每個包括電容器802和要測量的晶體管803。這些測量系統(tǒng)801-1至801-3的每個包括晶體管804至806。
在每個測量系統(tǒng)中，晶體管803的柵電極連接到供應(yīng)有電勢Vgb的節(jié)點(diǎn)。晶體管803的源電極連接到供應(yīng)有電勢Vb的節(jié)點(diǎn)，并且晶體管803的漏電極連接到節(jié)點(diǎn)A。晶體管804的柵電極連接到供應(yīng)有電勢Vga的節(jié)點(diǎn)。晶體管804的源電極連接到節(jié)點(diǎn)A，并且晶體管804的漏電極連接到供應(yīng)有電勢Va的節(jié)點(diǎn)。晶體管805的柵電極和漏電極連接到供應(yīng)有電勢Va的節(jié)點(diǎn)。晶體管806的柵電極連接到節(jié)點(diǎn)A，并且晶體管806的源電極連接到供應(yīng)有電勢Vb的節(jié)點(diǎn)。晶體管805的源電極和晶體管806的漏電極彼此連接，并且這兩個電極的電勢從每個測量系統(tǒng)輸出為電勢Voutl、電勢Vout2或電勢Vout3。電容器802的一對電極中的一個連接到節(jié)點(diǎn)A并且另一個連接到供應(yīng)有電勢Vb的節(jié)點(diǎn)。另外，在實(shí)施例3中，要測量的晶體管803包括高度純化的30nm厚氧化物半導(dǎo)體膜和IOOnm厚柵極絕緣膜。晶體管803的溝道形成區(qū)域具有10 y m的溝道長度Z和50 y m的溝道寬度W。另外，包括在測量系統(tǒng)中的電容器802的電容分別是100fF、lpF和3pF。在測量之前進(jìn)行初始化。首先，電勢Vgb具有高到足夠?qū)⒕w管803打開的電平。 從而，晶體管803被打開，并且節(jié)點(diǎn)A供應(yīng)有電勢Vb，即低電平電勢VSS。之后，使電勢Vgb具有低到足夠?qū)⒕w管803關(guān)閉的電平。接著，使電勢Vga具有高到足夠?qū)⒕w管804打開的電平。從而，節(jié)點(diǎn)A供應(yīng)有電勢Va，即高電平電勢VDD，并且低電平電勢VSS和高電平電勢VDD之間的電勢差施加在電容器802的該對電極之間。之后，使電勢Vga具有低到足夠?qū)⒕w管804關(guān)閉的電平，使得晶體管804被關(guān)閉并且節(jié)點(diǎn)A進(jìn)入浮動狀態(tài)。接著，進(jìn)行測量操作。當(dāng)進(jìn)行測量時，使電勢Va和電勢Vb的每個具有電荷利用其流向節(jié)點(diǎn)A和從節(jié)點(diǎn)A流出的電平。在實(shí)施例3中，電勢Va和電勢Vb是低電平電勢VSS。注意盡管電勢Va在測量電勢Vout的定時暫時是高電平電勢VDD，但是電勢Va和電勢Vb除了在上文的定時外保持在低電平電勢VSS。因?yàn)槲⑿〉慕刂範(fàn)顟B(tài)電流流過晶體管803，所以保持在節(jié)點(diǎn)A中的電荷量隨時間改變。另外，因?yàn)楣?jié)點(diǎn)A的電勢根據(jù)保持在節(jié)點(diǎn)A中的電荷量的改變而改變，所以電勢VoutI至Vout3的電平根據(jù)晶體管803的截止?fàn)顟B(tài)電流的值改變。具體地，在測量中，電勢VDD是5V，并且電勢VSS是0V。電勢Voutl至Vout3測量如下電勢Va基本上是電勢VSS，并且以10秒至300秒的間隔改變?yōu)殡妱軻DD 100毫秒。圖19圖示測量電流中逝去的時間Time (時間)和輸出電勢Vout之間的關(guān)系。電勢在大約90小時后改變。提前獲得節(jié)點(diǎn)A的電勢Va和輸出電勢Vout之間的關(guān)系，由此節(jié)點(diǎn)A的電勢Va可以使用輸出電勢Vout獲得。一般來說，節(jié)點(diǎn)A的電勢Va可以由以下等式表達(dá)為輸出電勢Vout的函數(shù)。[公式5]
Va = F(Vmit)
節(jié)點(diǎn)A的電荷Qa可以通過使用節(jié)點(diǎn)A的電勢Va、連接到節(jié)點(diǎn)A的電容Ca和常數(shù)(const)由以下等式表達(dá)。這里，連接到節(jié)點(diǎn)A的電容Ca是電容器802的電容和其他電容(例如，包括晶體管805和晶體管806的電路的輸入電容)的和。[公式6]
Qa 4-cmst因?yàn)楣?jié)點(diǎn)A的電流Ia通過關(guān)于時間區(qū)別流到節(jié)點(diǎn)A的電荷(或從節(jié)點(diǎn)A流出的電荷)而獲得，所以節(jié)點(diǎn)A的電流Ia由以下等式表達(dá)。[公式7]
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 第一線； 第二線； 第三線； 第四線；以及 存儲器單元，包括第一晶體管和第二晶體管， 其中所述第一晶體管包括 第一柵電極； 第一絕緣膜，在所述第一柵電極之上； 第一半導(dǎo)體膜，在所述第一絕緣膜之上； 第一源電極，與所述第一半導(dǎo)體膜電接觸； 第一漏電極，與所述第一半導(dǎo)體膜電接觸； 第二絕緣膜，在所述第一半導(dǎo)體膜、所述第一源電極和所述第一漏電極之上；以及 第二柵電極，在所述第二絕緣膜之上， 其中所述第二晶體管包括 第三柵電極； 第三絕緣膜，在所述第三柵電極之上； 第二半導(dǎo)體膜，在所述第三絕緣膜之上； 第四絕緣膜，在所述第二半導(dǎo)體膜之上； 第二源電極，與所述第二半導(dǎo)體膜電接觸；以及 第二漏電極，與所述第二半導(dǎo)體膜電接觸， 其中所述第一晶體管的所述第一柵電極電連接到所述第一線， 其中所述第二晶體管的所述第三柵電極電連接到所述第二線， 其中所述第一晶體管的源極和漏極中的一個電連接到所述第三線， 其中所述第二晶體管的源極和漏極中的一個電連接到所述第四線， 其中所述第二晶體管的所述源極和所述漏極中的另一個電連接到所述第一晶體管的所述第二柵電極，以及 其中所述第二半導(dǎo)體膜包括氧化物半導(dǎo)體。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體是In-Ga-Zn-O基氧化物半導(dǎo)體。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體的氫濃度是5X IO19/cm3或更小。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第二晶體管的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第二絕緣膜位于所述第一源電極和所述第一漏電極之上。
6.一種半導(dǎo)體裝置，包括 第一線； 第二線；第二線; 第四線；以及 存儲器單元，包括第一晶體管和第二晶體管， 其中所述第一晶體管包括 第一柵電極； 第一絕緣膜，在所述第一柵電極之上； 第一半導(dǎo)體膜，在所述第一絕緣膜之上； 第一源電極，與所述第一半導(dǎo)體膜電接觸；第一漏電極，與所述第一半導(dǎo)體膜電接觸； 第二絕緣膜，在所述第一半導(dǎo)體膜、所述第一源電極和所述第一漏電極之上；以及 第二柵電極，在所述第二絕緣膜之上， 其中所述第二晶體管包括 第三柵電極； 第三絕緣膜，在所述第三柵電極之上； 第二半導(dǎo)體膜，在所述第三絕緣膜之上； 第四絕緣膜，在所述第二半導(dǎo)體膜之上； 第二源電極，與所述第二半導(dǎo)體膜電接觸；以及 第二漏電極，與所述第二半導(dǎo)體膜電接觸， 其中所述第一晶體管的所述第一柵電極電連接到所述第一線， 其中所述第二晶體管的所述第三柵電極電連接到所述第二線， 其中所述第一晶體管的源極和漏極中的一個電連接到所述第三線， 其中所述第二晶體管的源極和漏極中的一個電連接到所述第四線， 其中所述第二晶體管的所述源極和所述漏極中的另一個電連接到所述第一晶體管的所述第二柵電極，以及 其中所述第一半導(dǎo)體膜和所述第二半導(dǎo)體膜包括氧化物半導(dǎo)體。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體是In-Ga-Zn-O基氧化物半導(dǎo)體。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體的氫濃度是5X IO19/cm3或更小。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述第二晶體管的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述第二絕緣膜位于所述第一源電極和所述第一漏電極之上。
11.一種半導(dǎo)體裝置，其包括 第一線； 第二線； 第三線； 第四線；以及 存儲器單元，包括第一晶體管和第二晶體管，其中所述第一晶體管包括 第一柵電極； 第一絕緣膜，在所述第一柵電極之上； 第一半導(dǎo)體膜，在所述第一絕緣膜之上； 第一源電極，與所述第一半導(dǎo)體膜電接觸； 第一漏電極，與所述第一半導(dǎo)體膜電接觸； 第二絕緣膜，在所述第一半導(dǎo)體膜、所述第一源電極和所述第一漏電極之上；以及 第二柵電極，在所述第二絕緣膜之上， 其中所述第二晶體管包括 第三柵電極； 第三絕緣膜，在所述第三柵電極之上； 第二半導(dǎo)體膜，在所述第三絕緣膜之上； 第四絕緣膜，在所述第二半導(dǎo)體膜之上； 第二源電極，與所述第二半導(dǎo)體膜電接觸；以及 第二漏電極，與所述第二半導(dǎo)體膜電接觸， 其中所述第一晶體管的所述第一柵電極電連接到所述第一線， 其中所述第二晶體管的所述第三柵電極電連接到所述第二線， 其中所述第一晶體管的源極和漏極中的一個電連接到所述第三線， 其中所述第二晶體管的源極和漏極中的一個電連接到所述第四線， 其中所述第二晶體管的所述源極和所述漏極中的另一個電連接到所述第一晶體管的所述第二柵電極， 其中所述第二半導(dǎo)體膜包括氧化物半導(dǎo)體，以及 其中所述第一源電極和所述第一漏電極中的一個與所述第二柵電極重疊，其中在其間有所述第二絕緣膜。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體是In-Ga-Zn-O基氧化物半導(dǎo)體。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體的氫濃度是5X IO19/cm3或更小。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述第二晶體管的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述第二絕緣膜位于所述第一源電極和所述第一漏電極之上。
16.一種半導(dǎo)體裝置，包括 第一線； 第二線； 第三線； 第四線；以及 存儲器單元，包括第一晶體管和第二晶體管， 其中所述第一晶體管包括第一柵電極； 第一絕緣膜，在所述第一柵電極之上； 第一半導(dǎo)體膜，在所述第一絕緣膜之上； 第一源電極，與所述第一半導(dǎo)體膜電接觸； 第一漏電極，與所述第一半導(dǎo)體膜電接觸； 第二絕緣膜，在所述第一半導(dǎo)體膜、所述第一源電極和所述第一漏電極之上；以及 第二柵電極，在所述第二絕緣膜之上， 其中所述第二晶體管包括 第三柵電極； 第三絕緣膜，在所述第三柵電極之上； 第二半導(dǎo)體膜，在所述第三絕緣膜之上； 第四絕緣膜，在所述第二半導(dǎo)體膜之上； 第二源電極，與所述第二半導(dǎo)體膜電接觸；以及 第二漏電極，與所述第二半導(dǎo)體膜電接觸， 其中所述第一晶體管的所述第一柵電極電連接到所述第一線， 其中所述第二晶體管的所述第三柵電極電連接到所述第二線， 其中所述第一晶體管的源極和漏極中的一個電連接到所述第三線， 其中所述第二晶體管的源極和漏極中的一個電連接到所述第四線， 其中所述第二晶體管的所述源極和所述漏極中的另一個電連接到所述第一晶體管的所述第二柵電極， 其中所述第一半導(dǎo)體膜和所述第二半導(dǎo)體膜包括氧化物半導(dǎo)體，以及其中所述第一源電極和所述第一漏電極中的一個與所述第二柵電極重疊，其中在其間有所述第二絕緣膜。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體是In-Ga-Zn-O基氧化物半導(dǎo)體。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體的氫濃度是5X IO19/cm3或更小。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述第二晶體管的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述第二絕緣膜位于所述第一源電極和所述第一漏電極之上。
21.一種半導(dǎo)體裝置，包括多個存儲器單元， 其中所述多個存儲器單元中的每個包括第一晶體管和第二晶體管， 其中所述第一晶體管包括 第一柵電極； 第二柵電極，在所述第一柵電極之上；以及 第一溝道形成區(qū)域，在所述第一柵電極和所述第二柵電極之間， 其中所述第二晶體管包括第二溝道形成區(qū)域，所述第二溝道形成區(qū)域包括氧化物半導(dǎo)體，以及其中所述第二晶體管的第一端子和第二端子中的一個電連接到所述第一晶體管的所述第二柵電極。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體是In-Ga-Zn-O基氧化物半導(dǎo)體。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體的氫濃度是5X IO19/cm3或更小。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述第二晶體管的截止?fàn)顟B(tài)電流密度是IOOzA/ μ m或更小。
全文摘要
目的之一是提供可以抑制其功耗的存儲器裝置和包括該存儲器裝置的半導(dǎo)體裝置。對該存儲器裝置中的每個存儲器單元，作為用于保持積累在起存儲器元件作用的晶體管中的電荷的開關(guān)元件，提供有包括氧化物半導(dǎo)體膜作為有源層的晶體管。用作存儲器元件的晶體管具有第一柵電極、第二柵電極、位于第一柵電極和第二柵電極之間的半導(dǎo)體膜、位于第一柵電極和半導(dǎo)體膜之間的第一絕緣膜、位于第二柵電極和半導(dǎo)體膜之間的第二絕緣膜、以及與半導(dǎo)體膜接觸的源電極和漏電極。
文檔編號H01L27/06GK102656691SQ20108005984
公開日2012年9月5日 申請日期2010年12月2日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者三宅博之, 加藤清, 鹽野入豐 申請人:株式會社半導(dǎo)體能源研究所