專利名稱：微電子封裝及其制造方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明公開的實(shí)施例涉及微電子裝置，并且更具體地說，涉及這種裝置的封裝方法和設(shè)計(jì)。
背景技術(shù)：
計(jì)算機(jī)微處理器、芯片集和其它微電子裝置經(jīng)常被放在微電子封裝內(nèi)，以便提供以免損壞的保護(hù)、與計(jì)算機(jī)系統(tǒng)中其它組件的連接以及其它優(yōu)點(diǎn)。對(duì)于諸如智能電話等多個(gè)市場(chǎng)部分中的應(yīng)用，堆疊的微電子封裝在今天是司空見慣的。在堆疊的(或其它)封裝內(nèi)，傳統(tǒng)上用引線接合或用受控塌陷芯片連接(C4)凸塊形成進(jìn)行裸芯片(die)到襯底的連接。


從對(duì)(結(jié)合圖中的附圖進(jìn)行的)如下詳細(xì)描述的閱讀中，將更好地理解所公開的實(shí)施例，其中圖1是根據(jù)本發(fā)明實(shí)施例的微電子封裝的平面圖；圖2是根據(jù)本發(fā)明實(shí)施例的圖1的微電子封裝的截面圖；圖3是示出根據(jù)本發(fā)明實(shí)施例制造微電子封裝的方法的流程圖；圖4-9是根據(jù)本發(fā)明實(shí)施例圖1和圖2的微電子封裝在其制造過程中各個(gè)具體點(diǎn)處的截面圖；圖10描繪了根據(jù)本發(fā)明實(shí)施例的堆疊的裸芯片封裝；圖11描繪了根據(jù)本發(fā)明實(shí)施例在附連到具有POP配置的基礎(chǔ)封裝(underlying package)的BBUL封裝焊劑上包括堆疊的裸芯片的微電子封裝；以及圖12描繪了根據(jù)本發(fā)明實(shí)施例在附連到具有PIP配置的基礎(chǔ)封裝的BBUL封裝焊劑上包括堆疊的裸芯片的微電子封裝。為了示出的簡(jiǎn)化和清晰，附圖示出了構(gòu)造的一般方式，并省略了眾所周知特征和技術(shù)的描述和細(xì)節(jié)，以避免不必要地模糊了對(duì)本發(fā)明描述的實(shí)施例的論述。此外，附圖中的單元不一定按比例繪制。例如，附圖中的一些單元的尺寸可能相對(duì)于其它單元放大了，以幫助改進(jìn)對(duì)本發(fā)明實(shí)施例的理解。不同附圖中相同附圖標(biāo)記表示相同單元，而類似的附圖標(biāo)記可能表示類似單元，但不一定表示類似單元。說明書和權(quán)利要求書中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”等如果有的話則用于區(qū)分類似單元，并不一定用于描述具體順序或時(shí)間上的次序。要理解，如此使用的術(shù)語(yǔ)在適當(dāng)情境下可互換，使得本文描述的本發(fā)明實(shí)施例例如能夠按不同于本文示出或以其它方式描述的順序操作。類似地，如果一種方法在本文被描述為包括一系列步驟，則本文所呈現(xiàn)的這種步驟的次序不一定是可執(zhí)行這種步驟的唯一次序，并且某些陳述的步驟有可能可被省略，和/或本文中未描述的某些其它步驟有可能可被加到方法中。而且，術(shù)語(yǔ)“包括”、“包含”、“具有”及其任何變形打算包含非排他性包含，使得包括單元列表的過程、方法、制品或設(shè)備不一定限于那些單元，而是可包含未明確列出的或是這種過程、方法、制品或設(shè)備固有的其它單元。說明書和權(quán)利要求書中的術(shù)語(yǔ)“左”、“右”、“前”、“后”、“上面”、“下面”、“之上”、“之
下”等如果有的話則用于描述性目的，并不一定用于描述永久的相對(duì)位置。要理解，如此使用的術(shù)語(yǔ)在適當(dāng)情境下可互換，使得本文描述的本發(fā)明實(shí)施例例如能夠在不同于本文示出或以其它方式描述的其它方位操作。本文所使用的術(shù)語(yǔ)“耦合”被定義為以電方式或非電方式直接地或間接地連接。本文描述為彼此“相鄰”的對(duì)象在對(duì)于使用該短語(yǔ)的上下文是適當(dāng)時(shí)可彼此物理接觸，彼此緊密靠近，或在與彼此相同的總的地區(qū)或區(qū)域中。在本文中出現(xiàn)短語(yǔ)“在一個(gè)實(shí)施例中”不一定全都是指同一實(shí)施例。
具體實(shí)施例方式在本發(fā)明的一個(gè)實(shí)施例中，微電子封裝包括附連有第一多個(gè)導(dǎo)電焊盤的裸芯片。 這些焊盤具有不大于100微米的間距。微電子封裝還包括第一層和位于第一層之上的第二層。第一層在其中具有第一多個(gè)導(dǎo)電通孔，其中每一個(gè)導(dǎo)電通孔都電連接到第一多個(gè)導(dǎo)電焊盤之一。第二層包括位于第二層的周邊周圍的第二多個(gè)導(dǎo)電焊盤，并且還包括多個(gè)導(dǎo)電跡線，其中每一個(gè)導(dǎo)電跡線都電連接到第一多個(gè)導(dǎo)電通孔之一和第二多個(gè)導(dǎo)電焊盤之一。 微電子封裝也包括多個(gè)接合線，其中每一個(gè)接合線都電連接到第二多個(gè)導(dǎo)電焊盤之一。上文所提到的堆疊的封裝在若干市場(chǎng)部分中是常見的。這種封裝在未來將很可能變得更加廣泛使用，這是因?yàn)橛?jì)算機(jī)系統(tǒng)沿朝更大計(jì)算能力和更小大小的道路繼續(xù)。然而， 在這些更小封裝中將使用的互連技術(shù)是必須解決的問題。雖然引線接合是非常牢固地建立的技術(shù)，但是其關(guān)鍵缺點(diǎn)之一是，它經(jīng)常由于需要在裸芯片的周邊周圍設(shè)置焊盤以及可引線接合的焊盤行數(shù)量受限的事實(shí)而導(dǎo)致裸芯片大小的增大。這個(gè)缺點(diǎn)經(jīng)常通過使用替代的 C4技術(shù)得到解決，這是因?yàn)镃4技術(shù)的特征在于產(chǎn)生更高數(shù)量接合處(bond)(例如以陣列圖案分布)的能力。然而，C4技術(shù)由于凸塊形成和組裝工藝限制也面臨間距縮放限制。本發(fā)明的實(shí)施例通過使用所謂的無凸塊增層(BBUL)技術(shù)來創(chuàng)建包封裸芯片的封裝解決了這些問題。裸芯片內(nèi)的間距尺寸被縮小以考慮裸芯片大小的減小。BBUL技術(shù)然后用于將裸芯片凸塊“分布”在封裝上的焊盤的周邊行中。這些焊盤然后可在為了形成堆疊的封裝而需要時(shí)引線接合到其它封裝或其它硅裸芯片。例如，本發(fā)明的實(shí)施例使堆疊的封裝中能夠使用間距非常精細(xì)的裸芯片。如果期望的話，則這些焊盤中的一些可用于實(shí)現(xiàn)封裝上封裝(POP)和封裝中封裝(PIP)架構(gòu)?，F(xiàn)在參考附圖，圖1是根據(jù)本發(fā)明實(shí)施例的微電子封裝100的平面圖，并且圖2是其截面圖。圖2是沿圖1的線2-2得到的，而圖1示出了圖2的由箭頭1-1指示的層。圖 2中示出的接合線(在下文介紹和描述)從圖1中省略了，以便增強(qiáng)圖的清晰度。類似地， 并且出于相同原因，圖1中示出的導(dǎo)電跡線(在下文介紹和描述)從圖2中省略了。如圖1和2中所示出的，微電子封裝100包括附連有多個(gè)導(dǎo)電焊盤211的裸芯片 210，多個(gè)導(dǎo)電焊盤211的間距212不超過100微米(本文也稱為“百萬分之一米”或“μ m”)。 (以更大間距，現(xiàn)有技術(shù)更有可能是充分的。)在示出的實(shí)施例中，裸芯片210至少部分地密封在模塑配混物250中。除了其它原因之外，這樣做還為了提供在其上構(gòu)建封裝的其余部分的基座，并且也有助于翹曲控制、熱耗散、機(jī)械強(qiáng)化等。此外，在示出的實(shí)施例中，微電子封裝100是無凸塊增層(BBUL)封裝。BBUL技術(shù)取消了裸芯片附連エ藝，并因此除了其它的之外還具有避免襯底翹曲問題并以非常精細(xì)的C4間距開發(fā)組裝エ藝的優(yōu)點(diǎn)。微電子封裝100的層220含有多個(gè)導(dǎo)電通孔121，其中每ー個(gè)導(dǎo)電通孔121都電連接到導(dǎo)電焊盤211之一。在示出的實(shí)施例中，導(dǎo)電通孔121在層220設(shè)置成IOX 10陣列。 層220可由適當(dāng)?shù)木A介電材料組成。微電子封裝100還包括層130，層130位于層220之上并且其中形成有位于層130 的周邊135周圍的多個(gè)導(dǎo)電焊盤131，并且其中還形成有多個(gè)導(dǎo)電跡線132，其中每ー個(gè)導(dǎo)電跡線132都電連接到導(dǎo)電通孔121之ー和導(dǎo)電焊盤131之一。層130可由光阻材料(諸如阻焊劑、干膜抗蝕劑等)組成。另外，微電子封裝100包括多個(gè)接合線M0，其中每ー個(gè)接合線都電連接到導(dǎo)電焊盤131之一。跡線132盡管顯示為被限定到單層(層130)，但在其它實(shí)施例中可位于多層中。 換句話說，可行的是，可使用多層對(duì)跡線布線，從通孔121延續(xù)到焊盤131(即C4到外部焊盤)。更具體地說，可使用由類似于所示那些層的層構(gòu)成的層堆疊，以便將跡線從C4區(qū)域向外布線到更大間距焊盤(諸如焊盤131)。通孔可被直接加在通孔121上，通孔121然后可延伸通過層130，在此可對(duì)布線的第二層形成圖案。作為示例，可直接在層130上對(duì)這個(gè)布線形成圖案。一旦圖案形成完成，就會(huì)在這個(gè)輔助布線層的上面對(duì)另ー抗蝕層形成圖案。 可對(duì)于所需數(shù)量的層，重復(fù)這個(gè)過程。在示出的實(shí)施例中，層130的周邊135由層130的位于裸芯片210投射在層130 上的占用面積(footprint)外部的部分構(gòu)成。在圖1中，那個(gè)占用面積一般由通過導(dǎo)電通孔121的10X10陣列形成的正方形表示。在一些實(shí)施例中，導(dǎo)電焊盤131設(shè)置在周邊135 內(nèi)的多個(gè)同心環(huán)中。在示出的實(shí)施例中，示出了兩個(gè)此類環(huán)。如圖中所示，導(dǎo)電焊盤131的間距112大于導(dǎo)電焊盤211的間距212。作為示例， 間距112可近似為100 μ m。圖案設(shè)計(jì)成將LO焊盤分布到將實(shí)現(xiàn)引線接合的Ll焊盤的周邊環(huán)。Ll焊盤中的ー些可以更大間距分布以實(shí)現(xiàn)POP(封裝上封裝)能力或PIP(封裝中封裝)能力。在那個(gè)方面，所示出的實(shí)施例包括具有間距112的第一組導(dǎo)電焊盤131和具有大于間距112的間距113的第二組(有可能在層130的角落處，如所示，但不一定位于那兒)導(dǎo)電焊盤131。模塑配混物250可以POP或類似架構(gòu)，在其中含有將容納POP焊劑凸塊等的導(dǎo)電通孔。在圖2中，這些導(dǎo)電通孔填充有POP焊劑凸塊沈0，并且由此是不可見的。圖3是示出根據(jù)本發(fā)明實(shí)施例制造微電子封裝的方法300的流程圖。作為示例， 方法300可引起類似于首先在圖1中示出的微電子封裝100的微電子封裝的形成。方法300的步驟310是要提供其上形成有導(dǎo)電焊盤的裸芯片。這里(并且在以下段落中的各個(gè)點(diǎn))僅提到單個(gè)導(dǎo)電焊盤以便簡(jiǎn)化討論；應(yīng)該理解，裸芯片能夠并且有可能會(huì)在其上形成有多個(gè)導(dǎo)電焊盤，并且所描述的單個(gè)焊盤是所有此類焊盤的代表。作為示例， 裸芯片和導(dǎo)電焊盤可分別類似于圖2中示出的裸芯片210和導(dǎo)電焊盤211。在一個(gè)實(shí)施例中，方法300的前ー步驟包括在將充當(dāng)“重新分布的“BBUL晶圓的載體的安裝板上配送適當(dāng)?shù)恼澈蟿?，或步驟310還包括在將充當(dāng)“重新分布的” BBUL晶圓的載體的安裝板上配送適當(dāng)?shù)恼澈蟿垼髮蝹€(gè)的裸芯片放在粘合層上，其中有源側(cè)向上。 裸芯片可具有非常小的凸塊(L0焊盤)，其中具有非常精細(xì)的凸塊間距212。為了舉ー個(gè)示例，裸芯片可能以25 μ m間距具有15 μ m的凸塊直徑。
圖4-9是根據(jù)本發(fā)明實(shí)施例微電子封裝100在其制造過程中的各個(gè)具體點(diǎn)處的截面圖。如圖4所示出的，使用粘合劑420將裸芯片210安裝在安裝板410上。方法300的步驟320將至少部分裸芯片密封在模塑配混物中，使得導(dǎo)電焊盤得以暴露。作為示例，該模塑配混物可類似于圖2中示出的模塑配混物250。在一個(gè)實(shí)施例中， 步驟320(或另ー步驟)包括磨掉或者以其他方式移除部分的模塑配混物(最初被配送以完全覆蓋裸芯片和焊盤)以便暴露導(dǎo)電焊盤。圖5描繪了密封裸芯片210但暴露導(dǎo)電焊盤 211的模塑配混物250。方法300的步驟330是在導(dǎo)電焊盤之上配送(dispense)或以其他方式形成第一層。從而，在一個(gè)實(shí)施例中，步驟330包括形成介電層。作為示例，第一層可類似于圖2中示出的層220。方法300的步驟340是要在第一層中形成導(dǎo)電通孔，使得導(dǎo)電通孔連接到導(dǎo)電焊盤。作為示例，導(dǎo)電通孔可類似于圖1中示出的導(dǎo)電通孔121。這些通孔將LO和Ll彼此相連(并由此可稱為L(zhǎng)O-Ll通孔)。圖6描繪了模塑配混物250、裸芯片210和導(dǎo)電焊盤211 之上的層220，并且還示出了導(dǎo)電通孔121已經(jīng)在層220中在LO焊盤(S卩，導(dǎo)電焊盤211) 上面向上開ロ(open up)。如上文所提到的，層220可由適當(dāng)?shù)木A介電材料構(gòu)成。在ー個(gè)實(shí)施例中，導(dǎo)電通孔121可具有5 μ m的直徑，其中具有加或減5 μ m的校準(zhǔn)。圖6中也描繪了已經(jīng)旋涂(或以其它方式施加)在LO-Ll電介質(zhì)(即層220)上面并形成圖案的干膜抗蝕劑或其它光阻材料610。圖案用于使LO-Ll通孔和這些通孔上面的Ll焊盤向上開ロ(見圖7)，以便在Ll層(即層130)上布線。在示范性實(shí)施例中，可能以2/2 μ m L/S (線/間距，line/space)的尺寸形成Ll布線(即跡線132-見圖1)。如上所述，圖案設(shè)計(jì)成將LO焊盤分布到將實(shí)現(xiàn)引線接合的Ll焊盤的周邊環(huán)。光阻材料610中的開ロ 611隨后將容納Ll焊盤之一。正如也已經(jīng)描述的那樣，可以更大間距分布其中ー些 Ll焊盤以實(shí)現(xiàn)POP能力。圖7描繪了制造過程中已經(jīng)沉積或以其他方式施加了銅(或其它導(dǎo)電的)鍍層(plating)以便形成上述圖案的點(diǎn)。導(dǎo)電焊盤131(即Ll焊盤)由此在層 220上面是可見的。已經(jīng)使用任何適當(dāng)エ藝移除了光阻材料610。方法300的步驟350是要在第一層之上形成第二層，第二層在第二層的周邊含有第二導(dǎo)電焊盤，其中第二導(dǎo)電焊盤電連接到導(dǎo)電通孔和第一導(dǎo)電焊盤。作為示例，第二層可類似于首先在圖1中示出的層130。從而，在一個(gè)實(shí)施例中，步驟350包括形成光阻層。作為另ー示例，第二層的周邊可類似于也在圖1中示出的周邊135。從而，在一個(gè)實(shí)施例中，第 ニ層的周邊由第二層的位于裸芯片投射在第二層上的占用面積外部的部分構(gòu)成。在具體實(shí)施例中，第二導(dǎo)電焊盤是多個(gè)導(dǎo)電焊盤之一，并且步驟350包括將第二多個(gè)導(dǎo)電焊盤設(shè)置在第二層周邊內(nèi)的多個(gè)同心環(huán)中。在同一實(shí)施例中或另ー實(shí)施例中，步驟350包括將第二多個(gè)導(dǎo)電焊盤設(shè)置成使得它們具有大于第一間距的第二間距。在ー些實(shí)施例中，步驟350包括將第二多個(gè)導(dǎo)電焊盤設(shè)置成具有第二間距的第一組和具有第三間距的第二組，第三間距大于第二間距。圖8描繪了已經(jīng)被配送并形成圖案以形成開ロ 810用于在隨后步驟中形成的接合線的層130(例如由阻焊劑、干膜抗蝕劑等構(gòu)成)。如果BBUL封裝需要作為POP封裝的一部分，則通孔是激光鉆通模塑配混物(或以其他方式形成在模塑配混物中)的以便暴露 LlPOP焊盤。圖9描繪了在移除(使用任何適當(dāng)ェ藝)安裝板410和粘合劑420之后并將
7通孔910形成在模塑配混物250中之后的微電子封裝100。然后可鍍上或以其他方式形成接合線和POP焊盤可能需要的任何表面拋光。方法300的步驟360將接合線附連到第二導(dǎo)電焊盤。作為示例，接合線可類似于圖2中示出的接合線M0。如果期望的話，步驟360或另ー步驟可包含用于POP封裝的焊劑凸塊形成。執(zhí)行步驟360之后，微電子封裝100可看起來如圖1和2中所描繪的那樣。也可以創(chuàng)建除了上文描述的那些之外例如還包含有源側(cè)向下的裸芯片放置、堆疊的裸芯片、PIP和其它封裝架構(gòu)的本發(fā)明的其它表現(xiàn)或?qū)嵤├?；這些中的一些在圖10-12中示出了。圖10描繪了根據(jù)本發(fā)明實(shí)施例的堆疊的裸芯片封裝1000。圖11描繪了根據(jù)本發(fā)明實(shí)施例在附連到具有POP配置的基礎(chǔ)封裝的BBUL封裝焊劑上包括堆疊的裸芯片的微電子封裝1100。圖12描繪了根據(jù)本發(fā)明實(shí)施例在附連到具有PIP配置的基礎(chǔ)封裝的BBUL 封裝焊劑上包括堆疊的裸芯片的微電子封裝1200。盡管已經(jīng)相對(duì)于特定實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但本領(lǐng)域技術(shù)人員將理解，在不脫離本發(fā)明的精神或范圍的情況下可進(jìn)行各種改變。從而，本發(fā)明實(shí)施例的公開打算是本發(fā)明范圍的說明，并不打算進(jìn)行限制。意圖是，本發(fā)明的范圍應(yīng)僅限于由所附權(quán)利要求書要求的程度。例如，對(duì)于本領(lǐng)域普通技術(shù)人員，將容易明白的是，本文論述的微電子封裝以及相關(guān)結(jié)構(gòu)和方法可實(shí)現(xiàn)在各種各樣的實(shí)施例中，并且對(duì)這些實(shí)施例中的某些實(shí)施例的上述論述不一定表示所有可能實(shí)施例的完整描述。此外，已經(jīng)相對(duì)于特定實(shí)施例描述了益處、其它優(yōu)點(diǎn)和問題的解決方案。然而，益處、優(yōu)點(diǎn)、問題的解決方案以及可引起任何益處、優(yōu)點(diǎn)或解決方案發(fā)生或變得更突顯的任何要素都不視為任何或所有權(quán)利要求的關(guān)鍵的、所需的或必不可少的特征或要素。而且，如果實(shí)施例和/或限制⑴未在權(quán)利要求書中明確要求權(quán)利，并且(2)在等效方案的教義下是或者可能是權(quán)利要求書中明確要素和/或限制的等效方案，則本文公開的實(shí)施例和限制在專用教義下不專用于公眾。
權(quán)利要求
1.一種微電子封裝，包括裸芯片，附連有第一多個(gè)導(dǎo)電焊盤，所述第一多個(gè)導(dǎo)電焊盤具有不超過100微米的第一間距；第一層，其中形成有第一多個(gè)導(dǎo)電通孔，其中每一個(gè)導(dǎo)電通孔都電連接到所述第一多個(gè)導(dǎo)電焊盤之一；第二層，位于所述第一層之上并且其中形成有位于所述第二層的周邊周圍的第二多個(gè)導(dǎo)電焊盤，并且其中還形成有多個(gè)導(dǎo)電跡線，其中每一個(gè)導(dǎo)電跡線都電連接到所述第一多個(gè)導(dǎo)電通孔之一和所述第二多個(gè)導(dǎo)電焊盤之一；以及多個(gè)接合線，其中每一個(gè)接合線都電連接到所述第二多個(gè)導(dǎo)電焊盤之一。
2.如權(quán)利要求1所述的微電子封裝，其中所述第二層的所述周邊由所述第二層的位于所述裸芯片投射在所述第二層上的占用面積外部的部分構(gòu)成。
3.如權(quán)利要求2所述的微電子封裝，其中 所述第二多個(gè)導(dǎo)電焊盤設(shè)置在多個(gè)同心環(huán)中。
4.如權(quán)利要求1所述的微電子封裝，其中 所述第一層由介電材料組成。
5.如權(quán)利要求1所述的微電子封裝，其中 所述第二層由光阻材料組成。
6.如權(quán)利要求1所述的微電子封裝，其中所述第二多個(gè)導(dǎo)電焊盤具有大于所述第一間距的第二間距。
7.如權(quán)利要求6所述的微電子封裝，其中所述第二多個(gè)導(dǎo)電焊盤中的第一組具有所述第二間距；以及所述第二多個(gè)導(dǎo)電焊盤中的第二組具有大于第二間距的第三間距。
8.如權(quán)利要求1所述的微電子封裝，其中 所述微電子封裝是無凸塊增層封裝。
9.一種無凸塊增層封裝，包括裸芯片，所述裸芯片至少部分地密封在模塑配混物中并附連有第一多個(gè)導(dǎo)電焊盤，所述第一多個(gè)導(dǎo)電焊盤具有不超過100微米的第一間距；第一層，其中形成有第一多個(gè)導(dǎo)電通孔，其中每一個(gè)導(dǎo)電通孔都電連接到所述第一多個(gè)導(dǎo)電焊盤之一；第二層，位于所述第一層之上并且其中形成有位于所述第二層的周邊周圍的第二多個(gè)導(dǎo)電焊盤，并且其中還形成有多個(gè)導(dǎo)電跡線，其中每一個(gè)導(dǎo)電跡線都電連接到所述第一多個(gè)導(dǎo)電通孔之一和所述第二多個(gè)導(dǎo)電焊盤之一；以及多個(gè)接合線，其中每一個(gè)接合線都電連接到所述第二多個(gè)導(dǎo)電焊盤之一。
10.如權(quán)利要求9所述的無凸塊增層封裝，其中 所述模塑配混物在其中含有第二多個(gè)導(dǎo)電通孔。
11.如權(quán)利要求9所述的無凸塊增層封裝，其中所述第二層的所述周邊由所述第二層的位于所述裸芯片投射在所述第二層上的占用面積外部的部分構(gòu)成。
12.如權(quán)利要求11所述的無凸塊增層封裝，其中 所述第二多個(gè)導(dǎo)電焊盤設(shè)置在多個(gè)同心環(huán)中。
13.如權(quán)利要求9所述的無凸塊增層封裝，其中 所述第一層由介電材料組成；以及所述第二層由光阻材料組成。
14.如權(quán)利要求9所述的無凸塊增層封裝，其中所述第二多個(gè)導(dǎo)電焊盤具有大于所述第一間距的第二間距。
15.如權(quán)利要求14所述的無凸塊增層封裝，其中所述第二多個(gè)導(dǎo)電焊盤中的第一組具有所述第二間距；以及所述第二多個(gè)導(dǎo)電焊盤中的第二組具有大于所述第二間距的第三間距。
16.一種制造微電子封裝的方法，所述方法包括 提供其上形成有第一導(dǎo)電焊盤的裸芯片；將至少部分所述裸芯片密封在模塑配混物中，使得所述第一導(dǎo)電焊盤得以暴露； 在所述第一導(dǎo)電焊盤之上形成第一層；在所述第一層中形成導(dǎo)電通孔，使得所述導(dǎo)電通孔連接到所述第一導(dǎo)電焊盤； 在所述第一層之上形成第二層，所述第二層在所述第二層的周邊含有第二導(dǎo)電焊盤， 其中所述第二導(dǎo)電焊盤電連接到所述導(dǎo)電通孔和所述第一導(dǎo)電焊盤；以及將接合線附連到所述第二導(dǎo)電焊盤。
17.如權(quán)利要求16所述的方法，其中 形成所述第一層包括形成介電層；以及形成所述第二層包括形成光阻層。
18.如權(quán)利要求16所述的方法，其中所述第二層的所述周邊由所述第二層的位于所述裸芯片投射在所述第二層上的占用面積外部的部分構(gòu)成；所述第一導(dǎo)電焊盤是第一多個(gè)導(dǎo)電焊盤之一； 所述第二導(dǎo)電焊盤是第二多個(gè)導(dǎo)電焊盤之一；以及形成所述第二層包括將所述第二多個(gè)導(dǎo)電焊盤設(shè)置在所述第二層的所述周邊內(nèi)的多個(gè)同心環(huán)中。
19.如權(quán)利要求18所述的方法，其中所述第一多個(gè)導(dǎo)電焊盤具有第一間距；并且形成所述第二層包括設(shè)置所述第二多個(gè)導(dǎo)電焊盤使得它們具有大于所述第一間距的第二間距。
20.如權(quán)利要求19所述的方法，其中形成所述第二層包括將所述第二多個(gè)導(dǎo)電焊盤設(shè)置成具有所述第二間距的第一組以及具有第三間距的第二組，所述第三間距大于所述第二間距。
全文摘要
微電子封裝包括裸芯片(210)，裸芯片(210)附連有第一多個(gè)導(dǎo)電焊盤(211)。微電子封裝還包括第一層(220)和第二層(130)。第一層具有電連接到第一多個(gè)導(dǎo)電焊盤之一的第一多個(gè)導(dǎo)電通孔(121)。第二層包括位于第二層的周邊(135)周圍的第二多個(gè)導(dǎo)電焊盤(131)和電連接到第一多個(gè)導(dǎo)電通孔之一和第二多個(gè)導(dǎo)電焊盤之一的多個(gè)導(dǎo)電跡線(132)。微電子封裝也包括多個(gè)接合線(240)，其中每一個(gè)接合線都電連接到第二多個(gè)導(dǎo)電焊盤之一。
文檔編號(hào)H01L23/045GK102598257SQ201080050671
公開日2012年7月18日 申請(qǐng)日期2010年9月20日 優(yōu)先權(quán)日2009年11月6日
發(fā)明者J·A·梅斯, M·J·馬努沙羅, R·K·納拉 申請(qǐng)人:英特爾公司