專利名稱：具有梯級結(jié)構(gòu)凸起的結(jié)構(gòu)的半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體加工，更具體地，涉及半導(dǎo)體芯片焊料凸點襯墊以及形成焊料凸點襯墊的方法。
背景技術(shù)：
倒裝芯片安裝方案在將半導(dǎo)體芯片安裝到如半導(dǎo)體芯片封裝基板之類電路板上使用了幾十年。在許多傳統(tǒng)的倒裝芯片變形中，在半導(dǎo)體芯片的輸入/輸出(I/O)位置和電路板的對應(yīng)I/O位置之間建立多個焊點。在一種傳統(tǒng)的工藝中，焊料凸點通過冶金方式 (metallurgically)粘結(jié)到所給I/O位置或半導(dǎo)體芯片的襯墊上，并且所謂的預(yù)焊料通過冶金方式粘結(jié)到電路板對應(yīng)的I/O位置。此后，使焊料凸點和預(yù)焊料接近并使該焊料凸點和預(yù)焊料中的一個或兩個經(jīng)歷回流的加熱過程，以建立必要的焊點。在一種傳統(tǒng)的工藝中，焊料凸點到半導(dǎo)體芯片特定I/O位置的連接使得在半導(dǎo)體芯片鄰近I/O位置的頂層介電薄膜上形成開口必不可少，并且此后沉積金屬以建立凸點下金屬化(UBM)結(jié)構(gòu)。然后，焊料凸點經(jīng)回流通過冶金方式粘結(jié)到UBM結(jié)構(gòu)。這種傳統(tǒng)的UBM 結(jié)構(gòu)包括底部、側(cè)壁和位于介電薄膜上的上放凸緣。倒裝芯片焊點可能會受到來自各方面源的機械應(yīng)力，如熱膨脹系數(shù)不匹配，延展性差異和電路板變形。這種應(yīng)力使剛剛描述的傳統(tǒng)UBM結(jié)構(gòu)遭受彎矩。其效果是導(dǎo)致某種程度的方位性，即在接近模具邊緣和拐角的應(yīng)力常常最大并且越接近模具中心應(yīng)力越小。 與所謂的邊緣效應(yīng)有關(guān)的彎矩能將應(yīng)力強加在該UBM結(jié)構(gòu)下的介電薄膜上，如果應(yīng)力足夠大，該結(jié)構(gòu)能產(chǎn)生斷裂。本發(fā)明旨在克服或減小上述一個或一個以上缺陷的效應(yīng)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實施方式的一方面，提供了制造方法，其包括在半導(dǎo)體芯片的第一面上形成第一導(dǎo)體結(jié)構(gòu)以及形成與該第一導(dǎo)體結(jié)構(gòu)電接觸的第二導(dǎo)體結(jié)構(gòu)。該第二導(dǎo)體結(jié)構(gòu)適于聯(lián)接(coupled)到焊料結(jié)構(gòu)并且包括具有至少兩個踏板的梯級結(jié)構(gòu)。根據(jù)本發(fā)明實施方式的另一方面，提供了將半導(dǎo)體芯片聯(lián)接到電路板的方法，其包括將第一焊料結(jié)構(gòu)聯(lián)接到位于該半導(dǎo)體芯片第一面上的第一導(dǎo)體結(jié)構(gòu)上。該第一導(dǎo)體結(jié)構(gòu)包括具有至少兩個踏板的梯級結(jié)構(gòu)。將該第一焊料結(jié)構(gòu)聯(lián)接到該電路板。根據(jù)本發(fā)明實施方式的另一方面，提供了裝置，其包括具有第一面和與該第一面相對的第二面的半導(dǎo)體芯片。第一導(dǎo)體結(jié)構(gòu)位于該第一面上并且適于聯(lián)接到焊料結(jié)構(gòu)。該第一導(dǎo)體結(jié)構(gòu)包括具有至少兩個踏板的梯級結(jié)構(gòu)。


在閱讀下述具體實施方式
并參照附圖的基礎(chǔ)上，本發(fā)明上述和其他優(yōu)勢將顯而易見，其中
圖1所示為半導(dǎo)體芯片器件的示例性實施方式的示圖，該半導(dǎo)體器件包括安裝在電路板上的半導(dǎo)體芯片；圖2所示為圖1沿截面2-2的剖視圖；圖3所示為傳統(tǒng)焊點的部分剖視圖；圖4所示為圖2在較大的放大倍數(shù)下的部分視圖；圖5描繪了朝向半導(dǎo)體芯片的導(dǎo)體結(jié)構(gòu)的開口的示例性結(jié)構(gòu)的剖視圖；圖6是類似于圖5的剖視圖，但是描繪了絕緣層和掩膜的應(yīng)用；圖7是類似于圖6的剖視圖，但是描繪了在絕緣層中開口的形狀；圖8是類似于圖7的剖視圖，描繪了在具有梯級結(jié)構(gòu)的開口中另一導(dǎo)體結(jié)構(gòu)的形狀；圖9所示為圖8的梯級結(jié)構(gòu)導(dǎo)體結(jié)構(gòu)的俯視圖；以及圖10是類似于圖8的剖視圖，但是示意性地描繪了在梯級導(dǎo)體結(jié)構(gòu)上焊料結(jié)構(gòu)的形成。
具體實施例方式本文描述了半導(dǎo)體芯片的不同實施方式。一個示例包括制造為具有兩個或兩個以上踏板的梯級結(jié)構(gòu)的焊料凸點連接結(jié)構(gòu)，如UBM結(jié)構(gòu)。該梯級結(jié)構(gòu)將應(yīng)力從焊點散布到較大區(qū)域以減小基礎(chǔ)的鈍化堆疊損壞的可能性?，F(xiàn)在將描述更多細節(jié)。在下文的附圖中，相同元件出現(xiàn)在一個以上附圖中時參考數(shù)字通常重復(fù)?，F(xiàn)在參照附圖，尤其在圖1中，顯示了半導(dǎo)體芯片器件10的示例性實施方式的示圖，半導(dǎo)體器件10 包括安裝在電路板20上的半導(dǎo)體芯片15。底部填充材料層25位于半導(dǎo)體芯片15和電路板20之間。半導(dǎo)體芯片15可以是用于電子工業(yè)的各種不同類型的電路設(shè)備，例如微處理器，圖像處理器，微處理器/圖像組合處理器，專用集成電路，存儲設(shè)備或類似設(shè)備，并且該半導(dǎo)體芯片15可以是單核的或多核的甚至是與額外芯片堆疊的。半導(dǎo)體芯片15可由塊狀半導(dǎo)體構(gòu)建，如硅或鍺，或者由諸如絕緣材料上的硅等絕緣材料上的半導(dǎo)體構(gòu)建。半導(dǎo)體芯片15可以是安裝到電路板20上的倒裝芯片并且通過焊點或其他結(jié)構(gòu)(圖1中未圖示，但圖示在后續(xù)的圖中)電連接到電路板20上。電路板20可以是半導(dǎo)體芯片封裝基板，電路卡，或幾乎任何其他類型的印刷電路板。盡管單片式結(jié)構(gòu)能用于電路板20，但是更常見的結(jié)構(gòu)是使用堆積(build-up)設(shè)計。在這方面，電路板20可由中間芯層組成，在該芯層上方形成一個或一個以上的堆積層以及在其下方形成額外的一個或一個以上的堆積層。該芯層本身可由一個或一個以上的層堆疊構(gòu)成。這種結(jié)構(gòu)的一個示例可稱為所謂的“2-2-2”結(jié)構(gòu)，其中單層芯層夾在兩組兩個堆積層之間。如果作為半導(dǎo)體芯片封裝基板實施，電路板20中的層數(shù)可從四層變到十六層或者更多層，盡管少于四層也可使用。也可使用所謂的“無芯”設(shè)計。電路板20的層可由絕緣材料構(gòu)成，如公知的環(huán)氧樹脂，其中穿插有金屬互連線。能使用除了堆積層以外的多層結(jié)構(gòu)。 可選地，電路板20可由公知的陶瓷或適合封裝基板或其他印刷電路板的其他材料構(gòu)成。電路板20具有多個導(dǎo)體軌跡和通孔以及其他結(jié)構(gòu)以在半導(dǎo)體芯片15和未圖示的其他電路設(shè)備之間提供功率、接地和信號傳送。為了促進這些傳送，可以通過引腳柵格陣列、球狀網(wǎng)格陣列、基板柵格陣列(land grid array)或其他類型的互連模式的形式給電路板20提供輸入/輸出?，F(xiàn)結(jié)合圖2描述半導(dǎo)體芯片15的其他細節(jié)，圖2是圖1沿截面2_2的剖視圖。在參照圖2之前，應(yīng)注意在截面顯示的部分封裝10的確切位置。應(yīng)注意截面2-2穿過包括邊緣30的半導(dǎo)體芯片15的小部分。帶著這些提示，現(xiàn)在參照圖2。如上所述，半導(dǎo)體芯片15 可由塊狀半導(dǎo)體或絕緣體上的半導(dǎo)體構(gòu)建。在這個說明性的實施方式中，半導(dǎo)體芯片15作為塊狀半導(dǎo)體實施，其包括塊狀半導(dǎo)體層35和半導(dǎo)體器件層40。半導(dǎo)體器件層40包括給半導(dǎo)體芯片15提供功能的各種電路，并且將通常包括促進往來半導(dǎo)體芯片15的功率、接地和信號傳送的多個金屬化層和/或其他類型的導(dǎo)體層。介電迭層45形成在半導(dǎo)體器件層 40上并且可由多層絕緣材料構(gòu)成。關(guān)于介電迭層45的更具體的描述將結(jié)合隨后的

。半導(dǎo)體芯片15可以是安裝到載臺基板20上的倒裝芯片并且以多個焊料結(jié)構(gòu)或焊點的方式電連接到基板20上，該焊料結(jié)構(gòu)或焊點中的兩個可見并分別標識為50和55。因為截面2-2的位置，焊點55僅部分可見。對焊點50的下述闡述也說明了其他焊點。焊點50包括通過冶金方式粘結(jié)到其他焊料結(jié)構(gòu)65的焊料結(jié)構(gòu)或凸點60，焊料結(jié)構(gòu)65有時也稱為預(yù)焊料。焊料凸點60和預(yù)焊料65經(jīng)過焊料回流過程通過冶金方式結(jié)合。不規(guī)則線70表示回流后焊料凸點60和預(yù)焊料65之間假設(shè)的邊界。然而，本領(lǐng)域技術(shù)人員應(yīng)了解，即使用顯微鏡檢測，這種邊界70很少能看見。焊料凸點60可由各種含鉛或無鉛焊料構(gòu)成。示例性的含鉛焊料的成分可在共晶比例或接近共晶比例，如約63%的Sn和37%的此。示例性的無鉛焊料包括錫-銀(約 97. 3% 的 Sn，2. 7% 的 Ag)，錫-銅(約 99% 的 Sn，1 % 的 Cu)，錫-銀-銅(約 96. 5% 的 Sn， 3%的Ag，0.5%的Cu)或類似物。預(yù)焊料65可由相同類型的材料組成?？蛇x地，可除去預(yù)焊料65有利于單焊料結(jié)構(gòu)或焊料加上傳導(dǎo)柱結(jié)構(gòu)。焊料凸點60通過冶金方式連接到導(dǎo)電結(jié)構(gòu)75，其可替換地稱為凸點下金屬化結(jié)構(gòu)或UBM結(jié)構(gòu)。正如本文中其他地方更詳細描述的，UBM結(jié)構(gòu)75可具有對應(yīng)各種應(yīng)力和彎矩的改進的抵抗性能的梯級結(jié)構(gòu)。進而，UBM結(jié)構(gòu) 75電連接到芯片15的其他導(dǎo)體結(jié)構(gòu)或襯墊上，該導(dǎo)體結(jié)構(gòu)或襯墊用80標識并且可以是半導(dǎo)體芯片15的多個金屬化層的一部分。導(dǎo)體結(jié)構(gòu)80可稱為重新分配層或RDL結(jié)構(gòu)。導(dǎo)體結(jié)構(gòu)80可用作功率、接地或信號的輸入/輸出位置，或者可用作不電聯(lián)接到其他結(jié)構(gòu)的虛擬(dummy)襯墊。預(yù)焊料65同樣地通過冶金方式粘結(jié)到導(dǎo)體85上，導(dǎo)體85與焊料掩膜90 橫向接壤。導(dǎo)體結(jié)構(gòu)85可形成多層導(dǎo)體結(jié)構(gòu)的一部分，該多層導(dǎo)體結(jié)構(gòu)通過通孔互連并且由介電材料層圍繞。底部填充材料25分散在半導(dǎo)體芯片15和基板20之間以減小在半導(dǎo)體芯片15，焊點50，55等，以及電路板20中的熱膨脹系數(shù)(CTE)差異的影響。例如，底部填充材料25可能是環(huán)氧樹脂與白炭黑和酚樹脂的混合物，并且在回流過程之前或之后沉積以建立焊點50 和55。各種物理過程可能導(dǎo)致焊料凸點60和UBM結(jié)構(gòu)75之間的金屬間結(jié)合上的明顯的應(yīng)力。這些應(yīng)力中的一些應(yīng)力起因于熱循環(huán)期間半導(dǎo)體芯片15、電路板20和底部填充材料層25之間的應(yīng)變率差異。應(yīng)力差的另一個原因可能是焊料凸點60和預(yù)焊料65之間的延展性差異。由于公知的邊緣效應(yīng)的現(xiàn)象，這些應(yīng)力差以及合應(yīng)變接近半導(dǎo)體芯片15的邊緣30可能最大并且可能沿箭頭100表示的方向從邊緣30延伸朝向半導(dǎo)體芯片15的中心逐漸減小。
為了幫助描述UBM結(jié)構(gòu)75，圖2中由虛線橢圓形105為界的部分將在圖4中以較大的倍數(shù)顯示。然而，在正式參照圖4之前，對比焊點和導(dǎo)體襯墊結(jié)構(gòu)的類似的傳統(tǒng)結(jié)構(gòu)是有幫助的。在這方面，現(xiàn)在參照描繪了部分傳統(tǒng)焊點和導(dǎo)體襯墊結(jié)構(gòu)的圖3。為了清楚地描繪施加到相關(guān)結(jié)構(gòu)的各種力，在圖3中沒有顯示交叉的剖面線。在這里，下述特征是可見的小部分半導(dǎo)體芯片110，凸點襯墊115，，電介質(zhì)堆疊120，聚合物材料層125，UBM結(jié)構(gòu) 130，底部填充材料層135，焊料掩膜140，導(dǎo)體襯墊145和小部分半導(dǎo)體芯片封裝基板150。 焊點155顯示為虛線圖像。指向半導(dǎo)體芯片110中心的方向由箭頭160表示。由于在制造，可靠性測試或設(shè)備操作過程中基板150的翹曲(warping)，以及主要地由于CTE不匹配，基板150通過焊點155給予由一系列向下指向的箭頭表示的分布負載。 該分布負載的強度沿著長度L1W最大的Q1變化到最小的ω2，其中Co1和ω2為單位長度的單位力。分布負載的合力隊位于χ軸上的X1處。因為圖3是剖視圖，所以施加于UBM結(jié)構(gòu)130上的該分布負載表現(xiàn)為線分布。實際上，該分布負載將是區(qū)域分布。作為沿著χ軸和方向160朝向中心的距離的函數(shù)的從0^到ω2的力場強度，其逐步減小起因于本文背景技術(shù)中所描述的邊緣效應(yīng)。合力R1相對于拐角點B的位置產(chǎn)生了施加在UBM結(jié)構(gòu)130上繞拐角點B的力矩Mp根據(jù)UBM結(jié)構(gòu)130的延展性和距離L1,拐角點B能作為UBM結(jié)構(gòu)130 向下的并且繞點B的不期望的繞軸旋轉(zhuǎn)運動的支點。實質(zhì)上，距離L1可以足夠小使得UBM 結(jié)構(gòu)130缺少充足的能夠彎曲并適應(yīng)(accommodate)彎矩M1的延展性，從而不會使電介質(zhì)堆疊120分層或破裂，尤其是在拐角點A附近?，F(xiàn)在再次參照圖2和4描繪的示例性實施方式。圖4以較大的倍數(shù)顯示了圖2中由虛線橢圓形105為界的部分。這個示例性的實施方式包括UBM結(jié)構(gòu)75的結(jié)構(gòu)，其解決與結(jié)合傳統(tǒng)焊點UBM結(jié)構(gòu)設(shè)計和圖3描述的邊緣效應(yīng)和CTE不匹配相關(guān)的彎矩問題。類似于圖3中的描繪，圖4不包括通常在專利圖紙中出現(xiàn)的傳統(tǒng)的交叉剖面線，因此可以更清楚地看到各種力。應(yīng)當指出，圖4描繪了小部分半導(dǎo)體芯片器件層40，導(dǎo)體襯墊80，電介質(zhì)迭層 43，聚合物材料層45，UBM結(jié)構(gòu)75，底部填充材料25，焊點50 (虛線所示)，導(dǎo)體襯墊85，焊料掩膜90和小部分電路板20。應(yīng)注意，該電介質(zhì)堆疊可以是單片或多層層板。在一示例性實施方式中，該電介質(zhì)堆疊可由例如氧化硅層和氮化硅層交替構(gòu)成。正如圖3中描繪的傳統(tǒng)實施方式所示，這個說明性的實施方式可在UBM結(jié)構(gòu)75上產(chǎn)生分布負載，該分布負載沿著長度L2從某最大強度ω3變化到最小的ω4，其中《3和ω4 是單位長度的單位力。合力&位于χ軸上的&處。該分布負載起因于基板20的翹曲和其他CTE效應(yīng)，并且強度的變化起因于前述的沿著χ軸和箭頭100的方向朝向半導(dǎo)體芯片的中心前進的邊緣效應(yīng)。因為圖4是剖視圖，所以施加在UBM結(jié)構(gòu)75上的該分布負載顯示為線分布。實際上，該分布負載是區(qū)域分布。合力&相對于拐角點C的位置產(chǎn)生了施加在 UBM結(jié)構(gòu)75上繞拐角點C的力矩Μ2。然而，UBM結(jié)構(gòu)75制造為具有梯級結(jié)構(gòu)因而不僅在拐角點D處抵抗力矩M2,也在另一拐角點E處抵抗力矩Μ2。實質(zhì)上，該負載分布在更長的長度因而更大的面積上，這導(dǎo)致較小的應(yīng)力以及絕緣堆疊43分層和破裂的較小可能性。該梯級結(jié)構(gòu)包括平臺163，從平臺163突出的高地165，從高地163延伸出的踏板167，從踏板167 突出的另一高地169，以及從高地169延伸出的另一踏板170。然而，踏板的數(shù)量能大于兩個。在這個示例性實施方式中，踏板167比踏板170寬，但是兩個踏板167和170在長度上可以相等或者踏板170可以比踏板167寬。
通過參照圖5，6，7，8，9和10并且從圖5開始可理解制造示例性UBM結(jié)構(gòu)75的示例性的方法。圖5是剖視圖，顯示了小部分半導(dǎo)體芯片器件層40和導(dǎo)體襯墊80以及電介質(zhì)堆疊43。應(yīng)了解，圖5描繪的半導(dǎo)體器件層40和導(dǎo)體襯墊80與圖2和圖4所描繪的方向倒置。同時也應(yīng)了解，本文描述的過程可通過基層在晶片級或模具上實施。在這個階段， 形成了導(dǎo)體結(jié)構(gòu)80和電介質(zhì)堆疊43。導(dǎo)體結(jié)構(gòu)80可由多種導(dǎo)體材料構(gòu)成，這些材料如鋁， 銅，銀，金，鈦，難熔金屬，難熔金屬化合物，這些金屬的合金或類似物。在可替代的單一結(jié)構(gòu)中，導(dǎo)體結(jié)構(gòu)80可由多元金屬層層板組成，如鈦層，隨后是鎳-釩層，隨后是銅層。在另一實施方式中，鈦層可以被銅層覆蓋，隨后是鎳頂部涂層。然而，本領(lǐng)域技術(shù)人員應(yīng)了解導(dǎo)體結(jié)構(gòu)80可使用多種導(dǎo)電材料?？墒褂枚喾N公知的施加金屬材料的技術(shù)，如物理氣相沉積， 化學(xué)氣相沉積，電鍍或類似技術(shù)。應(yīng)了解，能使用額外的導(dǎo)電結(jié)構(gòu)。電介質(zhì)堆疊43可由如二氧化硅和氮化硅等介電材料交替組成，并且可通過公知的化學(xué)氣相沉積(CVD)和/或氧化或氧化技術(shù)形成?？稍陔娊橘|(zhì)堆疊43上形成合適的光刻掩膜175，并且通過公知的光刻步驟用與導(dǎo)體襯墊80對齊的適當?shù)拈_口 180使掩膜175 圖案化。此后，實施一個或一個以上的材料移除步驟以便在電介質(zhì)堆疊43中產(chǎn)生開口 185。 例如，該材料移除步驟可包括適于為電介質(zhì)堆疊43選定的具體材料的一個或一個以上的干蝕刻和/或濕蝕刻過程。材料移除后，產(chǎn)生開口 185，可通過灰化，溶劑萃取(stripping) 或類似過程去除掩膜175?，F(xiàn)參照圖6，聚合物層45形成在電介質(zhì)堆疊43上。聚合物層45可由聚酰亞胺， 苯并環(huán)丁烯或類似材料，或者諸如氮化硅或類似材料等其他絕緣材料組成，并且可通過旋涂，CVD或其他技術(shù)沉積。層45的施加通常將填充電介質(zhì)堆疊43中的開口 185。為了生成階梯式結(jié)構(gòu)以隨后形成UBM結(jié)構(gòu)，有必要在聚合物材料45中建立寬于電介質(zhì)堆疊43中的開口 185的開口，這個可以根據(jù)聚合物層45的成分以多種方式完成。在一示例性實施方式中使用聚酰亞胺作為聚合物層45，該聚酰亞胺可加入光敏化合物并且合適的非接觸 (non-contact)掩膜195位于聚合物層45中開口所需位置處。接著，將聚合物層145暴露在輻射195下。使聚合物層45中沒有覆蓋掩膜190的部分不溶于顯影液。將非接觸掩膜 190移除并且將聚合物層45顯影以產(chǎn)生如圖7所示的開口 200。如果聚合物層45不能通過暴露和顯影進行材料移除，那么可應(yīng)用適當?shù)墓饪萄谀げ嵤┪g刻以產(chǎn)生開口 200。參照圖8，可通過沉積，電鍍或其他材料形成技術(shù)形成UBM結(jié)構(gòu)75。事實上，結(jié)合導(dǎo)體結(jié)構(gòu)80所描述的相同類型的材料和技術(shù)也能用于UBM結(jié)構(gòu)75中。在這個示例性實施方式中，可通過穿過聚合物層45的表面電鍍銅隨后通過材料移除步驟使得僅留下UBM結(jié)構(gòu) 75進而形成UBM結(jié)構(gòu)75?？赏ㄟ^濕蝕刻或干蝕刻進行該材料移除。在這個階段，UBM結(jié)構(gòu) 75包括前述的平臺163，高地165和169，以及踏板167和170。UBM結(jié)構(gòu)75與下面的導(dǎo)體襯墊80形成冶金(metallurgical)結(jié)合。如果需要，可實施初步的自然氧化剝離蝕刻以確保導(dǎo)體結(jié)構(gòu)80的表面充分暴露使得其能與UBM結(jié)構(gòu)75冶金結(jié)合。圖9是經(jīng)過電鍍和蝕刻定義的UBM結(jié)構(gòu)75的俯視圖。在這個示例性實施方式中， UBM結(jié)構(gòu)75通常具有如圖9所示的八角形形狀。應(yīng)注意，平臺163以及踏板167和170清晰可見，并且具有相同的常用八角形覆蓋區(qū)。然而，應(yīng)了解，除了八角形覆蓋區(qū)以外的幾乎任何其他形狀可用于UBM結(jié)構(gòu)75中?，F(xiàn)參照圖10，圖10示意性地描繪了將變成圖2中描繪的焊料凸點60的焊料205的沉積?？山Y(jié)合沉積的焊料205使用多種工藝以便建立圖2中描繪的焊料凸點60。在一示例性實施方式中，使用印刷工藝，其可包括在UBM結(jié)構(gòu)75上濺射沉積鈦，隨后覆蓋濺射 (blanket sputtering)鎳-釩薄膜以及然后覆蓋濺射銅薄膜。此處，可在聚合物層45上應(yīng)用合適的光刻掩膜210。通過公知的光刻過程使光刻掩膜210具有開口 220。然后，通過絲網(wǎng)印刷過程沉積焊料205。在可替換的示例性實施方式中，可使用電鍍過程。在這方面，鈦和銅相繼覆蓋濺射到UBM結(jié)構(gòu)75和聚合物層45上。接著，形成具有開口的與圖9中所描繪的掩膜210沒什么不同的合適的光刻掩膜以暴露UBM結(jié)構(gòu)75。在這個階段，可將鎳電鍍到UBM結(jié)構(gòu)上并且將焊料205電鍍到鎳上。電鍍焊料205后，可化學(xué)剝離該掩膜以便留下前述圖2中描繪的焊料凸點60。本發(fā)明披露的任何示例性實施方式可在由計算機可讀介質(zhì)處理的指令中具體化， 該計算機介質(zhì)如，例如半導(dǎo)體，磁盤，光盤或其他存儲介質(zhì)或作為計算機數(shù)據(jù)信號。該指令或軟件能夠合成和/或模擬本發(fā)明披露的電路結(jié)構(gòu)。在一示例性的實施方式中，電子設(shè)計自動化程序如Cadence APD, Encore或類似程序可用于合成所披露的電路結(jié)構(gòu)。得到的代碼可用于制造所披露的電路結(jié)構(gòu)。雖然本發(fā)明可進行各種修改和替換形式，但本文在附圖中通過示例的方式示出了具體的實施方式并且本文詳細描述了具體的實施方式。然而，應(yīng)了解本發(fā)明并不局限于所披露的具體形式。相反的，本發(fā)明涵蓋落入隨后權(quán)利要求所定義的本發(fā)明精神和范圍中的所有修改、等同以及替換。
權(quán)利要求
1.一種制造方法，其包括在半導(dǎo)體芯片的第一面上形成第一導(dǎo)體結(jié)構(gòu)；以及形成第二導(dǎo)體結(jié)構(gòu)，所述第二導(dǎo)體結(jié)構(gòu)與所述第一導(dǎo)體結(jié)構(gòu)電接觸，并且適于聯(lián)接到焊料結(jié)構(gòu)，所述第二導(dǎo)體結(jié)構(gòu)包括具有至少兩個踏板的梯級結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體芯片包括位于所述第一導(dǎo)體結(jié)構(gòu)上方的電介質(zhì)層板，所述方法包括形成相對所述第一導(dǎo)體結(jié)構(gòu)的開口并且在所述開口中形成所述第二導(dǎo)體結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的方法，包含將焊料結(jié)構(gòu)聯(lián)接到所述第二導(dǎo)體結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的方法，其中所述焊料結(jié)構(gòu)包括焊料凸點和焊點中的一個。
5.根據(jù)權(quán)利要求1所述的方法，其中包括將電路板電聯(lián)接到所述焊料結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5所述的方法，其中所述電路板包括半導(dǎo)體芯片封裝基板。
7.根據(jù)權(quán)利要求1所述的方法，其中包括使用存儲在計算機可讀介質(zhì)中的指令形成所述第一和第二導(dǎo)體結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1所述的方法，其中所述第一導(dǎo)體結(jié)構(gòu)包括虛擬襯墊。
9.將半導(dǎo)體芯片聯(lián)接到電路板的方法，其包括將第一焊料結(jié)構(gòu)聯(lián)接到位于所述半導(dǎo)體芯片第一面上的第一導(dǎo)體結(jié)構(gòu)上，所述第一導(dǎo)體結(jié)構(gòu)包括具有至少兩個踏板的梯級結(jié)構(gòu)；以及將所述第一焊料結(jié)構(gòu)聯(lián)接到所述電路板。
10.根據(jù)權(quán)利要求9所述的方法，其中所述第一焊料結(jié)構(gòu)包括焊料凸點和焊點中的一個。
11.根據(jù)權(quán)利要求9所述的方法，其中所述將所述第一焊料結(jié)構(gòu)聯(lián)接到所述電路板包括將所述第一焊料結(jié)構(gòu)聯(lián)接到已被聯(lián)接到所述電路板的預(yù)焊料。
12.根據(jù)權(quán)利要求9所述的方法，其中所述電路板包括半導(dǎo)體芯片封裝基板。
13.一種裝置，其包括半導(dǎo)體芯片，其具有第一面和與所述第一面相對的第二面；以及第一導(dǎo)體結(jié)構(gòu)，其位于所述第一面上并且適于聯(lián)接到焊料結(jié)構(gòu)，所述第一導(dǎo)體結(jié)構(gòu)包括具有至少兩個踏板的梯級結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的裝置，包括聯(lián)接到所述第一導(dǎo)體結(jié)構(gòu)的焊料結(jié)構(gòu)。
15.根據(jù)權(quán)利要求14所述的裝置，其中所述焊料結(jié)構(gòu)包括焊料凸點和焊點中的一個。
16.根據(jù)權(quán)利要求14所述的裝置，包括電聯(lián)接到所述焊料結(jié)構(gòu)的電路板。
17.根據(jù)權(quán)利要求16所述的裝置，其中所述電路板包括半導(dǎo)體芯片封裝基板。
18.根據(jù)權(quán)利要求13所述的裝置，包括聯(lián)接到所述第一導(dǎo)體結(jié)構(gòu)的所述半導(dǎo)體芯片的第二導(dǎo)體結(jié)構(gòu)。
19.根據(jù)權(quán)利要求13所述的裝置，其中所述第一導(dǎo)體結(jié)構(gòu)包括輸入/輸出襯墊。
20.根據(jù)權(quán)利要求13所述的裝置，其中所述第一導(dǎo)體結(jié)構(gòu)包括虛擬襯墊。
全文摘要
披露了各種半導(dǎo)體芯片輸入/輸出結(jié)構(gòu)以及其制造方法。在一方面，提供了制造方法，其包括在半導(dǎo)體芯片的第一面上形成第一導(dǎo)體結(jié)構(gòu)以及形成與該第一導(dǎo)體結(jié)構(gòu)電接觸的第二導(dǎo)體結(jié)構(gòu)。該第二導(dǎo)體結(jié)構(gòu)適于聯(lián)接到焊料結(jié)構(gòu)并且包括具有至少兩個踏板的梯級結(jié)構(gòu)。
文檔編號H01L21/60GK102576683SQ201080040036
公開日2012年7月11日 申請日期2010年9月9日 優(yōu)先權(quán)日2009年9月10日
發(fā)明者易普·森·羅, 羅登·R·托帕西奧 申請人:Ati科技無限責任公司