專利名稱：制造碳化硅襯底的方法和碳化硅襯底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造碳化硅襯底的方法和碳化硅襯底，更具體地講，涉及均實現(xiàn)了降低使用碳化硅襯底制造半導(dǎo)體器件的成本的制造碳化硅襯底的方法和碳化硅襯底。
背景技術(shù)：
近年來，為了實現(xiàn)高擊穿電壓、低損耗并且在高溫度環(huán)境下使用半導(dǎo)體器件，已經(jīng)開始采用碳化硅(SiC)作為用于半導(dǎo)體器件的材料。碳化硅是一種帶隙比硅的帶隙大的寬帶隙半導(dǎo)體，其傳統(tǒng)上廣泛用作半導(dǎo)體器件的材料。因此，通過采用碳化硅作為半導(dǎo)體器件的材料，半導(dǎo)體器件可以具有高擊穿電壓、減小的導(dǎo)通電阻等。另外，因此有利地，與采用硅作為其材料的半導(dǎo)體器件的特性相比，采用碳化硅作為其材料的半導(dǎo)體器件即使在高溫環(huán)境下特性劣化也較小。在這類情形下，已對制造碳化硅晶體的方法和用于制造半導(dǎo)體器件的碳化硅襯底進(jìn)行了各種研究，并且已提出了各種構(gòu)思(例如，參見MNakabayashi等人的“Growth of Crack-free lOOmm-diameter 4H_SiC Crystals with Low Micropipe Densities，，,Mater. Sci. Forum, vols. 600-603，2009，p. 3-6 (非專利文獻(xiàn) 1))。引用列表非專利文獻(xiàn)NPL 1 :M. Nakabayashi ^AWGrowth of Crack-free 100mm-diameter 4H-SiC Crystals with Low Micropipe Densities",Mater. Sci. Forum,vols. 600-603,2009,p. 3-
發(fā)明內(nèi)容
技術(shù)問題然而，碳化硅在大氣壓力下不具有液相。另外，其晶體生長溫度為2000°C或更高， 這是非常高的溫度。這使得難以控制和穩(wěn)定生長條件。因此，碳化硅單晶難以在保持其質(zhì)量高的同時具有大的直徑。因此，不容易得到具有大直徑的高質(zhì)量碳化硅襯底。在制造這種具有大直徑的碳化硅襯底的過程中存在困難，導(dǎo)致不僅使碳化硅襯底的制造成本提高， 而且使用碳化硅襯底的一批產(chǎn)生的半導(dǎo)體器件較少。因此，半導(dǎo)體器件的制造成本增加，這是不利的?？紤]到的是通過有效利用制造成本高的碳化硅單晶作為襯底，可以降低半導(dǎo)體器件的制造成本。據(jù)此，本發(fā)明的目標(biāo)在于提供均實現(xiàn)了降低使用碳化硅襯底制造半導(dǎo)體器件的成本的制造碳化硅襯底的方法和碳化硅襯底。問題的解決方法本發(fā)明中的一種制造碳化硅襯底的方法包括以下步驟準(zhǔn)備由碳化硅制成的基底襯底和由單晶碳化硅制成的SiC襯底；形成Si膜，所述Si膜由硅制成并且在所述基底襯底的主表面上并與所述主表面接觸；通過將所述SiC襯底放置在所述Si膜上并且使所述SiC 襯底與所述Si膜接觸來制造堆疊襯底；以及通過加熱所述堆疊襯底以至少使所述Si膜中的與所述基底襯底接觸的區(qū)域和與所述SiC襯底接觸的區(qū)域轉(zhuǎn)換成碳化硅，來將所述基底襯底和所述SiC襯底彼此連接。如上所述，高質(zhì)量的碳化硅單晶難以具有大直徑。同時，為了在使用碳化硅襯底制造半導(dǎo)體器件的過程中進(jìn)行有效率的制造，需要提供有預(yù)定均勻形狀和尺寸的襯底。因此， 即使當(dāng)?shù)玫礁哔|(zhì)量的碳化硅單晶(例如，具有小缺陷密度的碳化硅單晶)時，也不能有效使用不能通過切割等被加工成這種預(yù)定形狀等的區(qū)域。為了解決這個問題，在本發(fā)明的制造半導(dǎo)體襯底的方法中，將SiC襯底連接到基底襯底上，其中，所述SiC襯底由與基底襯底的單晶氮化硅不同的單晶碳化硅制成。因此， 例如，可以按以下方式制造碳化硅襯底。也就是說，由具有大缺陷密度的低質(zhì)量碳化硅晶體形成的基底襯底被加工成具有預(yù)定形狀和尺寸。在這種基底襯底上，沒有成形為預(yù)定形狀等的高質(zhì)量碳化硅單晶被用作SiC襯底。然后，將它們彼此連接。通過這種工藝制造的碳化硅襯底具有預(yù)定均勻形狀和尺寸，由此實現(xiàn)了有效率制造半導(dǎo)體器件。另外，通過這種工藝制造的碳化硅襯底利用由高質(zhì)量碳化硅單晶形成并且由于其傳統(tǒng)上不能被加工成所需形狀等而沒有被使用的SiC襯底。使用這種碳化硅襯底，可以制造半導(dǎo)體器件，由此有效使用碳化硅單晶。此外，在本發(fā)明中的制造碳化硅襯底的方法中，Si膜的至少一些部分被轉(zhuǎn)換成碳化硅，由此得到允許基底襯底和SiC襯底彼此牢固連接的中間層。因此，碳化硅襯底可以被作為一個獨立式襯底來操縱。如此，根據(jù)本發(fā)明中的制造碳化硅襯底的方法，可以制造出允許降低使用碳化硅襯底制造半導(dǎo)體器件的成本的碳化硅襯底。優(yōu)選地，所述制造碳化硅襯底的方法還包括如下步驟對于所述基底襯底和所述 SiC襯底的、將在制造所述堆疊襯底的步驟中被設(shè)置為在所述Si膜被插入其間情況下彼此面對面的主表面中的至少一個進(jìn)行平滑化，在制造所述堆疊襯底的步驟之前執(zhí)行所述平滑化的步驟。因此，預(yù)先平滑化將要用作連接表面的表面，由此使得基底襯底和SiC襯底更牢固地彼此連接。為了進(jìn)一步實現(xiàn)基底襯底和SiC襯底之間的牢固連接，優(yōu)選地平滑化基底襯底的主表面和SiC襯底的主表面這兩者，在制造堆疊襯底的步驟中，基底襯底的主表面和SiC襯底的主表面被設(shè)置成彼此面對面且Si膜插入其間。優(yōu)選地，在所述制造碳化硅襯底的方法中，在形成所述Si膜的步驟中形成的所述 Si膜具有的厚度不小于IOnm且不大于1 μ m。如果基底襯底上形成的Si膜的厚度小于IOnm并且基底襯底的表面和SiC襯底的表面中每個的表面平滑度不足夠高，則將在基底襯底和SiC襯底之間形成的Si膜變得不連續(xù)，這會導(dǎo)致不能實現(xiàn)基底襯底和SiC襯底之間的牢固連接。相比之下，如果Si膜的厚度大于1 μ m，則在將要制造的碳化硅襯底的厚度中的中間層(通過將Si膜的至少一些部分轉(zhuǎn)換成碳化硅而得到的層)的厚度變大。這會導(dǎo)致尤其在制造其中電流在碳化硅襯底1的厚度方向上流動的垂直型器件時特性降低。因此，所形成的Si膜具有的厚度優(yōu)選地不小于 IOnm且不大于1 μ m。優(yōu)選地，在用于制造碳化硅襯底的方法中，在將所述基底襯底和所述SiC襯底彼此連接的步驟中，在包括含有碳的氣體氣氛中加熱所述堆疊襯底。因此，提供到Si膜的碳不僅來自基底襯底和SiC襯底而且來自氣氛，由此實現(xiàn)了 Si膜中的硅有效率轉(zhuǎn)換成碳化硅。
優(yōu)選地，在制造碳化硅襯底的方法中，在制造所述堆疊襯底的步驟中，當(dāng)從平面視角觀察時，多個所述SiC襯底并排布置。如上所述，高質(zhì)量碳化硅單晶難以具有大直徑。為了解決這個問題，當(dāng)從平面視角觀察時，都由高質(zhì)量碳化硅單晶得到的多個SiC襯底在具有大直徑的基底襯底上并排布置，由此得到能夠被作為具有高質(zhì)量SiC層和大直徑的襯底來操縱的碳化硅襯底。通過使用這種碳化硅襯底，可以提高半導(dǎo)體器件制造工藝的效率。應(yīng)該注意，為了進(jìn)一步提高半導(dǎo)體器件制造工藝的效率，優(yōu)選地，多個SiC襯底中的相鄰SiC襯底被布置成相互接觸。更具體來講，例如，多個SiC襯底優(yōu)選地以矩陣形式被布置成相互接觸。在用于制造碳化硅襯底的方法中，在所述堆疊襯底中，所述SiC襯底的與所述基底襯底相反的主表面相對于{0001}面的偏離角不小于50°且不大于65°。通過在<0001〉方向上生長六方晶系的單晶碳化硅，可以有效率地制造高質(zhì)量單晶。從在<0001〉方向上生長的這種碳化硅單晶，可以有效率地得到具有與{0001}面相對應(yīng)的主表面的碳化硅襯底。同時，通過使用具有其主表面相對于{0001}的面取向的偏離角不小于50°且不大于65°的碳化硅襯底，可以制造具有高性能的半導(dǎo)體器件。具體來講，例如，通常，用于制造MOSFET的碳化硅襯底具有其相對于{0001}的面取向的偏離角大致為8°的主表面。在這個主表面上形成外延生長層，并且在這個外延生長層上形成氧化物膜、電極等，由此得到M0SFET。在這個MOSFET中，在包括外延生長層和氧化物膜之間的界面的區(qū)域中，形成溝道區(qū)。然而，在具有這種結(jié)構(gòu)的MOSFET中，由于襯底主表面相對于{0001}面的偏離角大致為8°，導(dǎo)致在外延生長層和氧化物膜之間的界面，即其中形成溝道區(qū)的位置周圍形成多種界面態(tài)。這樣阻礙了載流子的行進(jìn)，從而使溝道遷移率降低。為了解決這個問題，在堆疊襯底中，通過將SiC襯底與基底襯底相反的主表面設(shè)定成具有相對于{0001}面不小于50°且不大于65°的偏離角，將制造出的碳化硅襯底將具有其相對于{0001}面的偏離角不小于50°且不大于65°的主表面。這減少了界面態(tài)的形成。因此，可以制造導(dǎo)通電阻減小的M0SFET。在用于制造碳化硅襯底的方法中，在堆疊襯底中，SiC襯底的與基底襯底相反的主表面具有相對于<1-100>方向所形成的角度不大于5°的偏離取向。<1-100>方向是碳化硅襯底中具有代表性的偏離取向。由襯底制造工藝中的切片工藝的變化所導(dǎo)致的偏離取向變化適于不大于5°，這使得外延生長層能夠容易地形成在碳化硅襯底上。在用于制造碳化硅襯底的上述方法中，在堆疊襯底中，SiC襯底的與基底襯底相反的主表面可以具有在<1-100>方向上相對于{03-38}面不小于-3°且不大于5°的偏離因此，在其中使用碳化硅襯底制造MOSFET的情況下，可以進(jìn)一步提高溝道遷移率。在此，將相對于{03-38}的面取向的偏離角設(shè)定為不小于-3°且不大于+5°是基于如下事實作為檢測溝道遷移率和偏離角之間的關(guān)系的結(jié)果，在這個設(shè)定范圍內(nèi)得到特別高的溝道遷移率。另外，“在<1-100>方向相對于{03-38}面的偏離角”是指上述主表面的法線到由 <1-100>方向和<0001〉方向限定的平坦面上的正交投影與{03-38}面的法線所形成的角度。正值的符號對應(yīng)于其中正交投影接近平行于<ι-ιοο>方向的情況，而負(fù)值的符號對應(yīng)于其中正交投影接近平行于<0001〉方向的情況。應(yīng)該注意，主表面優(yōu)選地具有大致{03-38}的面取向，并且主表面更優(yōu)選地具有 {03-38}的面取向。在此，表述“主表面具有大致{03-38}的面取向”旨在涵蓋如下情況在結(jié)合考慮襯底的加工精度的情況下，襯底的主表面的面取向被包括在偏離角的范圍內(nèi)，使得面取向可以基本上被視為{03-38}。在這種情況下，偏離角的范圍例如是相對于{03-38} 為士2°的偏離角范圍。因此，上述溝道遷移率可以進(jìn)一步提高。在所述制造碳化硅襯底的方法中，在堆疊襯底中，SiC襯底的與基底襯底相反的主表面具有相對于<11-20>方向所形成的角度不大于5°的偏離取向。如同<1-100>方向一樣，<11-20>方向是碳化硅襯底中具有代表性的偏離取向。由于襯底制造工藝中的切片工藝的變化導(dǎo)致的偏離取向的變化適于為士5°，這使外延生長層能夠容易地形成在SiC襯底上。在用于制造碳化硅襯底的方法中，基底襯底可以由單晶碳化硅制成，并且在制造所述堆疊襯底的步驟中，可以制造堆疊襯底以使得基底襯底和SiC襯底的被設(shè)置成在中間夾著Si膜的情況下彼此面對面的主表面具有相同的面取向。根據(jù)單晶碳化硅的晶面，單晶碳化硅的熱膨脹系數(shù)是各向異性的。因此，當(dāng)與彼此熱膨脹系數(shù)大大不同的晶面相對應(yīng)的表面彼此連接時，由熱膨脹系數(shù)差異導(dǎo)致的應(yīng)力施加到基底襯底和SiC襯底之間。這種應(yīng)力會在制造碳化硅襯底中或者在使用碳化硅襯底制造半導(dǎo)體器件的過程中引起碳化硅襯底應(yīng)變或產(chǎn)生裂縫。為了解決這個問題，將構(gòu)成上述連接表面的碳化硅單晶適于具有相同的面取向，由此使應(yīng)力減小。應(yīng)該注意，其中“基底襯底的主表面和SiC襯底的主表面具有相同的面取向”的陳述不需要對應(yīng)于其中主表面的面取向嚴(yán)格一致的狀態(tài)，并且可以對應(yīng)于其中主表面的面取向基本上相同的狀態(tài)。更具體來講， 當(dāng)構(gòu)成基底襯底的主表面的晶面相對于構(gòu)成SiC襯底的主表面的晶面形成不大于1°的角度時，可以說基底襯底的主表面和SiC襯底的主表面具有基本上相同的面取向。在用于制造碳化硅襯底的方法中，在堆疊襯底中，SiC襯底的與基底襯底相反的主表面相對于{0001}面具有的偏離角不小于1°且不大于60°。通過如上所述在<0001〉方向上生長六方晶系的碳化硅單晶，可以有效率地制造高質(zhì)量的單晶。由這種在<0001〉方向生長的碳化硅單晶，可以相對有效地得到SiC襯底， 只要表面相對于{0001}面不具有大偏離角，具體來講，具有60°或更小的偏離角。同時，當(dāng)偏離角為1°或更大時，可以在這種SiC襯底上形成高質(zhì)量的外延生長層。在用于制造碳化硅襯底的方法中，在將所述基底襯底和所述SiC襯底彼此連接的步驟之前，不對所述基底襯底和所述SiC襯底的主表面進(jìn)行拋光的情況下，來執(zhí)行使所述基底襯底和所述SiC襯底彼此連接的步驟，所述基底襯底和所述SiC襯底的主表面將在使所述基底襯底和所述SiC襯底彼此連接的步驟中被設(shè)置成彼此面對面。因此，可以降低碳化硅襯底的制造成本。在此，如上所述，可以不對在將基底襯底和SiC襯底彼此連接的步驟中將被設(shè)置成彼此面對面的基底襯底的主表面和SiC襯底的主表面進(jìn)行拋光。然而，為了去除在制造襯底時位于通過切片而形成的表面附近的受損層，優(yōu)選地在執(zhí)行使用例如蝕刻去除受損層的步驟之后執(zhí)行將基底襯底和SiC襯底彼此連接的步驟。
用于制造碳化硅襯底的方法還可以包括拋光SiC襯底的主表面的步驟，所述主表面對應(yīng)于SiC襯底的將與基底襯底相反的主表面。這使得在SiC襯底的與基底襯底相反的主表面上形成高質(zhì)量的外延生長層。結(jié)果，可以制造出包括例如作為有源層的高質(zhì)量外延生長層的半導(dǎo)體器件。即，通過采用這種步驟，可以得到碳化硅襯底，該碳化硅襯底允許制造包括SiC襯底上形成的外延生長層的高質(zhì)量半導(dǎo)體器件。在此，可以通過之前對SiC襯底的將與基底襯底相反的主表面進(jìn)行拋光，在將基底襯底和SiC襯底彼此連接之后或者在將基底襯底和SiC襯底彼此連接之前，對 SiC襯底的主表面進(jìn)行拋光。根據(jù)本發(fā)明的一種碳化硅襯底包括基底層，其由碳化硅制成；中間層，其形成在所述基底層上并且與所述基底層接觸；以及SiC層，其由單晶碳化硅制成并且設(shè)置在所述中間層上并且與所述中間層接觸。所述中間層在至少其與所述基底層相鄰的區(qū)域和其與所述SiC層相鄰的區(qū)域中包含碳化硅，并且將所述基底層和所述SiC層彼此連接。在與所述基底層相鄰的區(qū)域以及與所述SiC層相鄰的區(qū)域中的碳化硅可以是非晶的。在本發(fā)明的碳化硅襯底中，SiC層連接到基底層上，所述SiC層由與基底層的單晶碳化硅不同的單晶碳化硅制成。因此。例如，具有大缺陷密度的低質(zhì)量碳化硅晶體被加工成適于制造半導(dǎo)體器件的預(yù)定形狀和尺寸，以用作基底層，而具有適于制造半導(dǎo)體器件的形狀等的高質(zhì)量碳化硅單晶被設(shè)置在基底層上作為SiC層。這種碳化硅襯底具有預(yù)定形狀和尺寸，因此實現(xiàn)了有效率制造半導(dǎo)體器件。另外，能夠使用采用了難以被加工成適于制造半導(dǎo)體器件的形狀等的高質(zhì)量SiC層以由此有效利用了碳化硅單晶的這種碳化硅襯底來制造半導(dǎo)體器件。另外，在本發(fā)明的碳化硅襯底中，基底層和SiC層通過中間層彼此連接并形成為一體，所述中間層在其與基體層相鄰的區(qū)域和其與SiC層相鄰的區(qū)域處包含碳化硅。 因此，碳化硅襯底可以被作為一個獨立式襯底來操縱。如此，根據(jù)本發(fā)明的碳化硅襯底，可以提供允許降低使用碳化硅襯底制造半導(dǎo)體器件的成本的碳化硅襯底。在碳化硅襯底中，優(yōu)選地，當(dāng)從平面視角看時，多個所述SiC層并排布置。因此，當(dāng)從平面視角觀察時，均由高質(zhì)量碳化硅單晶得到的多個SiC層在具有大直徑的基底層上并排布置，由此得到可以被作為具有高質(zhì)量SiC層和大直徑的襯底來操縱的碳化硅襯底。通過使用這種碳化硅襯底，可以提高半導(dǎo)體器件制造工藝的效率。應(yīng)該注意，為了提高半導(dǎo)體器件制造工藝的效率，優(yōu)選地，多個SiC層中的相鄰SiC層被布置成相互接觸。更具體來講，例如，多個SiC層優(yōu)選地以矩陣形式被布置成相互接觸。在碳化硅襯底中，所述基底層可以由單晶碳化硅制成。在這種情況下，所述基底層的微管優(yōu)選地沒有傳播到所述SiC層?？梢圆捎镁哂兄T如微管的相對多個缺陷的單晶碳化硅作為基底層。在采用單晶碳化硅中，防止基底層中形成的微管傳播到SiC層，由此使得高質(zhì)量外延生長層能夠形成在 SiC層上?？梢酝ㄟ^將單獨生長的SiC層連接到基底層上而不是直接在基底層上生長SiC 層來制造本發(fā)明的碳化硅襯底。因此，可以容易地防止基底層中形成的微管傳播到SiC層。在碳化硅襯底中，所述SiC層的與所述基底層相反的主表面相對于{0001}面具有的偏離角不小于50°且不大于65°。如此，在本發(fā)明的所述碳化硅襯底中，SiC層的與基底層相反的主表面適于具有相對于{0001}面具有不小于50°且不大于65°的偏離角，由此減少了例如在使用碳化硅襯
8底形成MOSFET時外延生長層和氧化物膜之間的界面，即其中形成溝道區(qū)的位置處周圍的界面態(tài)形成。因此，可以制造具有減小的導(dǎo)通電阻的M0SFET。在碳化硅襯底中，SiC層的與基底層相反的主表面可以具有相對于<1-100>方向形成的角度不大于5°的偏離取向。<1-100>方向是碳化硅襯底中具有代表性的偏離取向。由于制造襯底工藝中的切片工藝變化導(dǎo)致的偏離取向的變化適于為5°或更小，這使外延生長層能夠容易地形成在碳化硅襯底上。在碳化硅襯底中，SiC層的與基底層相反的主表面在<1-100>方向上相對于 {03-38}面具有的偏離角不小于-3°且不大于5°。因此，在其中使用碳化硅襯底制造MOSFET的情況下，溝道遷移率可以進(jìn)一步提高。在此，“在<1-100>方向相對于{03-38}面的偏離角”是指上述主表面的法線到由 <1-100>方向和<0001〉方向限定的平面上的正交投影與{03-38}面的法線所形成的角度。 正值的符號對應(yīng)于其中正交投影接近平行于<ι-ιοο>方向的情況，而負(fù)值的符號對應(yīng)于其中正交投影接近平行于<0001〉方向的情況。另外，主表面優(yōu)選地具有大致{03-38}的面取向，并且主表面更優(yōu)選地具有大致 {03-38}的面取向。在此，表述“主表面具有大致{03-38}的面取向”旨在涵蓋如下情況在結(jié)合考慮襯底的加工精度的情況下，襯底的主表面的面取向被包括在偏離角的范圍中，使得面取向能夠基本上被視為{03-38}。在這種情況下，偏離角的范圍例如是相對于{03-38} 為士2°的偏離角范圍。因此，上述溝道遷移率可以進(jìn)一步提高。在碳化硅襯底中，SiC層的與基底層相反的主表面可以具有相對于<11-20>方向形成的角度不大于5°的偏離取向。如同<1-100>方向一樣，<11-20>方向是碳化硅襯底中具有代表性的偏離取向。由制造襯底工藝中的切片工藝變化導(dǎo)致的偏離取向的變化適于為士5°，這使外延生長層能夠容易地形成在碳化硅襯底1上。在碳化硅襯底中，所述基底層可以由單晶碳化硅制成。在這種情況下，被設(shè)置成彼此面對面且所述中間層插入其間的所述基底層的主表面和所述SiC層的主表面優(yōu)選地具有相同的面取向。這抑制了由取決于晶面的熱膨脹系數(shù)的各向異性導(dǎo)致的應(yīng)力施加在基底層和SiC 層之間。應(yīng)該注意，其中“基底層的主表面和SiC層的主表面具有相同的面取向”的陳述不需要對應(yīng)于其中主表面的面取向嚴(yán)格相同的狀態(tài)，并且可以對應(yīng)于其中它們基本上相同的狀態(tài)。更具體來講，只要構(gòu)成基底層的主表面的晶面相對于構(gòu)成SiC層的主表面的晶面形成1°或更小的角度，就可以說基底層的主表面和SiC層的主表面具有基本上相同的面取向。在碳化硅襯底中，SiC層的與基底層相反的主表面可以具有相對于{0001}面不小于1°且不大于6°的偏離角。如上所述，由在<0001〉方向上生長的碳化硅單晶，可以相對有效地得到相對于 {0001}面具有大偏離角，具體來講，具有偏離角為60°或更小的單晶碳化硅，并且可以采用該單晶碳化硅作為SiC層。同時，在偏離角為?；蚋蟮那闆r下，可以容易地在這種SiC 襯底上形成高質(zhì)量的外延生長層。
在碳化硅襯底中，可以對SiC層的與基底層相反的主表面進(jìn)行拋光。這使在SiC 層的與基底層相反的主表面上形成高質(zhì)量外延生長層。結(jié)果，可以制造包括例如作為有源層的高質(zhì)量外延生長層的半導(dǎo)體器件。即，通過采用這種結(jié)構(gòu)，可以得到允許制造包括SiC 層上形成的外延生長層的高質(zhì)量半導(dǎo)體器件的碳化硅襯底。本發(fā)明的有益效果根據(jù)以上描述清楚的是，本發(fā)明中的用于制造碳化硅襯底的方法和碳化硅襯底提供均實現(xiàn)了降低使用碳化硅襯底制造半導(dǎo)體器件的成本的用于制造碳化硅襯底的方法和碳化硅襯底。


圖1是示出碳化硅襯底的結(jié)構(gòu)的示意性橫截面圖。圖2是示出其上形成有外延層的碳化硅襯底的結(jié)構(gòu)的示意性橫截面圖。圖3是示意性示出碳化硅襯底的制造方法的流程圖。圖4是示出碳化硅襯底的制造方法的示意性橫截面圖。圖5是示出碳化硅襯底的另一結(jié)構(gòu)的示意性橫截面圖。圖6是示出碳化硅襯底的另一結(jié)構(gòu)的示意性平面圖。圖7是示出碳化硅襯底的又一結(jié)構(gòu)的示意性橫截面圖。圖8是示出垂直型MOSFET的結(jié)構(gòu)的示意性橫截面圖。圖9是示意性示出垂直型MOSFET的制造方法的流程圖。圖10是示出垂直型MOSFET的制造方法的示意性橫截面圖。圖11是示出垂直型MOSFET的制造方法的示意性橫截面圖。圖12是示出垂直型MOSFET的制造方法的示意性橫截面圖。圖13是示出垂直型MOSFET的制造方法的示意性橫截面圖。
具體實施例方式以下參照附圖來描述本發(fā)明的實施例。應(yīng)該注意，在以下提及的附圖中，為相同或相應(yīng)的部分賦予相同的附圖標(biāo)記并且對其不再重復(fù)描述。(第一實施例)參照圖1，本實施例中的碳化硅襯底1包括基底層10，其由碳化硅制成；中間層 40，其形成在基底層10上并與之接觸；以及SiC層20，其由單晶碳化硅制成并且位于中間層40上并與之接觸。中間層40在至少其與基底層10相鄰的區(qū)域中和其與SiC層20相鄰的區(qū)域處包含碳化硅，并且將基底層10和SiC層20彼此連接。在與基底層10相鄰的區(qū)域和與SiC層20相鄰的區(qū)域中的每個中的碳化硅可以是非晶的。然后，當(dāng)如圖2中所示的、在SiC層20的與基底層10相反的主表面20A上形成由單晶碳化硅制成的外延生長層60時，基底層10中能夠產(chǎn)生的層錯沒有傳播到外延生長層 60。因此，可以容易地使外延生長層60中的層錯密度小于基底層10中的層錯密度。 在本實施例中的碳化硅襯底1中，SiC層20連接到基底層10上，所述SiC層20由與基礎(chǔ)層10的單晶碳化硅不同的單晶碳化硅制成。因此，例如，具有大缺陷密度的低質(zhì)量碳化硅晶體被加工成具有適于半導(dǎo)體器件制造工藝的形狀和尺寸，然后被用作基底層10。
10另一方面，可以在基底層10上設(shè)置具有的形狀不適于半導(dǎo)體器件制造工藝的高質(zhì)量碳化硅單晶作為SiC層20。這個碳化硅襯底1被均勻地成形并且適當(dāng)?shù)爻叽缁?，由此實現(xiàn)了有效率制造半導(dǎo)體器件。另外，因為可以使用難以被加工成適于制造工藝的形狀的高質(zhì)量碳化硅單晶作為用于制造半導(dǎo)體器件的碳化硅襯底1中的SiC層20，由此有效利用碳化硅單晶。另外，在碳化硅襯底1中，基底層10和SiC層20通過中間層40彼此連接而形成一體， 所述中間層40在其與基底層10相鄰的區(qū)域和其與SiC層20相鄰的區(qū)域處包含碳化硅。因此，可以將碳化硅襯底1作為一個獨立式襯底來操縱。如此，上述的碳化硅襯底1允許降低制造半導(dǎo)體器件的成本。因此中間層40由此在至少其與基底層10相鄰的區(qū)域和其與SiC 層20相鄰的區(qū)域中包括碳化硅，所以基底層10和SiC層20彼此更牢固地連接。在此，基底層10可以采用來自各種結(jié)構(gòu)中的結(jié)構(gòu)，只要其由碳化硅制成即可。例如，基底層10可以是例如多晶碳化硅或碳化硅的燒結(jié)體?？商孢x地，基底層10可以由單晶碳化硅制成。在這種情況下，優(yōu)選地，基底層10中沒有微管傳播到SiC層20。另外，在其中采用碳化硅襯底1以制造其中電流在碳化硅襯底1的厚度方向上流動的半導(dǎo)體器件的情況下，基底層10優(yōu)選地具有小電阻率。具體來講，基底層10具有的電阻率優(yōu)選地為50m Ω cm 或更小，更優(yōu)選地為IOmQcm或更小。在其中采用包含諸如微管的相對多個缺陷的單晶碳化硅作為基底層10的情況下，通過防止基底層10中形成的微管傳播到SiC層20，可以在SiC層20上形成高質(zhì)量外延生長層。通過將沒有在基底層10上生長并且與其分開生長的SiC層20連接到基底層10 上，可以制造本實施例中的碳化硅襯底1。因此，容易防止基底層10中形成的微管傳播到 SiC 層 20。另外，在其中基底層10由單晶碳化硅制成的情況下，優(yōu)選地，基底層10的面對SiC 層20使中間層80插入其間的主表面具有與SiC層20的主表面的面取向相同的面取向。這抑制了由于熱膨脹系數(shù)的各向異性導(dǎo)致應(yīng)力施加在基底層10和SiC層20之間。另外，在上述的碳化硅襯底1中，SiC襯底20的與基底層10相反的主表面20A相對于{0001}面具有的偏離角可以不小于50°且不大于65°。因此，當(dāng)使用碳化硅襯底1 制造MOSFET時，在外延生長層和其氧化物膜之間的界面，即其中形成溝道區(qū)域的位置周圍形成的界面態(tài)減少。以此方式，制造的MOSFET具有減小的導(dǎo)通電阻。另外，在碳化硅襯底1中，主表面20A的偏離取向可以相對于<1-100>方向形成 5°或更小的角度。<1-100>方向是碳化硅襯底中具有代表性的偏離取向。由制造襯底工藝中的切片工藝變化導(dǎo)致的偏離取向的變化適于為5°或更小，這使外延生長層能夠容易地形成在碳化硅襯底1上。另外，在碳化硅襯底1中，主表面20A在<1-100>方向相對于{03-38}面具有的偏離角可以不小于-3°且不大于5°。因此，在其中使用碳化硅襯底1制造MOSFET的情況下， 可以進(jìn)一步提高溝道遷移率。同時，在碳化硅襯底1中，主表面20A的偏離取向可以相對于<11-20>方向形成 5°或更小的角度。如同<1-100>方向一樣，<11-20>方向是碳化硅襯底中具有代表性的偏離取向。由制造襯底制造工藝中的切片工藝變化導(dǎo)致的偏離取向的變化適于為士5°，這使外延生長層能夠容易地形成在碳化硅襯底1上。另外，在碳化硅襯底1中，主表面20A可以相對于{0001}面具有的偏離角不小于1°且不大于60°。這能夠有效地得到可用作SiC層20的碳化硅單晶，并且有助于在SiC 層20上形成高質(zhì)量外延生長層。另外，為了便于作為獨立式襯底操縱，碳化硅襯底1具有的厚度優(yōu)選地為300 μ m 或更大。另外，當(dāng)采用碳化硅襯底1來制造功率器件時，SiC層20優(yōu)選地具有4H的多型體。另外，在碳化硅襯底1中，優(yōu)選地對SiC層20的與基底層10相反的主表面20A進(jìn)行拋光。這允許在主表面20A上形成高質(zhì)量外延生長層。結(jié)果，例如，能夠制造包括高質(zhì)量外延生長層作為有源層的半導(dǎo)體器件。即，通過采用這種結(jié)構(gòu)，能夠獲得允許制造包括在 SiC層20上形成的外延生長層的高質(zhì)量半導(dǎo)體器件的碳化硅襯底1。以下描述上述的碳化硅襯底1的示例性制造方法。參照圖3，在本實施例中的用于制造碳化硅襯底的方法中，首選，執(zhí)行作為步驟(SlO)的襯底準(zhǔn)備步驟。在這個步驟(SlO) 中，參照圖4，準(zhǔn)備由碳化硅形成的基底襯底10和由單晶碳化硅形成的SiC襯底20。SiC 襯底20具有主表面，該主表面將成為通過這種制造方法將得到的SiC襯底20的主表面 20A(參見圖1)。因此，在這種情形下，根據(jù)期望的主表面20A的面取向來選擇SiC襯底20 的主表面的面取向。在此，例如，準(zhǔn)備具有與{03-38}面相對應(yīng)的主表面的SiC襯底20。同時，采用具有的雜質(zhì)密度高于SiC襯底20的雜質(zhì)密度的襯底，諸如具有的雜質(zhì)密度高于2X1019cm_3的襯底，作為基底襯底10。在此，術(shù)語“雜質(zhì)”是指被引入到在半導(dǎo)體襯底，即基底襯底10和SiC襯底20中產(chǎn)生多數(shù)載流子的雜質(zhì)。其可用的實例是氮。另外， 為了實現(xiàn)使用碳化硅襯底1來有效制造半導(dǎo)體器件，基底襯底10具有的直徑優(yōu)選地為2英寸或更大，更優(yōu)選地為6英寸或更大。另外，為了防止在使用碳化硅襯底1制造半導(dǎo)體器件的過程中、在基底襯底10和SiC襯底20之間產(chǎn)生裂縫，優(yōu)選地使其間的熱膨脹系數(shù)差減小。另外，為了減小基底襯底10和SiC襯底20之間的、在諸如熱膨脹系數(shù)的物理特性方面的差異，基底襯底10和SiC襯底20優(yōu)選地具有相同的晶體結(jié)構(gòu)(相同的多型體)。接著，執(zhí)行作為步驟(S20)的襯底平滑化步驟。在這個步驟(S20)中，例如，通過拋光來平滑化基底襯底10和SiC襯底20的各個主表面(連接表面)，在隨后的步驟(S40)中， 其各個主表面將被設(shè)置成彼此面對面并且其間插入Si膜。應(yīng)該注意，雖然這個步驟(S20) 不是必要的步驟，但是通過執(zhí)行這個步驟，在下述的步驟(S30)中將均勻地形成Si膜，以使基底襯底10和SiC襯底20在步驟(S50)中能夠更牢固地彼此連接。另外，基底襯底10和 SiC襯底20中的每個的厚度(厚度的最大值和最小值之間的差)優(yōu)選地盡可能多地減小， 具體來講，優(yōu)選地減小10 μ m或更小。同時，可以省略步驟(S20)，即可以在不對將彼此面對面的基底襯底10和SiC襯底20的主表面進(jìn)行拋光的情況下執(zhí)行步驟(S30)。這降低了碳化硅襯底1的制造成本。另外，為了在制造了基底襯底10和SiC襯底20之后去除位于通過切片而形成的表面中的受損層，可以通過例如進(jìn)行蝕刻來替代步驟(S20)或者在步驟(S20)之后進(jìn)行蝕刻來執(zhí)行去除受損層的步驟，然后可以執(zhí)行下述的步驟(S30)。接著，執(zhí)行作為步驟(S30)的Si膜形成步驟。在這個步驟(S30)中，參照圖4，在基底襯底10的主表面上形成由Si制成的Si膜30?？梢允褂弥T如濺射法、沉積法、液相外延或氣相外延的方法來形成Si膜30。另外，在形成Si膜30中，可以摻雜氮、磷、鋁、硼等作為雜質(zhì)。另外，Si膜30可以適于包含鈦，以改進(jìn)碳在Si膜30中的固溶度，以有助于碳在下述步驟(S50)中轉(zhuǎn)換成碳化硅。
接著，執(zhí)行作為步驟(S40)的堆疊步驟。在這個步驟(S40)中，參照圖4，將SiC襯底20放置在Si膜30上并使其與之接觸，所述Si膜30形成在基底襯底10的主表面上并與之接觸，由此制造出堆疊襯底。接著，執(zhí)行作為步驟(S50)的連接步驟。在這個步驟(S50)中，通過加熱堆疊襯底， 使基底襯底10和SiC襯底20彼此連接。更具體來講，例如，將堆疊襯底加熱不少于1小時且不大于30小時，以落入1300°C至1800°C的溫度范圍內(nèi)。以此方式，碳從基底襯底10和 SiC襯底20提供到Si膜30，由此Si膜30的至少一些部分轉(zhuǎn)換成碳化硅。通過在包含碳原子的氣體下執(zhí)行加熱，例如，在包含諸如丙烷、乙烷或乙烯的烴氣體的氣氛下執(zhí)行加熱， 碳從氣氛中供應(yīng)到Si膜30，以便于構(gòu)成Si膜30的硅轉(zhuǎn)換成碳化硅。通過以此方式加熱堆疊襯底，至少Si膜30中與基底襯底10接觸的區(qū)域和與SiC襯底20接觸的區(qū)域被轉(zhuǎn)換成碳化硅，由此使基底襯底10和SiC襯底20彼此連接。結(jié)果，獲得圖1所示的碳化硅襯底 1。另外，在步驟(S50)中進(jìn)行加熱時的氣氛可以是惰性氣體氣氛。在其中氣氛是惰性氣體氣氛的情況下，惰性氣體氣氛優(yōu)選地包含從氬、氦和氮組成的組中選擇的至少一種。另外， 在這個步驟(S50)中，可以在通過降低大氣空氣壓力得到的氣氛中加熱堆疊襯底。這降低了碳化硅襯底1的制造成本。因此，在本實施例中的碳化硅襯底1的制造方法中，SiC襯底20連接到基底襯底 10上，所述SiC襯底20由與基底襯底10的單晶碳化硅不同的單晶碳化硅制成。如此，由具有大缺陷密度的不昂貴、低質(zhì)量碳化硅晶體形成的基底襯底10可以被加工成具有適于制造半導(dǎo)體器件的形狀和尺寸，而其具有的形狀等不適于制造半導(dǎo)體器件的高質(zhì)量碳化硅單晶可以被沉積在基底襯底10成為SiC襯底20。通過這種工藝制造的碳化硅襯底1具有預(yù)定均勻形狀和尺寸。這允許有效率制造半導(dǎo)體器件。另外，通過這種工藝制造的碳化硅襯底1利用這種高質(zhì)量的SiC襯底20 (SiC層20)來制造半導(dǎo)體器件，由此有效利用碳化硅單晶。另外，在本發(fā)明中的碳化硅襯底1的制造方法中，基底襯底10和SiC襯底20通過中間層40彼此牢固地連接，所述中間層40通過將Si膜30中的至少一部分轉(zhuǎn)換成碳化硅而形成。因此，碳化硅襯底1可以被作為獨立式襯底來操縱。如此，根據(jù)本實施例中的碳化硅襯底1的制造方法，能夠制造允許降低使用碳化硅襯底1制造半導(dǎo)體器件的成本的碳化硅襯底1。另外，通過在碳化硅襯底1上外延生長單晶碳化硅以在SiC襯底20的主表面20A 上形成外延生長層60，可以制造圖2所示的碳化硅襯底2。在此，在步驟(S30)中，形成的Si膜具有的厚度優(yōu)選地不小于IOnm且不大于 1 μ m。如果基底襯底10上形成的Si膜的厚度小于IOnm并且基底襯底10的表面和SiC襯底20的表面中的每個的表面平滑度不足夠高，則將在基底襯底10和SiC襯底20之間形成的Si膜變得不連續(xù)，這會導(dǎo)致不能實現(xiàn)基底襯底10和SiC襯底20之間的牢固連接。相比之下，如果Si膜的厚度大于1 μ m,則在碳化硅襯底1的厚度中的中間層40的厚度變大。這會導(dǎo)致尤其在制造其中電流在碳化硅襯底1的厚度方向上流動的垂直型器件時特性降低。 因此，形成的Si膜具有的厚度優(yōu)選地不小于IOnm且不大于1 μ m。另外，在步驟(S40)中，優(yōu)選地制造堆疊襯底，使得基底襯底10的主表面和SiC襯底20的主表面的面取向彼此一致，其中，基底襯底10的主表面和SiC襯底20的主表面彼此面對且Si膜30插入其間。這抑制了由熱膨脹系數(shù)的各向異性導(dǎo)致應(yīng)力施加在基底襯底10和SiC襯底20之間。另外，在步驟(S50)中，可以通過在其中加熱堆疊襯底的氣氛中添加氮、三甲基鋁、乙硼烷、磷化氫等，向Si膜30(中間層40)摻雜期望的雜質(zhì)。在上述實施例中，示出了 在步驟(S40)中制造的堆疊襯底中，SiC襯底20的與基底襯底10相反的主表面20A具有的偏離取向?qū)?yīng)于<1-100>方向，并且其主表面20A對應(yīng)于{03-38}面。然而，替代地，主表面具有的偏離取向可以相對于<11-20>方向形成5° 或更小的角度。另外，主表面20A相對于{0001}面具有的偏離角可以不小于1°且不大于 60°。另外，本實施例中的上述碳化硅襯底1的制造方法還可以包括如下步驟對堆疊襯底中對應(yīng)于SiC襯底20的與基底層10相反的主表面20A的SiC襯底20的主表面進(jìn)行拋光。因此，制造出其中SiC層20的與基底層10相反的主表面20A已被拋光的碳化硅襯底1。在此，可以在將基底層10和SiC襯底20彼此連接之前或之后執(zhí)行拋光步驟，只要是在步驟(SlO)之后執(zhí)行拋光步驟即可。(第二實施例)以下描述了本發(fā)明的另一個實施例，S卩，第二實施例。參照圖5、圖6和圖1，第二實施例中的碳化硅襯底1與第一實施例中的碳化硅襯底1具有基本相同的構(gòu)造并且提供基本相同的效果。然而，第二實施例中的碳化硅襯底1與第一實施例的碳化硅襯底1的不同之處在于當(dāng)從平面視角觀察時多個SiC層20并排布置。S卩，參照圖5和圖6，在第二實施例的碳化硅襯底1中，當(dāng)從平面視角觀察時，多個 SiC層20并排布置。換言之，多個SiC層20沿著基底層10的主表面IOA布置。更具體地講，多個SiC層20在基底層10上布置成矩陣形式，使得相鄰的SiC層20彼此接觸。因此， 本實施例的碳化硅襯底1可以被作為具有高質(zhì)量SiC層20和大直徑的襯底來操縱。利用這種碳化硅襯底1，允許有效率制造半導(dǎo)體器件的制造工藝。應(yīng)該注意，可以通過在第一實施例的步驟(S40)中將多個SiC襯底20并排布置在Si膜30上，以與第一實施例中的方式類似的方式來制造第二實施例中的碳化硅襯底1。應(yīng)該注意，在相鄰的SiC層(SiC襯底)20 之間會形成空間。該空間優(yōu)選地為100 μ m或更小，更優(yōu)選地，為10 μ m或更小。另外，在第二實施例中，已示出均具有方形(四邊形)平面形狀的多個SiC層20 設(shè)置在基底層10上，但是SiC層20中的每個的形狀不限于此。具體來講，參照圖7，SiC層 20的平面形狀可以是任何形狀，諸如六邊形形狀、梯形形狀、矩形形狀和圓形形狀或者可以是其組合。(第三實施例)下面描述使用本發(fā)明的上述碳化硅襯底制造的一個示例性半導(dǎo)體器件作為第三實施例。參照圖8，根據(jù)本發(fā)明的半導(dǎo)體器件101是垂直型DiMOSFET (雙注入M0SFET)，并且具有襯底102、緩沖層121、擊穿電壓保持層122、ρ區(qū)123、η+區(qū)124、p+區(qū)125、氧化物膜 126、源電極111、上源電極127、柵電極110和在襯底102的背面上形成的漏電極112。具體來講，在由η型導(dǎo)電性的碳化硅制成的襯底102的正面上，形成由碳化硅制成的緩沖層 121。采用包括第一實施例和第二實施例中描述的碳化硅襯底1的本發(fā)明的碳化硅襯底作為襯底102。在其中采用第一實施例和第二實施例中的每個中的碳化硅襯底1的情況下， 在碳化硅襯底1的SiC層20上形成緩沖層121。緩沖層121具有η型導(dǎo)電性，并且具有的厚度為例如0.5 μ m。另外，緩沖層121中的η型導(dǎo)電性雜質(zhì)具有的密度為例如5X1017cnT3。 在緩沖層121上形成擊穿電壓保持層122。擊穿電壓保持層122由η型導(dǎo)電性的碳化硅形成，并且具有的厚度為例如ΙΟμπι。另外，擊穿電壓保持層122包括η型導(dǎo)電性雜質(zhì)的密度是例如 5 X IO15CnT3。擊穿電壓保持層122具有其中ρ型導(dǎo)電性的ρ區(qū)123在其間形成有空間的表面。 在ρ區(qū)123中的每個中，在ρ區(qū)123的表面層處形成η+區(qū)124。另外，在與η+區(qū)124相鄰的位置處形成P+區(qū)125。氧化物膜1 被形成為在一個ρ區(qū)123中的η+區(qū)124、ρ區(qū)123、擊穿電壓保持層122在兩個ρ區(qū)123之間的暴露部、另一個ρ區(qū)123以及另一個ρ區(qū)123中的η+區(qū)IM上延伸。在氧化物膜126上，形成柵電極110。另外，在η+區(qū)IM和ρ+區(qū)125 上，形成源電極111。在源電極111上，形成上源電極127。此外，在襯底102的背面上，即在與其上面形成有緩沖層121的正面相反的表面上，形成漏電極112。本實施例中的碳化硅襯底101中，采用諸如上述第一實施例和第二實施例中的碳化硅襯底1的本發(fā)明的碳化硅襯底作為襯底102。在此，如上所述，本發(fā)明的碳化硅襯底允許降低半導(dǎo)體器件的制造成本。因此，在制造成本降低的情況下制造半導(dǎo)體器件101。以下參照圖9至圖13來描述圖8所示的半導(dǎo)體器件101的制造方法。參照圖9，首先，執(zhí)行襯底準(zhǔn)備步驟(SllO)。在此，準(zhǔn)備由碳化硅制成并且具有其主表面對應(yīng)于{03-38} 面的襯底102(參見圖10)。準(zhǔn)備包括根據(jù)第一實施例和第二實施例中描述的制造方法中的每個制造方法制造的碳化硅襯底1的本發(fā)明的碳化硅襯底作為襯底102?？商孢x地，可以采用具有η型導(dǎo)電性并且具有的襯底電阻為0.02 Ω cm的襯底作為襯底102(參見圖10)。接著，如圖9中所示，執(zhí)行外延層形成步驟(S120)。具體來講，在襯底102的正面上形成緩沖層121。在被用作襯底102的碳化硅襯底1的SiC層20 (參見圖1和圖5)上， 形成緩沖層121。形成其中例如由η型導(dǎo)電性的碳化硅制成并且具有的厚度為0. 5 μ m的外延層作為緩沖層121。緩沖層121具有的導(dǎo)電雜質(zhì)的密度是例如5X 1017cnT3。然后，在緩沖層121上，如圖10所示地，形成擊穿電壓保持層122。使用外延生長法，形成由η型導(dǎo)電性的碳化硅制成的層作為擊穿電壓保持層122。擊穿電壓保持層122具有的厚度可以為例如 ΙΟμπι。另外，擊穿電壓保持層122包括密度為例如5 X IO15CnT3的η型導(dǎo)電性雜質(zhì)。接著，如圖9中所示，執(zhí)行注入步驟(S130)。具體來講，使用通過光刻和蝕刻形成的氧化物膜作為掩模，將P型導(dǎo)電性的雜質(zhì)注入到擊穿電壓保持層122中，由此如圖11所示地形成P區(qū)123。另外，在去除如此使用的氧化物膜之后，通過光刻和蝕刻來形成具有新圖案的氧化物膜。使用這個氧化物膜作為掩模，將η型導(dǎo)電性的導(dǎo)電雜質(zhì)被注入到預(yù)定區(qū)域，以形成η+區(qū)124。以類似的方式，注入ρ型導(dǎo)電性的導(dǎo)電雜質(zhì)，以形成ρ+區(qū)125。結(jié)果， 得到如圖11所示的結(jié)構(gòu)。在這樣的注入步驟之后，執(zhí)行激活退火處理。能夠在如下條件下執(zhí)行這個激活退火處理例如，采用氬氣作為氣氛氣體，加熱溫度被設(shè)定為1700°C，并且加熱時間被設(shè)定為 30分鐘。接著，如圖9中所示，執(zhí)行柵絕緣膜形成步驟(步驟S140)。具體來講，如圖12中所示，氧化物膜126被形成為覆蓋擊穿電壓保持層122、p區(qū)123、n+區(qū)124和p+區(qū)125。例如，可以執(zhí)行干法氧化(熱氧化)來作為用于形成氧化物膜126的條件?？梢栽诩訜釡囟缺辉O(shè)定為1200°C且加熱時間被設(shè)定為30分鐘的條件下執(zhí)行干法氧化。此后，如圖9中所示，執(zhí)行氮退火步驟(步驟S150)。具體來講，在一氧化氮(NO)的氣氛氣體中執(zhí)行退火工藝。用于這個退火工藝的溫度條件例如是如下加熱溫度為1100°C 且加熱時間為120分鐘。結(jié)果，氮原子被引入到氧化物膜1 和位于氧化物膜1 下方的擊穿電壓保持層122、ρ區(qū)123、η+區(qū)IM和ρ+區(qū)125中的每個之間的界面附近中。另外， 在使用一氧化氮的氣氛氣體進(jìn)行退火步驟之后，可以使用作為惰性氣體的氬(Ar)氣來執(zhí)行附加的退火。具體來講，使用氬氣的氣氛氣體，可以在加熱溫度被設(shè)定為1100°C且加熱時間被設(shè)定為60分鐘的條件下執(zhí)行附加的退火。接著，如圖9中所示，執(zhí)行電極形成步驟(步驟S160)。具體來講，使用光刻法，在氧化物膜126上形成具有圖案的抗蝕劑膜。使用該抗蝕劑膜作為掩模，通過蝕刻來去除氧化物膜中位于n+區(qū)IM和ρ+區(qū)125上的部分。此后，在抗蝕劑膜上形成諸如金屬的導(dǎo)電膜， 該導(dǎo)電膜形成在氧化物膜126的開口中，與η+區(qū)124和ρ+區(qū)125接觸。此后，去除抗蝕劑膜，從而去除位于抗蝕劑膜上的導(dǎo)電膜部分(剝離)。在此，例如，可以使用鎳(Ni)作為導(dǎo)體。結(jié)果，如圖13中所示，可以得到源電極111和漏電極112。應(yīng)該注意，在這種情形下，優(yōu)選地執(zhí)行用于合金的熱處理。具體來講，使用作為惰性氣體的氬(Ar)氣的氣氛氣體，在加熱溫度被設(shè)定在950°C并且加熱時間被設(shè)定為2分鐘的情況下，執(zhí)行熱處理(合金處理)。此后，在源電極111上，形成上源電極127(參見圖8)。另外，在襯底102的背面上形成漏電極112(參見圖8)。另外，在氧化物膜1 上形成柵電極110(參見圖8)。以此方式，可以得到圖8中所示的半導(dǎo)體器件101。S卩，通過在碳化硅襯底1的SiC層20上形成外延層和電極來制造半導(dǎo)體器件101。應(yīng)該注意，在第三實施例中，已經(jīng)將垂直型MOSFET描述為能夠使用本發(fā)明的碳化硅襯底制造的一個示例性半導(dǎo)體器件，但是可以制造的半導(dǎo)體器件不限于此。例如，可以使用本發(fā)明的碳化硅襯底制造各種類型的半導(dǎo)體器件，諸如JFET (結(jié)型場效應(yīng)晶體管)、 IGBT(絕緣柵雙極晶體管)和肖特基勢壘二極管。另外，第三實施例已示出其中通過在具有其主表面對應(yīng)于(03-38)平面的碳化硅襯底上形成用作有源層的外延層來制造半導(dǎo)體器件的情況。然而，可以用作主表面的晶面不限于此，并且適于使用目的并包括(0001)平面的任何晶面能夠用作主表面。[實例]以下描述本發(fā)明的實例。進(jìn)行實驗來檢查實際制造的本發(fā)明的碳化硅襯底的中間層(連接界面)中的電特性。用以下方式進(jìn)行實驗。首先，制造本發(fā)明的碳化硅襯底作為樣品。以與第一實施例中相同的方式來制造碳化硅襯底。具體來講，準(zhǔn)備基底襯底和SiC襯底。用作基底襯底的是其形狀具有4英寸的直徑Φ且具有300 μ m的厚度、由具有4Η多型體的單晶碳化硅制成并具有對應(yīng)于(03-38) 平面的主表面的襯底。另外，基底襯底具有η型導(dǎo)電性，并且具有1 X IO20Cm-3的η型雜質(zhì)密度。另外，基底襯底具有IXlO4CnT2的微管密度并且具有IXlO5cnT1的層錯密度。用作SiC襯底的是具有其平面形狀是各邊為20mm的方形、具有300 μ m的厚度、由具有4H多型體的單晶碳化硅制成并具有對應(yīng)于(03-38)平面的主表面的襯底。另外，SiC 襯底具有η型導(dǎo)電性，并且具有IX IO19CnT3的η型雜質(zhì)密度。另外，SiC襯底具有0. 2cm_2 的微管密度并且具有小于IcnT1的層錯密度。
16
接著，使用濺射法，在基底襯底上形成具有的厚度為IOOnm的Si膜。此后，將SiC 襯底放置在Si膜上，以制造堆疊襯底。然后，在1500°C下將這個堆疊襯底加熱3小時，由此將Si膜中的至少一部分轉(zhuǎn)換成碳化硅，以使基底襯底和SiC襯底彼此連接。加熱期間的氣氛是氫氣和丙烷的混合氣體，并且具有的壓力為lXlO3!^。另外，氫氣的流速被設(shè)定為3slm，并且丙烷的流速被設(shè)定為SOsccm。應(yīng)該注意，氫氣的流速可以被設(shè)定為Islm至 IOslm，并且丙烷的流速可以被設(shè)定為50sCCm至500sCCm。通過用上述工序，制造用作樣品的碳化硅襯底。接著，對所得到的碳化硅襯底的主表面進(jìn)行拋光，以實現(xiàn)均勻的厚度，由此厚度的變化(碳化硅襯底的厚度的最大值和最小值之間的差)變?yōu)?μπι。另外，在碳化硅襯底的兩個主表面上都形成歐姆電極。通過在碳化硅襯底的主表面上形成鎳膜并且加熱鎳膜使其硅化，來形成歐姆電極?？梢酝ㄟ^將其在惰性氣體氣氛中加熱至不低于900°C且不高于 1100°C的溫度持續(xù)不少于10分鐘且不大于10小時，來執(zhí)行用于硅化的熱處理。在這個實驗中，通過在大氣壓力下將它們在氬氣氣氛中加熱至1000°C持續(xù)1小時來執(zhí)行熱處理。然后，在歐姆電極之間施加電壓，以檢查連接界面(通過將Si膜的至少一部分轉(zhuǎn)換成碳化硅而形成的中間層)的電特性。結(jié)果，確認(rèn)的是，在連接界面中得到歐姆特性。據(jù)此，確認(rèn)的是，根據(jù)本發(fā)明的碳化硅襯底的制造方法，由碳化硅制成的多個襯底能夠彼此連接，同時確保在其厚度方向上的歐姆特性。本發(fā)明的碳化硅襯底可以用于制造第三實施例中如上所述的半導(dǎo)體器件。S卩，在本發(fā)明的半導(dǎo)體器件中，外延生長層被形成為使用本發(fā)明中的碳化硅襯底的制造方法制造的碳化硅襯底上的有源層。根據(jù)不同觀點進(jìn)行解釋，在本發(fā)明的半導(dǎo)體器件中，外延生長層形成在本發(fā)明的碳化硅襯底上作為有源層。更具體來講，本發(fā)明的半導(dǎo)體器件包括本發(fā)明的碳化硅襯底；外延生長層，其形成在碳化硅襯底上；以及電極，其形成在外延生長層上。即，本發(fā)明的半導(dǎo)體器件包括基底層，其由碳化硅制成；中間層，其形成在基底層上并與之接觸；SiC層，其由單晶碳化硅制成并且設(shè)置在中間層上并與之接觸；外延生長層，其形成在SiC層上；以及電極，其形成在外延生長層上。另外，中間層在至少其與基底層相鄰的區(qū)域和其與SiC層相鄰的區(qū)域處包含碳化硅，并且將基底層和SiC層彼此連接。本文公開的實施例和實例在任何方面都是示例性而非限制性的。本發(fā)明的范圍由權(quán)利要求書的各項限定，而不是由上述實施例限定，并且旨在包括在等同于權(quán)利要求書各項的范圍和含義內(nèi)的任何修改。工業(yè)應(yīng)用性本發(fā)明中的用于制造碳化硅襯底的方法和碳化硅襯底尤其有利地可應(yīng)用于均實現(xiàn)了降低使用碳化硅襯底制造半導(dǎo)體器件的成本的制造碳化硅襯底的方法和碳化硅襯底。附圖標(biāo)記列表1、2 碳化硅襯底；10 基底層(基底襯底)；20:SiC層(SiC襯底)；20A 主表面； 30 =Si膜；40 中間層；101 半導(dǎo)體器件；102 襯底；110 柵電極；111 源電極；112 漏電極；121 緩沖層；122 擊穿電壓保持層；123 :p區(qū)；124 :n+區(qū)；125 :p+區(qū)；126 氧化物膜； 127 上源電極
權(quán)利要求
1.一種用于制造碳化硅襯底(1)的方法，包括以下各步驟準(zhǔn)備由碳化硅制成的基底襯底(10)和由單晶碳化硅制成的SiC襯底00)；形成Si膜(30)，所述Si膜(30)由硅制成，并且所述Si膜(30)在所述基底襯底(10) 的主表面上且與所述主表面接觸；通過將所述SiC襯底00)放置在所述Si膜(30)上并且使所述SiC襯底00)與所述 Si膜(30)接觸來制造堆疊襯底；以及通過加熱所述堆疊襯底以至少使所述Si膜(30)中的與所述基底襯底(10)接觸的區(qū)域以及與所述SiC襯底00)接觸的區(qū)域轉(zhuǎn)換成碳化硅，來使所述基底襯底(10)和所述SiC 襯底00)彼此連接。
2.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，還包括如下步驟對于所述基底襯底(10)和所述SiC襯底00)的、將在所述的制造所述堆疊襯底的步驟中被設(shè)置為在中間夾著所述Si膜(30)的情況下彼此面對面的主表面中的至少一個主表面進(jìn)行平滑化，在所述的制造所述堆疊襯底的步驟之前執(zhí)行所述的平滑化的步驟。
3.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中，在所述的形成所述Si膜(30)的步驟中形成的所述Si膜(30)具有不小于IOnm且不大于Iym的厚度。
4.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中，在所述的使所述基底襯底(10)和所述SiC襯底00)彼此連接的步驟中，在包括含有碳的氣體的氣氛中加熱所述堆疊襯底。
5.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中，在所述的制造所述堆疊襯底的步驟中，當(dāng)以平面視角觀察時，并排布置多個所述SiC 襯底(20)。
6.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中，在所述堆疊襯底中，所述SiC襯底00)的相對于所述基底襯底(10)相反的主表面 (20A)具有相對于{0001}面不小于50°且不大于65°的偏離角。
7.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中所述基底襯底(10)由單晶碳化硅制成，并且在所述的制造所述堆疊襯底的步驟中，制造所述堆疊襯底以使得所述基底襯底(10) 和所述SiC襯底00)的將被設(shè)置為在中間夾著所述Si膜(30)的情況下彼此面對面的主表面具有相同的面取向。
8.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中，在所述的將所述基底襯底(10)和所述SiC襯底00)彼此連接的步驟之前不對所述基底襯底(10)和所述SiC襯底00)的主表面進(jìn)行拋光的情況下，來執(zhí)行使所述基底襯底 (10)和所述SiC襯底00)彼此連接的步驟，其中所述基底襯底(10)和所述SiC襯底00) 的所述主表面將在所述的使所述基底襯底(10)和所述SiC襯底00)彼此連接的步驟中被設(shè)置成彼此面對面。
9.根據(jù)權(quán)利要求1所述的制造碳化硅襯底(1)的方法，還包括以下步驟對所述SiC襯底00)的主表面(20A)進(jìn)行拋光，所述主表面(20A)對應(yīng)于所述SiC襯底00)的相對于所述基底襯底(10)相反的主表面O0A)。
10.一種碳化硅襯底(1)，包括基底層(10)，所述基底層(10)由碳化硅制成；中間層(40)，所述中間層00)形成在所述基底層(10)上并且與所述基底層(10)接觸；以及SiC層(20)，所述SiC層O0)由單晶碳化硅制成，并且所述SiC層O0)設(shè)置在所述中間層(40)上且與所述中間層(40)接觸，所述中間層GO)在該中間層00)與所述基底層(10)相鄰的區(qū)域以及該中間層GO) 與所述SiC層O0)相鄰的區(qū)域中包含碳化硅，并且所述中間層GO)使所述基底層(10)和所述SiC層OO)彼此連接。
11.根據(jù)權(quán)利要求10所述的碳化硅襯底(1)，其中，當(dāng)以平面視角觀察時，并排布置多個所述SiC層00)。
12.根據(jù)權(quán)利要求10所述的碳化硅襯底(1)，其中所述基底層(10)由單晶碳化硅制成，以及所述基底層(10)的微管沒有傳播到所述SiC層00)。
13.根據(jù)權(quán)利要求10所述的碳化硅襯底(1)，其中，所述SiC層OO)的相對于所述基底層(10)相反的主表面(20A)具有相對于{0001} 面不小于50°且不大于65°的偏離角。
14.根據(jù)權(quán)利要求10所述的碳化硅襯底(1)，其中所述基底層(10)由單晶碳化硅制成，并且所述基底層(10)和所述SiC層OO)的被設(shè)置為在中間夾著所述中間層GO)的情況下彼此面對面的主表面具有相同的面取向。
15.根據(jù)權(quán)利要求10所述的碳化硅襯底(1)，其中，所述SiC層OO)具有相對于所述基底層(10)相反并且被拋光的主表面O0A)。
全文摘要
本發(fā)明公開了一種碳化硅襯底制造方法，所述方法提供有以下步驟準(zhǔn)備包括碳化硅的基底襯底(10)以及包括單晶碳化硅的SiC襯底(20)；在基底襯底(10)的主表面上形成包括硅的Si膜(30)；通過將SiC襯底(20)放置在Si膜(30)的頂部上以便使所述SiC襯底(20)與所述Si膜(30)接觸來制造堆疊的襯底；以及通過加熱所述堆疊的襯底，至少使Si膜(30)中的與基底襯底(10)接觸的區(qū)域和與所述SiC襯底(20)接觸的區(qū)域轉(zhuǎn)換成碳化硅，來將基底襯底(10)和SiC襯底(20)接合。
文檔編號H01L29/78GK102449732SQ20108002369
公開日2012年5月9日 申請日期2010年9月29日 優(yōu)先權(quán)日2009年10月13日
發(fā)明者佐佐木信, 原田真, 增田健良, 并川靖生, 藤原伸介, 西口太郎 申請人:住友電氣工業(yè)株式會社