專利名稱：高電壓垂直結(jié)構(gòu)半導(dǎo)體發(fā)光二極管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明揭示一種高電壓垂直結(jié)構(gòu)半導(dǎo)體發(fā)光二極管(HV Vertical LED)，屬于光 電子技術(shù)領(lǐng)域。
背景技術(shù)：
半導(dǎo)體發(fā)光二極管(LED)正在進入普通照明領(lǐng)域，高電壓驅(qū)動的LED芯片已被 推出到市場上。但是，現(xiàn)有的高電壓半導(dǎo)體發(fā)光二極管中的每一個LED單元具有橫向結(jié) 構(gòu)。橫向結(jié)構(gòu)LED單元的缺點是不能采用大電流驅(qū)動、發(fā)光效率低、電流擁塞(current crowding)、熱阻大，等，因此需要一種高電壓半導(dǎo)體發(fā)光二極管，可以采用大電流驅(qū)動，并 且進一步提高發(fā)光效率和改善散熱。本發(fā)明揭示一種高電壓垂直結(jié)構(gòu)LED芯片，以克服上述的不足之處。

發(fā)明內(nèi)容
本發(fā)明的高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的結(jié)構(gòu)如下一個高電壓垂直結(jié) 構(gòu)LED芯片包括，支持襯底和至少兩個垂直結(jié)構(gòu)LED單元，支持襯底的至少一個主表面上形 成至少兩片金屬膜；垂直結(jié)構(gòu)LED單元分別形成在金屬膜上；垂直結(jié)構(gòu)LED單元按照串聯(lián) 的方式電連接，使得垂直結(jié)構(gòu)LED芯片可以承受高電壓高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的結(jié)構(gòu)包括(1)支持襯底。支持襯底包括(A)絕緣支持襯底，或(B)帶有通孔的絕緣支持襯 底。絕緣支持襯底，包括，絕緣襯底和形成在其一個主表面上的多個互相電絕緣的金屬膜。 絕緣襯底包括，硅絕緣襯底、或陶瓷絕緣襯底、或石墨泡沫(Graphite foam)絕緣襯底、或一 個主表面帶有一層絕緣層的金屬襯底。一個主表面帶有一層絕緣層的金屬襯底被定義為絕 緣襯底的一種，其優(yōu)勢是導(dǎo)熱優(yōu)良。陶瓷絕緣襯底包括，氮化鋁襯底，氧化鋁襯底。帶有通 孔的絕緣支持襯底包括，絕緣襯底和形成在其中的多個通孔，通孔中填充金屬栓；帶有通孔 的絕緣襯底的兩個主表面中的每一個主表面上分別形成至少兩個金屬膜，形成在一個主表 面上的兩個金屬膜與形成在另一個主表面上的相對應(yīng)的兩個金屬膜通過通孔中的金屬栓 形成電連接。在第一個主表面上，形成至少兩個金屬膜；在第二個主表面上，只形成兩個金 屬膜，這兩個金屬膜將與外界電源的正負電極相連接。(2)至少兩個互相串聯(lián)的垂直結(jié)構(gòu)LED單元。垂直結(jié)構(gòu)LED單元包括，㈧半 導(dǎo)體外延薄膜；半導(dǎo)體外延薄膜的結(jié)構(gòu)包括，但不限于，第一類型限制層，活化層(active layer)，第二類型限制層?；罨瘜有纬稍诘谝活愋拖拗茖雍偷诙愋拖拗茖又g。半導(dǎo)體 外延薄膜設(shè)置在支持襯底的金屬膜上。(B)鈍化層；鈍化層覆蓋支持襯底、金屬膜和半導(dǎo)體 外延薄膜；在半導(dǎo)體外延薄膜的上方的鈍化層上的預(yù)定的位置上形成窗口，使得半導(dǎo)體外 延薄膜在窗口中暴露；在金屬膜的上方的鈍化層上的預(yù)定的位置上形成窗口，使得金屬膜 在窗口中暴露；(C)金屬電極；金屬電極通過窗口層疊在半導(dǎo)體外延薄膜上并向預(yù)定的相 鄰的垂直結(jié)構(gòu)LED單元的金屬膜延伸并通過在相鄰的垂直結(jié)構(gòu)LED單元的金屬膜上的窗口與該金屬膜形成電連接，使得兩個相鄰的垂直結(jié)構(gòu)LED單元形成串聯(lián)方式的電連接。一個 個半導(dǎo)體外延薄膜、相應(yīng)的鈍化層和金屬電極構(gòu)成一個垂直結(jié)構(gòu)LED單元。半導(dǎo)體外延薄膜的第二類型限制層設(shè)置在支持襯底的金屬膜上，設(shè)置的方法包 括，鍵合和粘結(jié)。其中，設(shè)置可以是在晶圓水平(wafer level bonding)的設(shè)置，或在芯片 (chip level flip chip bonding)水平的設(shè)置。鍵合的介質(zhì)包括，金錫，銀錫，金銦，金，等。 粘結(jié)的介質(zhì)包括，導(dǎo)電膠，焊膏(solder paste) 0一個實施例(圖2a)對于絕緣支持襯底，除了作為與外界電源相連接的打線焊盤 的金屬膜外，其他金屬膜上都有設(shè)置的半導(dǎo)體外延薄膜。金屬膜的數(shù)量大于半導(dǎo)體外延薄 膜的數(shù)量。一個實施例(圖北)帶有通孔的絕緣支持襯底的第一個主表面上形成三個金屬 膜；第二個主表面上形成兩個金屬膜，這兩個金屬膜與形成在第一個主表而上的相對應(yīng)的 兩個金屬膜通過通孔與其中的金屬栓形成電連接；至少兩個半導(dǎo)體外延薄膜分別形成在第 一個主表面上的不同的金屬膜上。金屬膜的數(shù)量>半導(dǎo)體外延薄膜的數(shù)量+1。金屬電極。通過鈍化層在半導(dǎo)體外延薄膜的第一類型限制層上的窗口，金屬電極 層疊在該半導(dǎo)體外延薄膜的第一類型限制層上，并向相鄰的另一金屬膜延伸并通過另一金 屬膜上的窗口與該金屬膜形成電連接。由于另一個半導(dǎo)體外延薄膜的第二類型限制層設(shè)置 在該金屬膜上，因而使得一個半導(dǎo)體外延薄膜的第一類型限制層與另一個半導(dǎo)體外延薄膜 的第二類型限制層形成串聯(lián)式的電連接，從而，兩個垂直結(jié)構(gòu)LED單元形成串聯(lián)。采用同樣 方式，串聯(lián)預(yù)定數(shù)量的垂直結(jié)構(gòu)LED單元，使得可以承受更高的電壓。垂直結(jié)構(gòu)LED單元在支持襯底上的排列方式的一個實施例數(shù)個垂直結(jié)構(gòu)LED單 元排列成N行M列矩陣，其中，N彡1，M彡2。當(dāng)N= 1，M彡2時，數(shù)個垂直結(jié)構(gòu)LED單元 排列成直線型。當(dāng)N> 1，并且，N興M時，數(shù)個垂直結(jié)構(gòu)LED單元排列成長方形矩陣型。當(dāng) N > 1，并且，N = M時，數(shù)個垂直結(jié)構(gòu)LED單元排列成正方形矩陣型。金屬電極有兩類，一類把相鄰的半導(dǎo)體外延薄膜按照預(yù)定方式串聯(lián)起來，一類把 半導(dǎo)體外延薄膜與外部電源形成電連接。透明電極。在金屬電極和半導(dǎo)體外延薄膜的第一類型限制層之間，形成一預(yù)定形 狀的透明電極。透明電極具有單層或多層結(jié)構(gòu)，透明電極的每一層的材料是從一組導(dǎo)電的 透明氧化物材料或一組透明的金屬材料中選出，導(dǎo)電透明氧化物材料包括IT0，ZnO:Al, ZnGa204, Sn02:Sb, Ga203:Sn, In203:Zn, NiO, MnO, CuO, SnO, GaO ；透明金屬材料包括Ni/ Au, Ni/Pt，Ni/Pd，Ni/Co，Pd/Au, Pt/Au, Ti/Au，Cr/Au, Sn/Au。另一個實施例透明電極的表面具有粗化結(jié)構(gòu)。本發(fā)明的目的和能達到的各項效果如下(1)本發(fā)明提供高電壓垂直結(jié)構(gòu)LED芯片(包括，氮化鎵基、磷化鎵基、鎵氮磷基、 氧化鋅基LED芯片)，單個的垂直結(jié)構(gòu)LED單元仍是低電壓驅(qū)動的垂直結(jié)構(gòu)LED ；高電壓垂 直結(jié)構(gòu)LED芯片具有垂直結(jié)構(gòu)LED芯片的一切優(yōu)點，進一步提高發(fā)光效率和改善散熱，使得 高電壓垂直結(jié)構(gòu)LED芯片可以很快地進入普通照明。(2)本發(fā)明提供的高電壓垂直結(jié)構(gòu)LED芯片可以直接采用較高電壓驅(qū)動，因此，在 燈具的控制電路中，節(jié)省了變壓器，降低成本。(3)本發(fā)明提供的高電壓垂直結(jié)構(gòu)LED芯片，沒有電流擁塞(currentcrowding)、可通過大電流、散熱優(yōu)良。(4)對于采用帶有通孔的絕緣支持襯底的本發(fā)明的高電壓垂直結(jié)構(gòu)LED芯片，芯 片制造工藝與封裝工藝合并，簡化制造工藝。(5)本發(fā)明提供的高電壓垂直結(jié)構(gòu)LED芯片，對于采用芯片水平鍵合的半導(dǎo)體外 延薄膜，因為不需要蝕刻任何發(fā)光層材料，所以，百分之百地利用發(fā)光層材料。(6)本發(fā)明提供的高電壓垂直結(jié)構(gòu)LED芯片由于透明電極的表面被粗化，因此， 具有較高的光取出效率。本發(fā)明和它的特征及效益將在下面的詳細描述中更好的展示。


圖Ia至圖Ic展示支持襯底的三個實施例。
圖2a展示高電壓垂]1結(jié)構(gòu)LED芯片的-一個實施例的俯視圖。
圖2b展示圖加展示的高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的截面圖。
圖2c展示圖加展示的高電壓垂直結(jié)構(gòu)LED芯片的另一個實施例的截面圖。
圖2d展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖3a展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖3b展示圖3a展示的高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的截面圖。
圖3c展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖4a展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖4b展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖5a展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖5b展示高電壓垂]1結(jié)構(gòu)LED芯片的-一個實施例的俯視圖。
圖6a展示高電壓垂]1結(jié)構(gòu)LED芯片的-一個實施例的俯視圖。
圖6b展示高電壓垂]1結(jié)構(gòu)LED芯片的--個實施例的俯視圖。
圖7展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖。
具體實施例雖然本發(fā)明的具體實施例將會在下面被描述，但下列各項描述只是說明本發(fā)明的 原理，而不是局限本發(fā)明于下列各項具體化實施實例的描述。注意下列各項適用于本發(fā)明的高電壓垂直結(jié)構(gòu)LED芯片所有具體實施例
(1)圖中各部分的比例不代表真實產(chǎn)品的比例。(2)制造本發(fā)明的高電壓垂直結(jié)構(gòu)LED芯片的生產(chǎn)工藝的最后一道工藝步驟是把 帶有高電壓垂直結(jié)構(gòu)LED芯片的陣列分割為單個高電壓垂直結(jié)構(gòu)LED芯片。所以，為了簡 化畫圖，在圖中展示的實施例中，僅展示一個高電壓垂直結(jié)構(gòu)LED芯片的數(shù)個垂直結(jié)構(gòu)LED單元。(3) 一個高電壓垂直結(jié)構(gòu)LED芯片包括，支持襯底和多個低電壓垂直結(jié)構(gòu)LED單 元。支持襯底。支持襯底包括(A)絕緣支持襯底，或(B)帶有通孔的絕緣支持襯底。(4)垂直結(jié)構(gòu)LED單元在支持襯底上的排列方式包括數(shù)個垂直結(jié)構(gòu)LED單元排 列成N行M列矩陣，其中，N≥1，M≥2。當(dāng)N= 1，M≥2時，數(shù)個垂直結(jié)構(gòu)LED單元排列成直線型。當(dāng)N> 1，并且，N興M時，數(shù)個垂直結(jié)構(gòu)LED單元排列成長方形矩陣型。 1，并且，N = M時，數(shù)個垂直結(jié)構(gòu)LED單元排列成正方形矩陣型。(5)絕緣支持襯底包括，絕緣襯底和形成在其一個主表面上的多個互相電絕緣的 金屬膜。絕緣襯底包括，硅絕緣襯底、或陶瓷絕緣襯底、或石墨泡沫絕緣襯底、或一個主表面 帶有一層絕緣層的金屬襯底。一個主表面帶有一層絕緣層的金屬襯底被定義為絕緣襯底的 一種，其優(yōu)勢是導(dǎo)熱優(yōu)良，對于帶有一層絕緣層的金屬襯底，金屬膜形成在絕緣層的上面， 因此，金屬膜之間互相電絕緣。陶瓷絕緣襯底包括，氮化鋁絕緣襯底，氧化鋁絕緣襯底。金 屬膜的數(shù)量>半導(dǎo)體外延薄膜的數(shù)量。(6)帶有通孔的絕緣支持襯底，包括，帶有通孔的絕緣襯底，形成在其中的多個通 孔，通孔中填充金屬栓，和形成在兩個主表面上的多個互相電絕緣的金屬膜；帶有通孔的絕 緣支持襯底的第一個主表面上分別形成至少三個金屬膜，在另一個主表面上形成兩個金屬 膜并與形成在第一個主表面上的相對應(yīng)的金屬膜通過通孔中的金屬栓形成電連接。金屬膜 的數(shù)量 >半導(dǎo)體外延薄膜的數(shù)量+1。(7)垂直結(jié)構(gòu)LED單元包括，半導(dǎo)體外延薄膜、鈍化層和金屬電極。(8)半導(dǎo)體外延薄膜包括，第一類型限制層，活化層(active layer)，第二類型限 制層?；罨瘜有纬稍诘谝活愋拖拗茖雍偷诙愋拖拗茖又g。(9)半導(dǎo)體外延薄膜的第二類型限制層設(shè)置在支持襯底的一個主表面上的金屬膜 上。設(shè)置的方法包括，金屬鍵合和粘結(jié)。設(shè)置可以是在晶圓水平(wafer level bonding), 或在芯片(chip level flip chip bonding) 7_K平。金屬鍵合的介質(zhì)包括，金錫，銀錫，金銦，金，等。粘結(jié)的介質(zhì)包括，導(dǎo)電膠，焊膏 (solder paste)0(10)對于采用金屬鍵合，需在半導(dǎo)體外延薄膜上預(yù)先層疊導(dǎo)電反射/歐姆/鍵合 層(圖中未展示)，導(dǎo)電反射/歐姆/鍵合層具有多層結(jié)構(gòu)，其功能為反射光、保持歐姆接 觸、與其他金屬層鍵合。金屬鍵合介質(zhì)包括，金錫、金銦、銀錫、金，等。對于采用粘結(jié)的設(shè)置 方式，僅需在半導(dǎo)體外延薄膜上預(yù)先層疊導(dǎo)電反射/歐姆層(圖中未展示)。(11)半導(dǎo)體外延薄膜的材料是從一組材料中選出，該組材料包括，氮化鎵基、磷化 鎵基、鎵氮磷基、和氧化鋅基材料。其中，氮化鎵基材料包括鎵、鋁、銦、氮的二元系、三元 系、四元系材料。鎵、鋁、銦、氮的二元系、三元系、四元系材料包括，GaN, GaInN, AlGaInN, AlfeJnN，等。磷化鎵基材料包括鎵、鋁、銦、磷的二元系、三元系、四元系材料。鎵、鋁、銦、 磷的二元系、三元系、四元系材料包括，GaP, GaInP, AlGaInP, hP，等。鎵氮磷基材料包括 鎵、鋁、銦、氮、磷的二元系、三元系、四元系和五元系材料。鎵、鋁、銦、氮、磷的二元系、三元 系、四元系和五元系材料包括，GaNP, AlGaNP, GaInNP, AlfeJnNP，等。氧化鋅基材料包括， &ι0，等。氮化鎵基、磷化鎵基、鎵氮磷基、和氧化鋅基外延薄膜包括氮化鎵基、磷化鎵基、鎵 氮磷基、和氧化鋅基LED外延薄膜。氮化鎵基外延層的晶體平面是從一組晶體平面中選出， 該組晶體平面包括C-平面、a-平面、m-平面。(1 鈍化層覆蓋支持襯底的頂部和半導(dǎo)體外延薄膜。在半導(dǎo)體外延薄膜的第一類 型限制層的上方和金屬膜的上方的預(yù)定的位置上形成窗口(opening)，使得半導(dǎo)體外延薄 膜和金屬膜分別在窗口中暴露。(13)鈍化層的材料是從一組材料中選出，該組材料包括，氧化硅(Si02)、氮化硅
6(SiN)、玻璃上硅(SOG)，等。(14)金屬電極通過窗口層疊在一個半導(dǎo)體外延薄膜的第一類型限制層上并向預(yù) 定的相鄰的另一個垂直結(jié)構(gòu)LED單元的金屬膜延伸并通過窗口與該金屬膜形成電連接。由 于相鄰的另一個半導(dǎo)體外延薄膜的第二類型限制層設(shè)置在該金屬膜上，因而使得一個半導(dǎo) 體外延薄膜的第一類型限制層與相鄰的另一個半導(dǎo)體外延薄膜的第二類型限制層電連接， 從而，兩個半導(dǎo)體外延薄膜形成串聯(lián)。采用同樣方式，串聯(lián)預(yù)定數(shù)量的半導(dǎo)體外延薄膜。金 屬電極有兩類，一類是把兩個半導(dǎo)體外延薄膜串聯(lián)起來，一類是把半導(dǎo)體外延薄膜與外部 電源形成電連接。金屬電極通過窗口把半導(dǎo)體外延薄膜和金屬膜按預(yù)定方式形成電連接。(15)在金屬電極和半導(dǎo)體外延薄膜的第一類型限制層之間，形成一預(yù)定形狀的透 明電極。透明電極具有單層或多層結(jié)構(gòu)，透明電極的每一層的材料是從一組導(dǎo)電的透明氧 化物材料和一組透明的金屬材料中選出，導(dǎo)電透明氧化物材料包括IT0，Zn0:Al,ZnGa204, Sn02:Sb, Ga203:Sn, In203:Zn, NiO, MnO, CuO, SnO, GaO ；透明金屬材料包括Ni/Au，Ni/Pt, Ni/Pd，Ni/Co，Pd/Au, Pt/Au, Ti/Au，Cr/Au, Sn/Au。(16)在高電壓垂直結(jié)構(gòu)LED芯片的表面上，形成粗化結(jié)構(gòu)或光子晶體結(jié)構(gòu)(未在 圖中展示)。(17)在高電壓垂直結(jié)構(gòu)LED芯片的透明電極的表面上，形成粗化結(jié)構(gòu)。圖Ia至圖Ic展示支持襯底的三個實施例。圖Ia展示絕緣支持襯底IOOa的一個實施例。絕緣支持襯底IOOa包括，絕緣襯底 IOla和數(shù)個互相電絕緣的金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d。其中，金 屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d形成在絕緣襯底IOla上。金屬膜102b和金屬膜102c之間的虛線表示可以在絕緣襯底IOla上的金屬膜 102b和金屬膜102c之間形成多個金屬膜。圖Ib展示絕緣支持襯底IOOb的一個實施例。絕緣支持襯底IOOb包括，金屬襯底 101b、一絕緣層103和數(shù)個金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d。絕緣層 103形成在金屬襯底IOlb的一個主表面上；金屬膜102a、金屬膜102b、金屬膜102c和金屬 膜102d形成在絕緣層103上，因此，金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d 之間互相電絕緣。金屬膜102b和金屬膜102c之間的虛線表示可以在絕緣層103上的金屬膜102b 和金屬膜102c之間形成多個金屬膜。圖Ic展示帶有通孔的絕緣支持襯底IOOc的一個實施例。支持襯底IOOc包括，帶 有通孔的絕緣襯底101a、通孔與金屬栓和分別形成在絕緣襯底IOla的兩個主表面上的金 屬膜。絕緣襯底IOla的通孔中分別填充金屬栓10 和金屬栓104b。絕緣襯底IOla的第 一個主表面上形成三個金屬膜102a、金屬膜102b和金屬膜102c，第二個主表面上形成兩個 金屬膜10 和金屬膜105b，使得金屬膜10 和金屬膜102c分別與金屬膜10 和金屬膜 10 通過通孔中填充金屬栓10 和金屬栓104b形成電連接。金屬膜10 和金屬膜10 將與外界電源電連接。至少兩個半導(dǎo)體外延薄膜分別形成在第一個主表面上的不同的金屬 膜上。金屬膜102b和金屬膜102c之間的虛線表示可以在帶有通孔的絕緣襯底IOla上的 金屬膜102b和金屬膜102c之間形成多個金屬膜。注意，具有金屬膜10 和金屬膜102c分別與形成在第二個主表面上的相對應(yīng)的金屬膜10 和金屬膜10 通過通孔中填充金屬栓10 和金屬栓104b形成電連接，其他 的金屬膜102b，等，沒有與其對應(yīng)的形成在第二個主表面上的金屬膜。第一個主表面上的金 屬膜的數(shù)量 >半導(dǎo)體外延薄膜的數(shù)量+1。圖加至圖2c展示本發(fā)明的高電壓垂直結(jié)構(gòu)LED芯片200的兩個實施例，這兩 個實施例有相同的俯視圖(圖加)，但是，支持襯底不同，一個實施例的支持襯底具有絕緣 襯底101a(圖2b)，另一個實施例的支持襯底具有一個主表面帶有絕緣層103的金屬襯底 IOlb (圖 2c)。高電壓垂直結(jié)構(gòu)LED芯片200，包括，(1)絕緣襯底101a，(2)形成在絕緣襯底IOla 上的金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d，(3)分別設(shè)置在金屬膜102b和 金屬膜102c上的半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜110b，(4)形成在絕緣襯底101a、 金屬膜102a、金屬膜102b、金屬膜102c、金屬膜102d、半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延 薄膜IlOb上的鈍化層111(鈍化層111只在圖2b、2c中展示)，(5)金屬電極107a、金屬電 極107b和金屬電極107c。在金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d上方的鈍化層111的預(yù) 定位置上分別形成窗口 106a與窗口 106g、窗口 106b、窗口 106d和窗口 106f與窗口 106h， 使得金屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d分別在窗口 106a與窗口 106g、 窗口 106b、窗口 106d和窗口 106f與窗口 106h中暴露；在半導(dǎo)體外延薄膜IlOa和半導(dǎo)體 外延薄膜IlOb上方的鈍化層111的預(yù)定位置上分別形成窗口 106c和窗口 106e，使得半導(dǎo) 體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb分別在窗口 106c和窗口 106e中暴露。金屬電極107a的兩端通過窗口 106a和窗口 106b，分別形成在金屬膜10 和金屬 膜102b上，使得金屬膜10 和金屬膜102b形成電連接。窗口 106g和窗口 IOMi中暴露的金屬膜10 和金屬膜102d的部分成為打線盤 108a和打線盤108b。打線盤108a和打線盤108b分別通過金線109a和金線109b與外界 電源電連接。設(shè)置在金屬膜10 上的半導(dǎo)體外延薄膜IlOa通過金屬膜102b、金屬電極107a、 金屬膜102a，與打線焊盤108a電連接。金屬電極107b的兩端分別通過窗口 106c和窗口 106d，形成在半導(dǎo)體外延薄膜 1 IOa和金屬膜102c上，使得半導(dǎo)體外延薄膜1 IOa和金屬膜102c形成電連接。半導(dǎo)體外延 薄膜IlOb設(shè)置在金屬膜102c上，因此，半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb形成 串聯(lián)式的電連接。金屬電極107c的兩端通過窗口 106e和窗口 106f，分別形成在半導(dǎo)體外延薄膜 IlOb和金屬膜102d上，使得半導(dǎo)體外延薄膜IlOb通過金屬電極107c、金屬膜102d，與打線 焊盤10 電連接。注意，金屬電極107b通過窗口 106c，形成在半導(dǎo)體外延薄膜IlOa上，并向相鄰的 金屬膜102c延伸，并通過金屬膜102c上的窗口 106d與該金屬膜102c形成電連接。由于 半導(dǎo)體外延薄膜IlOb的第二類型限制層設(shè)置在金屬膜102c上，因而使得半導(dǎo)體外延薄膜 IlOa的第一類型限制層與半導(dǎo)體外延薄膜IlOb的第二類型限制層電連接，從而，兩個半導(dǎo) 體外延薄膜IlOa和IlOb形成串聯(lián)。采用同樣方式，可以串聯(lián)預(yù)定數(shù)量的半導(dǎo)體外延薄膜。
圖2b展示圖加展示的高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的A-A截面圖。金 屬膜102a、金屬膜102b、金屬膜102c和金屬膜102d形成在絕緣襯底IOla上。圖2c展示圖加展示的高電壓垂直結(jié)構(gòu)LED芯片的另一個實施例的A-A截面圖。 絕緣層103形成在金屬襯底IOlb的一個主表面上，金屬膜102a、金屬膜102b、金屬膜102c 和金屬膜102d形成在絕緣層103上，因此，金屬膜102a、金屬膜102b、金屬膜102c和金屬 膜102d互相電絕緣。一個主表面帶有絕緣層103的金屬襯底IOlb的支持襯底的優(yōu)勢是 具有優(yōu)良的散熱性能。圖2d展示高電壓垂直結(jié)構(gòu)LED芯片的另一個實施例的俯視圖。圖2d展示的高電 壓垂直結(jié)構(gòu)LED芯片與圖加展示的高電壓垂直結(jié)構(gòu)LED芯片的不同之處在于圖2d中， 虛線的金屬電極107b表示，半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb之間串聯(lián)數(shù)個半 導(dǎo)體外延薄膜，使得圖2d展示的高電壓垂直結(jié)構(gòu)LED芯片可以承受更高的電壓，而在圖加 中，只有兩個半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb互相串聯(lián)。圖2d展示的高電壓 垂直結(jié)構(gòu)LED芯片中的半導(dǎo)體外延薄膜(因此，高電壓垂直結(jié)構(gòu)LED單元)之間的串聯(lián)方 式與圖加展示的高電壓垂直結(jié)構(gòu)LED單元中的半導(dǎo)體外延薄膜之間的串聯(lián)方式相同。圖2d只展示高電壓垂直結(jié)構(gòu)LED芯片的俯視圖，其支持襯底可以有至少如圖Ia 和圖Ib所示的兩種。圖3a和圖北分別展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖和A-A截 面圖。高電壓垂直結(jié)構(gòu)LED芯片300，包括，(1)帶有通孔的絕緣支持襯底，包括，絕緣襯底 IOlb和形成在其中的多個通孔，通孔中填充金屬栓10 和金屬栓104b ；⑵形成在絕緣襯 底IOlb的第一個主表面上的金屬膜102b、金屬膜102c和金屬膜102d，絕緣襯底IOlb的第 二個主表面上形成兩個金屬膜10 和金屬膜10 ，形成在第一個主表面上的金屬膜102b 和金屬膜102d與形成在第二個主表面上的相對應(yīng)的金屬膜10 和金屬膜10 分別通過 通孔中的金屬栓10 和金屬栓104b形成電連接；C3)分別設(shè)置在金屬膜102b和金屬膜 102c上的半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜110b，(4)形成在絕緣襯底101b、金屬膜 102b、金屬膜102c、金屬膜102d和半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb上的鈍化 層111(鈍化層111只在圖北中展示)，(5)金屬電極107b和金屬電極107c。在金屬膜102c和金屬膜102d上方的鈍化層111的預(yù)定位置上分別形成窗口 106d 和窗口 106f，使得金屬膜102c和金屬膜102d分別在窗口 106d和窗口 106f中暴露；在半 導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb上方的鈍化層111的預(yù)定位置上分別形成窗口 106c和窗口 106e，使得半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb分別在窗口 106c和 窗口 106e中暴露。金屬電極107b的兩端分別通過窗口 106c和窗口 106d，形成在半導(dǎo)體外延薄膜 1 IOa和金屬膜102c上，使得半導(dǎo)體外延薄膜1 IOa和金屬膜102c形成電連接。半導(dǎo)體外延 薄膜IlOb設(shè)置在金屬膜102c上，因此，半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb形成 串聯(lián)形式的電連接。金屬電極107c的兩端通過窗口 106e和窗口 106f，分別形成在半導(dǎo)體外延薄膜 IlOb和金屬膜102d上，使得半導(dǎo)體外延薄膜IlOb通過金屬電極107c與金屬膜102d電連接。注意，金屬電極107b通過窗口 106c，形成在半導(dǎo)體外延薄膜IlOa上，并向相鄰的金屬膜102c延伸，并通過金屬膜102c上的窗口 106d與金屬膜102c形成電連接。由于半導(dǎo) 體外延薄膜IlOb的第二類型限制層設(shè)置在金屬膜102c上，因而使得半導(dǎo)體外延薄膜IlOa 的第一類型限制層與半導(dǎo)體外延薄膜IlOb的第二類型限制層電連接，從而，兩個半導(dǎo)體外 延薄膜IlOa和IlOb形成串聯(lián)。采用同樣方式，可以串聯(lián)預(yù)定數(shù)量的半導(dǎo)體外延薄膜。圖3c展示高電壓垂直結(jié)構(gòu)LED芯片的另一個實施例的俯視圖。圖3c展示的高電 壓垂直結(jié)構(gòu)LED芯片與圖3a展示的高電壓垂直結(jié)構(gòu)LED芯片的不同之處在于圖3c中，虛 線的金屬電極107b表示，半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb之間串聯(lián)數(shù)個半導(dǎo) 體外延薄膜，使得圖3c展示的高電壓垂直結(jié)構(gòu)LED芯片可以承受更高的電壓。而在圖3a 中，只有兩個半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOb互相串聯(lián)。圖3c展示的高電壓 垂直結(jié)構(gòu)LED芯片中的半導(dǎo)體外延薄膜(因此，高電壓垂直結(jié)構(gòu)LED單元)之間的串聯(lián)方 式與圖3a展示的高電壓垂直結(jié)構(gòu)LED單元中的半導(dǎo)體外延薄膜之間的串聯(lián)方式相同。圖3c只展示高電壓垂直結(jié)構(gòu)LED芯片的俯視圖，其支持襯底有至少一種，如圖Ic 所示。圖3a和圖3c展示高電壓垂直結(jié)構(gòu)LED芯片的優(yōu)勢是表面貼片式封裝(SMD)，無 需在進行打金線封裝工藝，可以直接進行回流焊。圖如展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖。圖如展示的高電壓 垂直結(jié)構(gòu)LED芯片與圖加展示的高電壓垂直結(jié)構(gòu)LED芯片基本相同，其不同之處在于圖 2a展示的高電壓垂直結(jié)構(gòu)LED芯片需要通過金屬電極107a和金屬膜10 把金屬膜102b 與打線焊盤108a形成電連接。而圖如展示的高電壓垂直結(jié)構(gòu)LED芯片，打線焊盤108a通 過鈍化層上的窗口 106g直接形成在金屬膜102b上。圖4b展示的高電壓垂直結(jié)構(gòu)LED芯片與圖如展示的高電壓垂直結(jié)構(gòu)LED芯片基 本相同，其不同之處在于圖4b中，虛線的金屬電極107b表示，半導(dǎo)體外延薄膜IlOa和半 導(dǎo)體外延薄膜IlOb之間串聯(lián)數(shù)個半導(dǎo)體外延薄膜，使得圖4b展示的高電壓垂直結(jié)構(gòu)LED 芯片可以承受更高的電壓。而在圖如中，只有兩個半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄 膜IlOb互相串聯(lián)。圖4b展示的高電壓垂直結(jié)構(gòu)LED芯片中的半導(dǎo)體外延薄膜(因此，高 電壓垂直結(jié)構(gòu)LED單元)之間的串聯(lián)方式與圖如展示的高電壓垂直結(jié)構(gòu)LED單元中的半 導(dǎo)體外延薄膜之間的串聯(lián)方式相同。圖fe展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖。圖fe展示的高電壓 垂直結(jié)構(gòu)LED芯片與圖如展示的高電壓垂直結(jié)構(gòu)LED芯片基本相同，其不同之處在于圖 如展示的高電壓垂直結(jié)構(gòu)LED芯片需要通過金屬膜102d把半導(dǎo)體外延薄膜IlOb與打線焊 盤108b形成電連接。而圖fe展示的高電壓垂直結(jié)構(gòu)LED芯片，打線焊盤108b通過鈍化層 上的窗口 10 直接形成在半導(dǎo)體外延薄膜IlOb上。圖恥展示的高電壓垂直結(jié)構(gòu)LED芯片與圖展示的高電壓垂直結(jié)構(gòu)LED芯片基 本相同，其不同之處在于圖恥中，虛線的金屬電極107b表示，半導(dǎo)體外延薄膜IlOa和半 導(dǎo)體外延薄膜IlOb之間串聯(lián)數(shù)個半導(dǎo)體外延薄膜，使得圖恥展示的高電壓垂直結(jié)構(gòu)LED 芯片可以承受更高的電壓。而在圖fe中，只有兩個半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄 膜IlOb互相串聯(lián)。圖恥展示的高電壓垂直結(jié)構(gòu)LED芯片中的半導(dǎo)體外延薄膜(因此，高 電壓垂直結(jié)構(gòu)LED單元)之間的串聯(lián)方式與圖fe展示的高電壓垂直結(jié)構(gòu)LED單元中的半導(dǎo)體外延薄膜之間的串聯(lián)方式相同。圖6a展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖。圖6a展示的高電壓 垂直結(jié)構(gòu)LED芯片與圖加展示的高電壓垂直結(jié)構(gòu)LED芯片基本相同，其不同之處在于圖 加展示的高電壓垂直結(jié)構(gòu)LED芯片需要通過金屬膜102d把半導(dǎo)體外延薄膜IlOb與打線焊 盤108b形成電連接。而圖6a展示的高電壓垂直結(jié)構(gòu)LED芯片，打線焊盤108b通過鈍化層 上的窗口 10 直接形成在半導(dǎo)體外延薄膜IlOb上。圖6b展示的高電壓垂直結(jié)構(gòu)LED芯片與圖6a展示的高電壓垂直結(jié)構(gòu)LED芯片基 本相同，其不同之處在于圖6b中，虛線的金屬電極107b表示，半導(dǎo)體外延薄膜IlOa和半 導(dǎo)體外延薄膜IlOb之間串聯(lián)數(shù)個半導(dǎo)體外延薄膜，使得圖6b展示的高電壓垂直結(jié)構(gòu)LED 芯片可以承受更高的電壓。而在圖6a中，只有兩個半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄 膜IlOb互相串聯(lián)。圖6b展示的高電壓垂直結(jié)構(gòu)LED芯片中的半導(dǎo)體外延薄膜(因此，高 電壓垂直結(jié)構(gòu)LED單元)之間的串聯(lián)方式與圖6a展示的高電壓垂直結(jié)構(gòu)LED芯片中的半 導(dǎo)體外延薄膜之間的串聯(lián)方式相同。圖7展示高電壓垂直結(jié)構(gòu)LED芯片的一個實施例的俯視圖。圖7展示的高電壓垂 直結(jié)構(gòu)LED芯片與圖2d展示的高電壓垂直結(jié)構(gòu)LED芯片基本相同，其不同之處在于圖7 明確的展示的高電壓垂直結(jié)構(gòu)LED芯片中的垂直結(jié)構(gòu)LED單元排列成N行M列矩陣形式； 圖2d展示的高電壓垂直結(jié)構(gòu)LED芯片的垂直結(jié)構(gòu)LED單元排列成直線形式或N行M列矩 陣形式。垂直結(jié)構(gòu)LED單元在支持襯底上的排列方式包括數(shù)個垂直結(jié)構(gòu)LED單元110a、 IlObUlOc和IlOd排列成N行M列矩陣，其中，N彡1，M彡2。當(dāng)N=1，M彡2時，數(shù)個垂 直結(jié)構(gòu)LED單元排列成直線型(例如，圖2a、圖3a、圖4a、圖5a、圖6a)。1，并且， N興M時，數(shù)個垂直結(jié)構(gòu)LED單元排列成長方形矩陣型。當(dāng)N> 1，并且，N = M時，數(shù)個垂 直結(jié)構(gòu)LED單元排列成NxM正方形矩陣型。圖7表示數(shù)個垂直結(jié)構(gòu)LED單元排列成長方形 矩陣型或數(shù)個垂直結(jié)構(gòu)LED單元排列成正方形矩陣型。半導(dǎo)體外延薄膜1 IOa和半導(dǎo)體外延薄膜1 IOb構(gòu)成垂直結(jié)構(gòu)LED芯片的第一行垂 直結(jié)構(gòu)LED單元，半導(dǎo)體外延薄膜1 IOc和半導(dǎo)體外延薄膜1 IOd構(gòu)成垂直結(jié)構(gòu)LED芯片的第 N行垂直結(jié)構(gòu)LED單元。虛線120b表示，第一行垂直結(jié)構(gòu)LED單元和第N行垂直結(jié)構(gòu)LED 單元之間存在(N-2)行垂直結(jié)構(gòu)LED單元。半導(dǎo)體外延薄膜IlOa和半導(dǎo)體外延薄膜IlOd構(gòu)成垂直結(jié)構(gòu)LED芯片的第一列垂 直結(jié)構(gòu)LED單元，半導(dǎo)體外延薄膜IlOb和半導(dǎo)體外延薄膜IlOc構(gòu)成垂直結(jié)構(gòu)LED芯片的 第M列垂直結(jié)構(gòu)LED單元，虛線120a表示，第一列垂直結(jié)構(gòu)LED單元和第M列垂直結(jié)構(gòu)LED 單元之間存在(M-2)列垂直結(jié)構(gòu)LED單元。注意，為了簡化畫圖，圖7中沒有展示半導(dǎo)體外延薄膜和金屬膜上方的鈍化層窗□。上面的具體的描述并不限制本發(fā)明的范圍，而只是提供一些本發(fā)明的具體化的例 證。因此本發(fā)明的涵蓋范圍應(yīng)該由權(quán)利要求和它們的合法等同物決定，而不是由上述具體 化的詳細描述和實施實例決定。
權(quán)利要求
1.一種垂直結(jié)構(gòu)LED芯片，其特征在于，所述的垂直結(jié)構(gòu)LED芯片包括，帶有通孔的絕 緣支持襯底和至少兩個垂直結(jié)構(gòu)LED單元；其中，所述的帶有通孔的絕緣支持襯底包括，絕 緣襯底、通孔與金屬栓和形成在所述的絕緣襯底的兩個主表面上的多個金屬膜；其中，所述 的絕緣襯底上形成所述的通孔，所述的通孔中填充所述的金屬栓；至少三個所述的金屬膜 形成在所述的帶有通孔的絕緣襯底的第一個主表面上；兩個所述的金屬膜形成在所述的帶 有通孔的絕緣襯底的第二個主表面上；形成在所述的第二個主表面上的所述的兩個金屬膜 與形成在所述的第一個主表面上的相對應(yīng)的兩個金屬膜通過所述的金屬栓形成電連接；形 成在同一個主表面上的多個所述的金屬膜互相電絕緣；所述的垂直結(jié)構(gòu)LED單元分別設(shè)置 在所述的帶有通孔的絕緣襯底的第一個主表面上的所述的金屬膜上；所述的垂直結(jié)構(gòu)LED 單元按照串聯(lián)的方式電連接，使得所述的垂直結(jié)構(gòu)LED芯片可以承受高電壓。
2.根據(jù)權(quán)利要求1的垂直結(jié)構(gòu)LED芯片，其特征在于，所述的垂直結(jié)構(gòu)LED單元包括 (1)半導(dǎo)體外延薄膜，包括第一類型限制層，活化層和第二類型限制層；所述的活化層層 疊在所述的第一類型限制層和所述的第二類型限制層之間；所述的半導(dǎo)體外延薄膜形成在 所述的金屬膜上；( 鈍化層；所述的鈍化層覆蓋所述的支持襯底、所述的金屬膜和所述的 半導(dǎo)體外延薄膜；在所述的半導(dǎo)體外延薄膜的上方的所述的鈍化層上的預(yù)定的位置上形成 窗口，所述的半導(dǎo)體外延薄膜在所述的窗口中暴露；在所述的金屬膜的上方的所述的鈍化 層上的預(yù)定的位置上形成窗口，所述的金屬膜在所述的窗口中暴露；(3)金屬電極通過所 述的窗口層疊在所述的半導(dǎo)體外延薄膜上并向預(yù)定的一相鄰的垂直結(jié)構(gòu)LED單元的金屬 膜延伸并通過在所述的相鄰的垂直結(jié)構(gòu)LED單元的金屬膜上的窗口與該金屬膜形成電連 接，使得兩個相鄰的所述的垂直結(jié)構(gòu)LED單元形成串聯(lián)方式的電連接。
3.根據(jù)權(quán)利要求2的垂直結(jié)構(gòu)LED芯片，其特征在于，所述的半導(dǎo)體外延薄膜的材料是 從一組材料中選出，該組材料包括(1)氮化鎵基材料；(2)磷化鎵基材料；(3)氮磷鎵基材 料；(4)氧化鋅基材料。
4.根據(jù)權(quán)利要求1的垂直結(jié)構(gòu)LED芯片，其特征在于，所述的絕緣襯底包括，硅絕緣襯 底、或陶瓷絕緣襯底、或石墨泡沫絕緣襯底、或一個主表面帶有一層絕緣層的金屬襯底。
5.根據(jù)權(quán)利要求4的垂直結(jié)構(gòu)LED芯片，其特征在于，所述的陶瓷絕緣襯底包括，氮化 鋁絕緣襯底，或氧化鋁絕緣襯底。
6.根據(jù)權(quán)利要求1的垂直結(jié)構(gòu)LED芯片，其特征在于，所述的垂直結(jié)構(gòu)LED單元在所述 的支持襯底上的排列方式包括，所述的垂直結(jié)構(gòu)LED單元排列成N行M列矩陣，其中，N ≥1， M ≥ 2 ；所述的垂直結(jié)構(gòu)LED單元以串聯(lián)方式電連接。
全文摘要
本發(fā)明涉及高電壓垂直結(jié)構(gòu)半導(dǎo)體發(fā)光二極管。一個高電壓垂直結(jié)構(gòu)LED芯片包括，支持襯底和數(shù)個垂直結(jié)構(gòu)LED單元，垂直結(jié)構(gòu)LED單元設(shè)置在帶有通孔的絕緣支持襯底上，垂直結(jié)構(gòu)LED單元按照串聯(lián)的方式電連接。垂直結(jié)構(gòu)LED單元包括，(A)半導(dǎo)體外延薄膜；半導(dǎo)體外延薄膜設(shè)置在帶有通孔的絕緣支持襯底的金屬膜上。(B)鈍化層；鈍化層覆蓋帶有通孔的絕緣支持襯底、金屬膜和半導(dǎo)體外延薄膜；在半導(dǎo)體外延薄膜的上方的鈍化層上的預(yù)定的位置上形成窗口；在金屬膜的上方的鈍化層上的預(yù)定的位置上形成窗口；(C)金屬電極；金屬電極通過窗口層疊在半導(dǎo)體外延薄膜上并向預(yù)定的相鄰的垂直結(jié)構(gòu)LED單元的金屬膜延伸并通過在相鄰的垂直結(jié)構(gòu)LED單元的金屬膜上的窗口與該金屬膜形成電連接，使得兩個相鄰的垂直結(jié)構(gòu)LED單元形成串聯(lián)方式的電連接。
文檔編號H01L25/075GK102110683SQ201010584089
公開日2011年6月29日 申請日期2010年12月13日 優(yōu)先權(quán)日2010年9月10日
發(fā)明者金木子 申請人:金木子