專利名稱：一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及硅基光電異質(zhì)集成技術(shù)領(lǐng)域，特別涉及一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法。
背景技術(shù)：
硅微電子技術(shù)一直遵循著摩爾定律不斷地向前發(fā)展，微電子集成電路的晶體管集成密度飛速地增長(zhǎng)，特征尺寸不斷地縮小，目前已經(jīng)達(dá)到22nm。在如此小的特征尺寸下，電互連在串?dāng)_、延遲和能耗方面出現(xiàn)難以克服的“瓶頸”，使得信息輸入輸出能力(IO)的增長(zhǎng)速度卻無法與跟的上信息處理的速度的增長(zhǎng)，光互連技術(shù)是電互連理想的替代技術(shù)，光極大的帶寬資源和可以輕易地實(shí)現(xiàn)信息交叉和復(fù)用優(yōu)勢(shì)使單個(gè)傳輸通道可以實(shí)現(xiàn)海量數(shù)據(jù)傳輸，不同的信道光信號(hào)之間彼此獨(dú)立，沒有交叉和串?dāng)_。未來的芯片將會(huì)是集計(jì)算、存儲(chǔ)、通信和路由等多種功能于一體，把微電子電路與各種光電子器件單片集成起來，以微電子電路實(shí)現(xiàn)主要的信息處理功能，以光電子、光子器件實(shí)現(xiàn)光電-電光轉(zhuǎn)換和高速大容量的信息傳輸功能。因此需要構(gòu)建芯片內(nèi)光互連系統(tǒng)的方案，實(shí)現(xiàn)芯片內(nèi)的多核之間的信息海量的交換與傳輸。光鏈路(optical link)是芯片內(nèi)光互連系統(tǒng)中的基本信息傳輸單元，它一般采用點(diǎn)對(duì)點(diǎn)連接方式，基于硅材料體系，采用硅基光電集成和硅基異質(zhì)光電集成技術(shù)，研制芯片內(nèi)光互連系統(tǒng)中點(diǎn)對(duì)點(diǎn)光鏈路，它包含三大部件的集成激光器光源、調(diào)制器、光放大器和光電探測(cè)器等有源光子器件；硅基光波導(dǎo)、耦合器、波分復(fù)用等硅基無源器件；以及激光器驅(qū)動(dòng)和高頻調(diào)制射頻電路以及光電探測(cè)器的放大和接收電路。實(shí)現(xiàn)硅基異質(zhì)集成的主要技術(shù)有倒扣焊、異質(zhì)外延和晶片鍵合。其中晶片鍵合技術(shù)因?yàn)榭梢詫?shí)現(xiàn)高質(zhì)量的III-V族外延層，集成效率高、集成密度高等突出的優(yōu)點(diǎn)得到國(guó)內(nèi)外研究學(xué)者的青睞。美國(guó)DARPAMT0項(xiàng)目資助UCSB大學(xué)和htel公司，研究出晶片鍵合技術(shù)，并基于此技術(shù)研制成功消逝場(chǎng)耦合硅基混合集成激光器、探測(cè)器、SOA和帶有前置放大(SOA)的光探測(cè)器。器件的性能水平已經(jīng)達(dá)到直接采用III-V族材料制作的器件性能。 歐洲ePMnet FP6資助IMEC將III-V族材料與硅材料間采用BCB實(shí)現(xiàn)鍵合，基于此材料研制成功了的微碟激光器和光探測(cè)器。實(shí)現(xiàn)硅基微電子電路與光子集成回路的CMOS集成工藝有三種合并前端工藝，即把光子集成回路集成于晶體管多晶硅層中；第二種是把光子集成回路集成于金屬互連層內(nèi)；第三種是CMOS后端工藝，即在CMOS工藝完成的后端增加工藝，實(shí)現(xiàn)光子回路的集成。 前兩種方法需要對(duì)CMOS工藝進(jìn)行很大的調(diào)整，增加了制造難度和成本。而CMOS后端工藝使光子回路的集成獨(dú)立于CMOS工藝，具有很高的靈活性。本發(fā)明屬于一種CMOS后端光電集成工藝。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題
4
有鑒于此，本發(fā)明的主要目的在于提供一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，以在硅/III-V材料平臺(tái)上和CMOS工藝平臺(tái)上實(shí)現(xiàn)III-V有源光子器件、硅基無源光子器件和硅基CMOS微電子電路的單片集成。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，該方法包括在硅基CMOS芯片內(nèi)集成光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路；在硅基CMOS芯片上生長(zhǎng)光子材料層，包括用于光隔離氧化硅層和光波導(dǎo)層，通過標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕工藝，在光子材料層中制作出光互連系統(tǒng)無源部件，并在硅基CMOS集成電路的電窗口上方刻蝕出電連接孔；在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)；將III-V襯底與硅基CMOS芯片進(jìn)行鍵合；在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件，包括激光器、調(diào)制器和探測(cè)器；以及通過電互連布線將光互連系統(tǒng)有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，并封裝。上述方案中，所述硅基CMOS芯片集成的光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路包括 光發(fā)射模塊、光調(diào)制模塊、光接收以及光放大模塊的驅(qū)動(dòng)電路。上述方案中，所述生長(zhǎng)光子材料層的步驟中，采用PECVD技術(shù)，首先生長(zhǎng)一層氧化硅層，作為光波導(dǎo)的下包層和鍵合過程中的排氣層，氧化硅層厚度大于1微米以保障有效的光隔離作用；然后再生長(zhǎng)一層光波導(dǎo)層，作為光互連系統(tǒng)無源部件的芯層，該光波導(dǎo)層采用多晶硅、非晶硅、氮化硅或氮氧化硅材料。上述方案中，所述在硅基CMOS集成電路的電窗口上方刻蝕出電連接孔的步驟中， 采用標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕技術(shù)，在光子材料層加工出光互連系統(tǒng)的無源部件和電連接孔。上述方案中，所述電連接孔為硅基CMOS芯片有源部件的驅(qū)動(dòng)電路與有源光子器件提供了電流通道，同時(shí)也作為晶片鍵合過程中，鍵合反應(yīng)產(chǎn)生氣體的排出通道；電連接孔穿透光子材料層，保證硅基CMOS芯片的電連接。上述方案中，所述在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)的步驟中，是在III-V襯底外延片上一次性外延了光互連系統(tǒng)的有源部件的多量子阱有源區(qū)結(jié)構(gòu)，包括激光器、調(diào)制器和光電探測(cè)器。上述方案中，所述在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)采用離子注入誘導(dǎo)量子阱混雜技術(shù)，使不同的有源區(qū)結(jié)構(gòu)產(chǎn)生帶隙波長(zhǎng)的藍(lán)移， 從而滿足不同器件對(duì)帶隙波長(zhǎng)的要求。上述方案中，所述將III-V襯底與硅基CMOS芯片進(jìn)行鍵合的步驟，采用帶有排氣孔結(jié)構(gòu)的低溫整片晶片鍵合工藝，或者采用BCB作為粘合介質(zhì)的膠輔助晶片鍵合過程；該鍵合過程及后處理過程的最高溫度不超過300°C，保證與CMOS工藝的兼容性。上述方案中，所述在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件的步驟包括首先用選擇性化學(xué)腐蝕的方法，腐蝕掉刻蝕停止層以上的III-V材料，然后采用標(biāo)準(zhǔn)光刻工藝和半導(dǎo)體制作工藝，制作出III-V片內(nèi)光互連系統(tǒng)的有源部件。上述方案中，所述形成最上層布線并封裝的步驟包括首先通過電互連布線將光互連有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，然后進(jìn)行后續(xù)的封裝工藝。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有如下有益的技術(shù)效果(1)在硅/III-V材料平臺(tái)上和CMOS工藝平臺(tái)上實(shí)現(xiàn)了 III-V有源光子器件、硅基無源光子器件和硅基CMOS微電子電路的單片集成。(2)通過在硅基CMOS芯片后端工藝中集成光子集成回路，該工藝獨(dú)立于前端CMOS 工藝，不需要對(duì)其進(jìn)行修改，具有很高的靈活性和低成本優(yōu)勢(shì)。


圖1是包含光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路的硅基CMOS芯片示意圖；圖2是生長(zhǎng)氧化硅和多晶硅波導(dǎo)層的硅基CMOS芯片示意圖；圖3是無源光子器件結(jié)構(gòu)和電連接孔的刻蝕；圖4是III-V襯底外延片結(jié)構(gòu)示意圖；圖5是III-V襯底外延片與的硅基CMOS芯片晶片鍵合過程；圖6是片內(nèi)光互連系統(tǒng)有源部件的集成過程；圖7是芯片布線封裝過程示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提供了一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，該方法包括在硅基CMOS芯片內(nèi)集成光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路；在硅基CMOS芯片上生長(zhǎng)光子材料層，包括用于光隔離氧化硅層和光波導(dǎo)層，通過標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕工藝，在光子材料層中制作出光互連系統(tǒng)無源部件，并在硅基CMOS集成電路的電窗口上方刻蝕出電連接孔；在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)；將III-V襯底與硅基CMOS芯片進(jìn)行鍵合；在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件，包括激光器、調(diào)制器和探測(cè)器；以及通過電互連布線將光互連系統(tǒng)有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，并封裝，在硅/III-V材料平臺(tái)上實(shí)現(xiàn)了芯片內(nèi)光互連系統(tǒng)的有源部件、無源部件和驅(qū)動(dòng)電路的單片光電集成。圖1所示為硅基CMOS芯片101，該芯片集成有光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路， 包括光發(fā)射模塊、光調(diào)制模塊、光接收以及光放大模塊的驅(qū)動(dòng)電路。圖2所示過程為在硅基CMOS的后端工藝中，生長(zhǎng)光子材料層，包括用于光隔離氧化硅層102和光波導(dǎo)層103，氧化硅層102厚度不小于lum，作為光波導(dǎo)的下包層和鍵合過程中的排氣層。光波導(dǎo)層103，作為光波導(dǎo)器件的芯層，厚度為200 lOOOnm。圖3所示為在光子材料層刻蝕光互連系統(tǒng)中無源部件結(jié)構(gòu)104和電連接孔105。 采用標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕技術(shù)，首先，刻蝕出光互連系統(tǒng)中無源部件結(jié)構(gòu)104， 然后刻蝕電連接孔105，電連接孔為硅基CMOS芯片有源部件的驅(qū)動(dòng)電路與有源光子器件提
6供了電流通道，同時(shí)也作為晶片鍵合過程中，鍵合反應(yīng)產(chǎn)生氣體的排出通道。電連接孔穿透光子材料層，保證硅基CMOS芯片的電連接。圖4所示III-V襯底外延片，一次性外延了光互連系統(tǒng)中無源部件的多量子阱有源區(qū)結(jié)構(gòu)，包括激光器、調(diào)制器、光電探測(cè)器的有源區(qū)。從下往上依次為III-V襯底105、P 型接觸層(刻蝕停止層)106、P型區(qū)107、多量子阱有源區(qū)108、n型區(qū)109、n型接觸層110。 采用離子注入誘導(dǎo)量子阱混雜技術(shù)，使不同的有源區(qū)結(jié)構(gòu)產(chǎn)生帶隙波長(zhǎng)的移動(dòng)，從而滿足不同器件對(duì)帶隙波長(zhǎng)的要求。圖5所示為所述的III-V襯底外延片與所述的硅CMOS芯片晶片鍵合過程。在此過程中，金屬連接孔105起到了排除鍵合反應(yīng)產(chǎn)生的氣體副產(chǎn)物的作用。鍵合過程可以采用帶有排氣孔結(jié)構(gòu)的低溫整片晶片鍵合工藝，也可以采用BCB作為粘合介質(zhì)的膠輔助晶片鍵合過程。鍵合過程和后處理過程的最高溫度不超過300°C，保證了與CMOS工藝的兼容性。圖6所示為片內(nèi)光互連有源光子器件的集成過程。首先用選擇性化學(xué)腐蝕的方法，腐蝕掉刻蝕停止層以上的III-V材料，然后采用標(biāo)準(zhǔn)光刻工藝和半導(dǎo)體制作工藝，制作出III-V片內(nèi)光互連系統(tǒng)的有源部件。圖7為器件電連接過程。在芯片表面沉積一層氧化硅112，采用標(biāo)準(zhǔn)光刻工藝和半導(dǎo)體制作工藝，在氧化硅112上制作金屬連接孔113，沉積金屬并進(jìn)行在芯片表面進(jìn)行平面電互連布線將光互連有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，然后進(jìn)行后續(xù)的封裝工藝。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，該方法包括在硅基CMOS芯片內(nèi)集成光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路；在硅基CMOS芯片上生長(zhǎng)光子材料層，包括用于光隔離氧化硅層和光波導(dǎo)層，通過標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕工藝，在光子材料層中制作出光互連系統(tǒng)無源部件，并在硅基 CMOS集成電路的電窗口上方刻蝕出電連接孔；在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)；將III-V襯底與硅基CMOS芯片進(jìn)行鍵合；在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件，包括激光器、調(diào)制器和探測(cè)器；以及通過電互連布線將光互連系統(tǒng)有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，并封裝。
2.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述硅基CMOS芯片集成的光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路包括光發(fā)射模塊、光調(diào)制模塊、光接收以及光放大模塊的驅(qū)動(dòng)電路。
3.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述生長(zhǎng)光子材料層的步驟中，采用PECVD技術(shù)，首先生長(zhǎng)一層氧化硅層，作為光波導(dǎo)的下包層和鍵合過程中的排氣層，氧化硅層厚度大于1微米以保障有效的光隔離作用； 然后再生長(zhǎng)一層光波導(dǎo)層，作為光互連系統(tǒng)無源部件的芯層，該光波導(dǎo)層采用多晶硅、非晶硅、氮化硅或氮氧化硅材料。
4.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述在硅基CMOS集成電路的電窗口上方刻蝕出電連接孔的步驟中，采用標(biāo)準(zhǔn)光刻和感應(yīng)耦合等離子刻蝕技術(shù)，在光子材料層加工出光互連系統(tǒng)的無源部件和電連接孔。
5.根據(jù)權(quán)利要求4所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述電連接孔為硅基CMOS芯片有源部件的驅(qū)動(dòng)電路與有源光子器件提供了電流通道，同時(shí)也作為晶片鍵合過程中，鍵合反應(yīng)產(chǎn)生氣體的排出通道；電連接孔穿透光子材料層，保證硅基CMOS芯片的電連接。
6.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)的步驟中，是在III-V襯底外延片上一次性外延了光互連系統(tǒng)的有源部件的多量子阱有源區(qū)結(jié)構(gòu)，包括激光器、調(diào)制器和光電探測(cè)器。
7.根據(jù)權(quán)利要求6所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)采用離子注入誘導(dǎo)量子阱混雜技術(shù)，使不同的有源區(qū)結(jié)構(gòu)產(chǎn)生帶隙波長(zhǎng)藍(lán)移，從而滿足不同器件對(duì)帶隙波長(zhǎng)的要求。
8.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述將III-V襯底與硅基CMOS芯片進(jìn)行鍵合的步驟，采用帶有排氣孔結(jié)構(gòu)的低溫整片晶片鍵合工藝，或者采用BCB作為粘合介質(zhì)的膠輔助晶片鍵合過程；該鍵合過程及后處理過程的最高溫度不超過300°C，保證與CMOS工藝的兼容性。
9.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件的步驟包括首先用選擇性化學(xué)腐蝕的方法，腐蝕掉刻蝕停止層以上的III-V材料，然后采用標(biāo)準(zhǔn)光刻工藝和半導(dǎo)體制作工藝，制作出III-V片內(nèi)光互連系統(tǒng)的有源部件。
10.根據(jù)權(quán)利要求1所述的適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，其特征在于，所述形成最上層布線并封裝的步驟包括首先通過電互連布線將光互連有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，然后進(jìn)行后續(xù)的封裝工藝。
全文摘要
本發(fā)明公開了一種適用于芯片內(nèi)光互連系統(tǒng)的硅基光電異質(zhì)集成方法，包括在硅基CMOS芯片內(nèi)集成光互連系統(tǒng)中有源部件的驅(qū)動(dòng)電路；在硅基CMOS芯片上生長(zhǎng)光子材料層，在光子材料層中制作出光互連系統(tǒng)無源部件，并在硅基CMOS集成電路的電窗口上方刻蝕出電連接孔；在III-V襯底上外延生長(zhǎng)芯片內(nèi)部光互連系統(tǒng)中有源部件的有源區(qū)結(jié)構(gòu)；將III-V襯底與硅基CMOS芯片進(jìn)行鍵合；在鍵合后的芯片的III-V外延層上制備光互連系統(tǒng)有源部件，通過電互連布線將光互連系統(tǒng)有源部件與驅(qū)動(dòng)電路連接，形成最上層布線，并封裝。本發(fā)明在硅/III-V材料平臺(tái)上和CMOS工藝平臺(tái)上實(shí)現(xiàn)III-V有源光子器件、硅基無源光子器件和硅基CMOS微電子電路的單片集成。
文檔編號(hào)H01L21/60GK102487046SQ20101057435
公開日2012年6月6日 申請(qǐng)日期2010年12月6日 優(yōu)先權(quán)日2010年12月6日
發(fā)明者劉新宇, 劉洪剛, 劉煥明, 吳德馨, 周靜濤, 楊成樾, 申華軍 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所