專利名稱：堆疊的半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件及其制造方法，更具體地，涉及利用貫穿通道(through wafer vias，縮寫為TWV)提供的堆疊的半導體器件以及利用貫穿通道互連不同層面 (level)的半導體器件的方法。
背景技術：
半導體器件的一個重要發(fā)展趨勢是減小半導體器件的芯片占用面積 (footprint)。利用半導體器件的三維集成，即在垂直于晶片的方向上堆疊多個層面的半導體器件，可以成倍地提高器件的集成度，從而實現(xiàn)器件的小型化和性能的改善。通常，在各個層面的晶片中直接形成貫穿通道，使得堆疊的晶片利用貫穿通道而電連接和物理連接在一起。貫穿通道的制造步驟包括在硅晶片中通過刻蝕和背側(cè)研磨形成貫穿孔、通過熱氧化等在貫穿孔壁上形成絕緣層、以及通道金屬填充。在形成貫穿通道之后，將包含有源器件和貫穿通道的晶片轉(zhuǎn)移至臨時的載片上，以便與其他層面的晶片鍵合。為了形成貫穿通道，各個層面的晶片的厚度受到限制。如果晶片過薄，則機械強度小，在轉(zhuǎn)移至載片時容易發(fā)生破裂；如果晶片過厚，則貫穿孔的深寬比過大，在刻蝕步驟中難以完全刻蝕去除，進而在最終的半導體器件中可能發(fā)生互連的開路。因此，在上述常規(guī)的三維集成的半導體器件中，還存在著器件可靠性差、制造產(chǎn)率低、以及在貫穿通道附近存在應力集中而影響劣化器件的性能的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種改進的堆疊的半導體器件及其制造方法，其中減少了貫穿通道對堆疊的半導體器件的設計限制和對其性能的不利影響。根據(jù)本發(fā)明的一方面，提供一種堆疊的半導體器件，包括半導體襯底，以及位于半導體襯底上的多個層面的晶片組件，其中，每一層面的晶片組件包括有源部件和鍵合部件，其中，有源部件和鍵合部件分別包括彼此垂直地對齊的貫穿導電通道，使得每一個層面的有源部件利用貫穿導電通道與下一層面/上一層面的有源部件電連接。根據(jù)本發(fā)明的另一方面，提供一種制造堆疊的半導體器件的方法，包括以下步驟a)提供包括互連晶片和有源晶片的晶片組件，其中互連晶片包括玻璃襯底、位于玻璃襯底上的互連部件，該互連部件包括貫穿導電通道，有源晶片包括半導體襯底、位于半導體襯底上的有源部件，該有源部件包括貫穿導電通道；b)去除第一晶片組件中的玻璃襯底；C)去除第二晶片組件中的半導體襯底；d)將第一晶片組件與第二晶片組件直接晶片鍵合，使得第一晶片組件中的有源部件的貫穿導電通道與第二晶片組件中的鍵合部件的貫穿導電通道電連接；e)去除第二晶片組件中的玻璃襯底；
f)重復步驟c) _e)，堆疊多個層面的晶片組件。根據(jù)本發(fā)明的又一方面，提供一種制造堆疊的半導體器件方法，包括以下步驟a)提供包括互連晶片和有源晶片的晶片組件，其中互連晶片包括玻璃襯底、位于玻璃襯底上的互連部件，該互連部件包括貫穿導電通道，有源晶片包括半導體襯底、位于半導體襯底上的有源部件，該有源部件包括貫穿導電通道；b)去除第一晶片組件中的半導體襯底；c)去除第二晶片組件中的玻璃襯底；d)將第一晶片組件與第二晶片組件直接晶片鍵合，使得第一晶片組件中的有源部件的貫穿導電通道與第二晶片組件中的鍵合部件的貫穿導電通道電連接；e)去除第二晶片組件中的半導體襯底；f)重復步驟c) _e)，堆疊多個層面的晶片組件；g)重復步驟c)-d)，堆疊最底層的晶片組件；h)去除最頂層的晶片組件中的玻璃襯底。由于晶片組件包括鍵合在一起的互連晶片和有源晶片，因此可以減小有源部件的厚度，從而可以容易地在有源部件中形成貫穿孔，降低半導體器件的制造成本。而且，在直接晶片鍵合步驟中，互連部件為有源晶片中的有源部件提供了支撐和保護作用，這提高了制造的產(chǎn)率和半導體器件的可靠性。此外，還可以實現(xiàn)互連晶片的標準化，以進一步降低半導體器件的制造成本。


圖1至3示出了在根據(jù)本發(fā)明的制造堆疊的半導體器件的方法中形成晶片組件的各個階段的截面圖。圖4至6示出了在根據(jù)本發(fā)明的制造堆疊的半導體器件的方法的第一實施例中堆疊晶片組件的各個階段的截面圖。圖7至9示出了在根據(jù)本發(fā)明的制造堆疊的半導體器件的方法的第二實施例中堆疊晶片組件的各個階段的截面圖。圖10示出了根據(jù)本發(fā)明的堆疊的半導體器件的截面圖。
具體實施例方式以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。應當理解，在描述半導體器件的結構時，當將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚?、另一個區(qū)域“下面”或“下方”。如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。在本申請中，術語“半導體結構”指在制造半導體器件的各個步驟中形成的整個半導體結構的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。
在下文中還描述了本發(fā)明的許多特定的細節(jié)，例如半導體器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發(fā)明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。除非在下文中特別指出，半導體器件中的各個部分可以由本領域的技術人員公知的材料構成。盡管以下示出的步驟應用于半導體工藝的后段工藝(BEOL)，其中在形成互連和導線期間形成貫穿晶片的通道，用于連接各個層面的晶片，然而，應當理解，類似的步驟也可以容易地應用于半導體芯片的封裝工藝中，其中貫穿芯片的通道用于連接各個層面的芯片。按照本發(fā)明的方法的優(yōu)選實施例，依次執(zhí)行圖1至6所示的用于制造堆疊的半導體器件的各個步驟。參見圖1，本發(fā)明的示例方法開始于已經(jīng)完成CMOS (互補型金屬氧化物半導體晶體管)工藝的前段工藝(FEOL)的常規(guī)半導體結構。有源晶片100包括半導體襯底101、位于半導體襯底101上的第一絕緣層102、位于第一絕緣層102上的多個有源區(qū)103、用于隔離各個有源區(qū)103的第二絕緣層104、以及覆蓋多個有源區(qū)103和第二絕緣層的第三絕緣層106。在每一個有源區(qū)103中形成了多個晶體管，應當注意，在圖1中僅示出了晶體管的柵極105。在每一個柵極的兩側(cè)，已經(jīng)在前段工藝中利用離子注入形成了源/漏區(qū)等摻雜的區(qū)域(未示出)。第一絕緣層102和第三絕緣層106可以由常規(guī)的層間電介質(zhì)(IDL)材料構成，第二絕緣層104可以由常規(guī)的淺溝隔離(STI)材料構成。正如下文將提及的，第一絕緣層102 和第三絕緣層106還應當適合于應用直接鍵合工藝。優(yōu)選地，為了獲得均勻的圖案密度，柵極105中的一部分可以是假柵極，其中沒有提供完整的有源器件。進一步優(yōu)選地，根據(jù)設計需要，假柵極既可以分布在有源區(qū)103上，也可以分布在第二絕緣層104上(參見后面的圖5)。接著，按照如下的步驟在有源晶片100中形成導電通道107。首先，在圖1的半導體結構的表面上設置形成有圖案的光抗蝕劑掩模(未示出)。然后，通過干法刻蝕，如離子銑刻蝕、等離子刻蝕、反應離子刻蝕、激光燒蝕，或者通過其中使用刻蝕劑溶液的濕法刻蝕，去除第一絕緣層102、第二絕緣層104和第三絕緣層 106的暴露部分，該刻蝕停止在半導體襯底101的頂部表面上，從而形成貫穿第一絕緣層 102、第二絕緣層104和第三絕緣層106的孔。然后，通過在溶劑中溶解或灰化去除光抗蝕劑掩模(未示出)。然后，通過已知的淀積工藝，如PVD、CVD、原子層淀積、濺射等，在孔中填充導電材料(如Cu、W等)。最后，通過化學機械平面化(CMP)平整半導體結構的表面，去除通道周圍的導電材料，從而形成貫穿第一絕緣層102、第二絕緣層104和第三絕緣層106的導電通道107，如圖2所示。代替地，導電通道107也可以位于有源區(qū)103中，即貫穿有源層。為此，在上述形成孔的步驟之后，還包括附加的氧化步驟，在孔的內(nèi)壁形成絕緣層，使得導電通道107與有源區(qū)103中的其他元件電隔離。典型地，第一絕緣層102、第二絕緣層104和第三絕緣層106的總厚度約為 0. Ium Ium0接著，參見圖3，利用直接晶片鍵合工藝，將互連晶片200與有源晶片100鍵合。例如，在直接晶片鍵合工藝中采用的溫度低于200°C。在該鍵合步驟中，有源晶片100的導電通道107與鍵合晶片的導電通道203電連接。鍵合晶片200包括玻璃襯底201、在玻璃襯底201上形成的第四絕緣層202、以及在第四絕緣層202中形成的導電通道203。導電通道203貫穿第四絕緣層202。第四絕緣層202可以包括任何絕緣介質(zhì)薄膜(如有機多聚酯物等)，導電通道203可以包括任何導體 (金屬，碳納米管等)。第四絕緣層202的厚度為IOum IOOum的范圍，使得在隨后的減薄和轉(zhuǎn)移工藝中，鍵合晶片200可以提供支撐有源晶片100所需的機械強度。優(yōu)選地，可以采用上述已知的淀積工藝在玻璃襯底201上形成第四絕緣層202，可以采用上述用于形成導電通道107類似的工藝在第四絕緣層202中形成導電通道203。在最終的半導體器件中，第四絕緣層202將分別第一絕緣層102、第三絕緣層106 直接鍵合，因此，第一絕緣層102、第三絕緣層104和第四絕緣層202由適合直接晶片鍵合工藝的材料構成，例如氧化硅或氮化硅。有源晶片100的導電通道107與鍵合晶片200的導電通道203垂直地對齊。優(yōu)選地，鍵合晶片200中的導電通道203設置為網(wǎng)格陣列(grid)，其中，相鄰的兩個導電通道203之間的節(jié)距表示為d。有源晶片100的相鄰的導電通道107之間的節(jié)距D =n*d，其中η為整數(shù)。有源晶片100的導電通道107不一定是均勻分布的(如圖3所示)， 也即，在一個方向上相鄰的導電通道107之間的節(jié)距D與另一個方向上相鄰的導電通道107 之間的節(jié)距D可以不同，并且，在同一個方向上的不同位置，相鄰的導電通道107之間的節(jié)距D節(jié)距也是可變的。優(yōu)選地，對于不同規(guī)格的有源晶片100，可以使用相同的標準鍵合晶片200，該鍵合晶片200中的導電通道203的節(jié)距d為常數(shù)。盡管這可能會降低有源晶片100的導電通道107的設計自由度，但由于可以使用標準鍵合晶片200，因而可以顯著降低半導體器件的制造成本。從而，按照圖1至3的步驟，提供了包括鍵合在一起的互連晶片200和有源晶片 100的晶片組件。第一實施例根據(jù)本發(fā)明的第一實施例，按照從下至上的順序堆疊晶片組件。按照圖1至3的步驟，提供包括鍵合在一起的互連晶片200和有源晶片100的一個晶片組件。接著，例如通過化學機械平面化，完全去除該晶片組件中的鍵合晶片200的玻璃襯底201，從而在與有源晶片100相反的一側(cè)表面上露出導電通道203的一端，如圖4所示。 在本申請中，將去除玻璃襯底的鍵合晶片稱為“鍵合部件”并標記為200’。在該步驟中，有源晶片100的半導體襯底101和鍵合部件200’ 一起提供了經(jīng)受化學機械平面化所需的機械強度，使得有源晶片100的有源區(qū)103不受損壞。
7
從而，提供了最底層的晶片組件，其半導體襯底101將作為最終的半導體器件10 的半導體襯底，如圖10所示。按照圖1至3的步驟，提供包括鍵合在一起的互連晶片200和有源晶片100的另一個晶片組件。接著，例如通過化學機械平面化，完全去除晶片組件中的有源晶片100的半導體襯底101，從而在與鍵合晶片200相反的一側(cè)表面上露出導電通道107的一端，如圖5所示。 在本申請中，將去除半導體襯底的有源晶片稱為“有源部件”并標記為100’。在該步驟中， 鍵合晶片200提供了經(jīng)受化學機械平面化所需的機械強度，使得有源部件100’的有源區(qū) 103不受損壞。接著，將載片(未示出)粘接在圖5所示的半導體結構的玻璃襯底201上，從而將該半導體結構轉(zhuǎn)移到載片上。然后，利用直接晶片鍵合工藝，將圖5所示的上一層面的晶片組件與圖4所示的下一層面的晶片組件鍵合。然后，例如通過化學機械平面化，完全去除上一層面的晶片組件中的玻璃襯底 201，從而在與有源晶片100’相反的一側(cè)表面上露出導電通道203的一端，從而形成上一層面的鍵合部件200’。在該鍵合步驟中，上一層面的晶片組件中的有源部件100’與下一層面的晶片組件中的鍵合部件200’鍵合，進而利用貫穿導電通道203與下一層面的有源部件100’電連接。從而，在最底層的晶片組件上堆疊了一層隨后層面的晶片組件，如圖6所示。進一步地，重復圖5和6所示的步驟，可以在最底層的晶片組件上堆疊更多層面的
曰t±" 曰曰/T °第二實施例根據(jù)本發(fā)明的第二實施例，按照從上至下的順序堆疊晶片。按照圖1至3的步驟，提供包括鍵合在一起的互連晶片200和有源晶片100的一個晶片組件。接著，例如通過化學機械平面化，完全去除晶片組件中的有源晶片100的半導體襯底101，從而在與鍵合晶片200相反的一側(cè)表面上露出導電通道107的一端，如圖7所示。在該步驟中，鍵合晶片200提供了經(jīng)受化學機械平面化所需的機械強度，使得有源部件 100，的有源區(qū)103不受損壞。從而，提供了最頂層的晶片組件，在最終的半導體器件中，位于頂部的玻璃襯底 201將去除，如圖10所示。按照圖1至3的步驟，提供包括鍵合在一起的互連晶片200和有源晶片100的另一個晶片組件。接著，例如通過化學機械平面化，完全去除該晶片組件中的鍵合晶片200的玻璃襯底201，從而在與有源晶片100相反的一側(cè)表面上露出導電通道203的一端，如圖8所示。 在該步驟中，有源晶片100的半導體襯底101和鍵合部件200’一起提供了經(jīng)受化學機械平面化所需的機械強度，使得有源晶片100的有源區(qū)103不受損壞。接著，將載片(未示出)粘接在圖7所示的半導體結構的玻璃襯底201上，從而將該半導體結構轉(zhuǎn)移到載片上。
然后，利用直接晶片鍵合工藝，將圖7所示的上一層面的晶片與圖8所示的下一層面的晶片鍵合。然后，例如通過化學機械平面化，完全去除下一層面的晶片組件中的有源晶片100 的半導體襯底101，從而在與鍵合晶片200相反的一側(cè)表面上露出導電通道107的一端。從而，在最頂層的晶片組件下堆疊了一層隨后層面的晶片組件，如圖9所示。在該鍵合步驟中，上一層面的晶片中的有源部件100’與下一層面的晶片中的鍵合部件200’鍵合，進而利用貫穿導電通道203與下一層面的有源部件100’電連接。進一步地，重復圖8和9所示的步驟，可以在最頂層的晶片組件下堆疊更多層面的晶片組件。最后，堆疊最底層的晶片組件，其中保留最底層的晶片組件中的有源晶片100的半導體襯底101，并且例如通過化學機械平面化，完全去除最頂層的晶片組件中的鍵合晶片 200的玻璃襯底201。采用根據(jù)第一實施例和第二實施例的堆疊方法，最終形成了相同結構的堆疊的半導體器件10，如圖10所示。該半導體器件10包括半導體襯底101，以及位于半導體襯底 101上的多個層面的晶片組件。每一層面的晶片組件包括有源部件100’和鍵合部件200’， 其中，在有源部件100’和鍵合部件200’中形成了對齊的貫穿導電通道107、203。每一個層面的有源部件100’利用貫穿導電通道107、203與下一層面/上一層面的有源部件100’電連接。在該半導體器件10中，即使有源部件100’的厚度很薄，由于鍵合部件200’的支撐作用，也不會在圖4和圖5所示的化學機械平面化和轉(zhuǎn)移步驟中破裂。而且，由于可以使用厚度減小的有源部件100’，因此可以相應地顯著減小貫穿導電通道107的深寬比，使得刻蝕容易完全進行并且節(jié)省了刻蝕時間。以上描述只是為了示例說明和描述本發(fā)明，而非意圖窮舉和限制本發(fā)明。因此，本發(fā)明不局限于所描述的實施例。對于本領域的技術人員明顯可知的變型或更改，均在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種堆疊的半導體器件，包括半導體襯底，以及位于半導體襯底上的多個層面的晶片組件，其中，每一層面的晶片組件包括有源部件和鍵合部件，其中，有源部件和鍵合部件分別包括彼此垂直地對齊的貫穿導電通道，使得每一個層面的有源部件利用貫穿導電通道與下一層面/上一層面的有源部件電連接。
2.根據(jù)權利要求1所述的半導體器件，其中鍵合部件的導電通道設置為網(wǎng)格陣列，并且有源部件的導電通道的節(jié)距是與之電連接的鍵合部件的導電通道的節(jié)距的整數(shù)倍。
3.根據(jù)權利要求2所述的半導體器件，其中有源部件的導電通道在不同的方向上以及在同一個方向的不同位置的節(jié)距是可變的。
4.根據(jù)權利要求2或3所述的半導體器件，其中各個層面的晶片組件中的鍵合部件由導電通道的節(jié)距為常數(shù)的標準鍵合晶片形成。
5.根據(jù)權利要求2或3所述的半導體器件，其中各個層面的晶片組件中的鍵合部件的導電通道的節(jié)距不同。
6.根據(jù)權利要求1所述的半導體器件，其中有源部件的貫穿導電通道穿過有源層，并且利用絕緣層與有源層中的其他元件電隔離。
7.—種制造堆疊的半導體器件的方法，包括以下步驟a)提供包括互連晶片和有源晶片的晶片組件，其中互連晶片包括玻璃襯底、位于玻璃襯底上的互連部件，該互連部件包括貫穿導電通道，有源晶片包括半導體襯底、位于半導體襯底上的有源部件，該有源部件包括貫穿導電通道；b)去除第一晶片組件中的玻璃襯底；c)去除第二晶片組件中的半導體襯底；d)將第一晶片組件與第二晶片組件直接晶片鍵合，使得第一晶片組件中的有源部件的貫穿導電通道與第二晶片組件中的鍵合部件的貫穿導電通道電連接；e)去除第二晶片組件中的玻璃襯底；f)重復步驟c)-e)，堆疊多個層面的晶片組件。
8.根據(jù)權利要求7所述的方法，其中步驟a)包括將互連晶片和有源晶片直接晶片鍵合，使得有源部件的貫穿導電通道與鍵合部件的貫穿導電通道電連接。
9.一種制造堆疊的半導體器件方法，包括以下步驟a)提供包括互連晶片和有源晶片的晶片組件，其中互連晶片包括玻璃襯底、位于玻璃襯底上的互連部件，該互連部件包括貫穿導電通道，有源晶片包括半導體襯底、位于半導體襯底上的有源部件，該有源部件包括貫穿導電通道；b)去除第一晶片組件中的半導體襯底；c)去除第二晶片組件中的玻璃襯底；d)將第一晶片組件與第二晶片組件直接晶片鍵合，使得第一晶片組件中的有源部件的貫穿導電通道與第二晶片組件中的鍵合部件的貫穿導電通道電連接；e)去除第二晶片組件中的半導體襯底；f)重復步驟c)-e)，堆疊多個層面的晶片組件；g)重復步驟c)-d)，堆疊最底層的晶片組件；h)去除最頂層的晶片組件中的玻璃襯底。
10.根據(jù)權利要求9所述的方法，其中步驟a)包括將互連晶片和有源晶片直接晶片鍵合，使得有源部件的貫穿導電通道與鍵合部件的貫穿導電通道電連接。
全文摘要
本申請公開了一種堆疊的半導體器件及其制造方法，該半導體器件包括半導體襯底，以及位于半導體襯底上的多個層面的晶片組件，其中，每一層面的晶片組件包括有源部件和鍵合部件，其中，有源部件和鍵合部件分別包括彼此垂直地對齊的貫穿導電通道，使得每一個層面的有源部件利用貫穿導電通道與下一層面/上一層面的有源部件電連接。該半導體器件及其制造方法可以用作FEOL的后繼工藝或包含在半導體芯片的封裝工藝中，以提供高集成度和高可靠性的三維半導體器件。
文檔編號H01L23/52GK102468284SQ20101054072
公開日2012年5月23日 申請日期2010年11月10日 優(yōu)先權日2010年11月10日
發(fā)明者朱慧瓏, 梁擎擎, 趙超, 鐘匯才 申請人:中國科學院微電子研究所