專(zhuān)利名稱(chēng)：多堆疊封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片封裝及其制造方法，更特別地，涉及具有多
個(gè)堆疊的半導(dǎo)體芯片的多堆疊封裝(muW stack package, MSP)及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體工業(yè)的發(fā)展，電子器件變得更小、更輕和多功能。多堆疊封 裝(MSP)已發(fā)展為將多個(gè)半導(dǎo)體器件(或芯片)結(jié)合到一個(gè)單元封裝中。 如在這里所用，MSP或封裝涉及電子裝配。與單個(gè)半導(dǎo)體芯片封裝相比， MSP具有改進(jìn)的尺寸、重量和安裝面積。
圖1為說(shuō)明傳統(tǒng)多堆疊封裝(MSP)的結(jié)構(gòu)的橫截面圖。 參考圖1,傳統(tǒng)MSP IO具有一種堆疊結(jié)構(gòu)，其中下封裝12包括在基板 20上由密封劑28覆蓋的半導(dǎo)體芯片22,和上封裝14包括在基板30上由密 封劑38覆蓋且具有垂直堆疊和對(duì)準(zhǔn)的半導(dǎo)體芯片32和34的堆疊模塊。焊 盤(pán)26和36分別形成在基板20和基板30上，用于將基板電連接至外部電路。 下封裝12經(jīng)由作為焊盤(pán)26和焊盤(pán)36之間的接頭的焊料球40電連接至上封 裝14。如在這里所用，接頭是導(dǎo)電元件，其提供MSP的兩個(gè)相對(duì)元件之間 的電連接。
在圖1中說(shuō)明的MSP 10的結(jié)構(gòu)中，通過(guò)下封裝12的高度h,和上封裝 14的高度h2部分地確定MSP 10的整個(gè)高度h。為了獲得MSP 10的小的整 個(gè)高度h,必須縮減下封裝12的高度hi和上封裝14的高度h2。通過(guò)縮減封 裝12中半導(dǎo)體芯片22的高度和封裝14中半導(dǎo)體芯片32和34的高度，通 過(guò)縮減從半導(dǎo)體芯片22的上表面到密封劑28的上表面的高度和從半導(dǎo)體芯 片34的上表面到密封劑38的上表面的高度，或通過(guò)縮減基板20和30的厚 度可實(shí)現(xiàn)上述目的。然而，由于技術(shù)限制，這些方法很難應(yīng)用到封裝工藝中。
此外，由于半導(dǎo)體芯片22和密封劑28的高度h3而必須在下封裝12和 上封裝14之間設(shè)置間隙，所以不可能將下封裝12和上封裝14之間的焊料
球40的尺寸縮減為需要的尺寸。因此，限制了焊料球的間距，和于是限制 了在基板的有限空間內(nèi)形成的輸入/輸出線密度。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了 一種具有上和下封裝的MSP，在上封裝的基板中
具有凹陷開(kāi)口。上封裝還可包括多個(gè)堆疊的半導(dǎo)體芯片。下封裝可包括基板 和至少一個(gè)半導(dǎo)體芯片。在裝配期間，部分下封裝放置在上封裝的基板中的
凹陷開(kāi)口中。有利的結(jié)果是具有縮小總高度的兩個(gè)封裝MSP裝配。此外， 還可以縮小在上封裝基板和下封裝基板之間的焊料球或其它接頭的尺寸和間距。
依照本發(fā)明的一方面，提供了一種多堆疊封裝，包括第一封裝和第二封 裝，第一封裝包括第一基板和第一半導(dǎo)體芯片，第一半導(dǎo)體芯片由第一粘合 層安裝到第一基板，第一基板具有第一開(kāi)口，第一開(kāi)口關(guān)于第一半導(dǎo)體芯片 在垂直方向上基本對(duì)準(zhǔn)；和第二封裝耦合第一封裝，第二封裝包括第二基板 和第二半導(dǎo)體芯片，第二半導(dǎo)體芯片由第二粘合層安裝到第二基板，第二半 導(dǎo)體芯片關(guān)于第一開(kāi)口在垂直方向上基本對(duì)準(zhǔn)，至少一部分第二封裝延伸到 由第 一開(kāi)口限定的空間中使得多堆疊封裝的高度小于與第 一封裝和第二封 裝有關(guān)的高度之和。
依照本發(fā)明的另一方面，提供了一種多堆疊封裝的制造方法。該方法包 括在第一基板上安裝第一半導(dǎo)體芯片，安裝第一半導(dǎo)體芯片包括施加第一 粘合層到第一基板；在第二基板上安裝第二半導(dǎo)體芯片；密封第二半導(dǎo)體芯 片以形成密封的第二半導(dǎo)體芯片；去除一部分第一基板以產(chǎn)朱第一開(kāi)口，第 一開(kāi)口關(guān)于第一半導(dǎo)體芯片在垂直方向上基本對(duì)準(zhǔn)；和將至少一部分密封的 第二半導(dǎo)體芯片插入到第 一開(kāi)口中。
依照本發(fā)明的另一方面，提供了一種多堆疊封裝的制造方法。該方法包 括去除一部分第一基板以產(chǎn)生第一開(kāi)口；在第一基板上安裝第一半導(dǎo)體芯 片，第一半導(dǎo)體芯片關(guān)于第一開(kāi)口在垂直方向上基本對(duì)準(zhǔn)，安裝第一半導(dǎo)體 芯片包括施加第一粘合層到第一基板；在第二基板上安裝第二半導(dǎo)體芯片； 密封第二半導(dǎo)體芯片以形成密封的第二半導(dǎo)體芯片；和將至少一部分密封的 第二半導(dǎo)體芯片插入到第一開(kāi)口中。


本發(fā)明的上述和其它特征和優(yōu)點(diǎn)將通過(guò)參考附圖詳細(xì)描述其示范性實(shí)
施例變得更顯而易見(jiàn)，附圖中
圖1為說(shuō)明傳統(tǒng)多堆疊封裝(MSP)的結(jié)構(gòu)的橫截面圖； 圖2為依照本發(fā)明一實(shí)施例的多堆疊封裝的橫截面圖； 圖3為依照本發(fā)明另一實(shí)施例的多堆疊封裝的橫截面圖； 圖4為依照本發(fā)明又一實(shí)施例的多堆疊封裝的橫截面圖； :圖5為依照本發(fā)明又一實(shí)施例的多堆疊封裝的橫截面圖； 圖6為說(shuō)明依照本發(fā)明一實(shí)施例的多堆疊封裝制造方法的流程圖； 圖7為說(shuō)明依照本發(fā)明另一實(shí)施例的多堆疊封裝制造方法的流程圖；和 圖8至10為說(shuō)明依照?qǐng)D7中所述本發(fā)明實(shí)施例的多堆疊封裝制造方法
的 一些順次工藝的橫截面圖。
具體實(shí)施例方式
現(xiàn)將參考其中顯示本發(fā)明優(yōu)選實(shí)施例的附圖更加全面地描述本發(fā)明。然 而，本發(fā)明可以以許多不同的形式實(shí)現(xiàn)且不應(yīng)解釋為限于這里闡述的實(shí)施 例。而是，提供這些實(shí)施例使得本公開(kāi)充分和完整，且向那些本領(lǐng)域的技術(shù) 人員全面地傳達(dá)本發(fā)明的范圍。通篇相似的附圖標(biāo)記指示相似的元件。 圖2為依照本發(fā)明一實(shí)施例的多堆疊封裝100的橫截面圖。 參考圖2，依照本發(fā)明一實(shí)施例的多堆疊封裝100包括垂直堆疊的封裝 102和封裝104。
上封裝102包括具有相對(duì)表面120a和120b的基板120。半導(dǎo)體芯片132 安裝在基板120的表面120a上，且半導(dǎo)體芯片134安裝在半導(dǎo)體芯片132 的表面上?；?20可以是常規(guī)的印刷電路板(PCB)、軟性PCB、硅基板、 陶瓷基板或其它基板技術(shù)。
基板120包括在關(guān)于半導(dǎo)體芯片132和134的基板的對(duì)立側(cè)上的開(kāi)口 120h。開(kāi)口 120h小于半導(dǎo)體芯片132的足印。開(kāi)口 120h垂直對(duì)準(zhǔn)半導(dǎo)體芯 片132。在圖2說(shuō)明的多堆疊封裝100中，開(kāi)口 120h的形式為穿透基板120 的通孔。然而，本發(fā)明不限于此。例如，開(kāi)口 120h可以具有小于基板120 的整個(gè)厚度的深度，不穿透基板120。在圖2說(shuō)明的多堆疊封裝100的封裝 102中，粘合層122經(jīng)由開(kāi)口 120h暴露出來(lái)并且面對(duì)由密封劑168密封的半
導(dǎo)體芯片162。
基板120還包括開(kāi)口 120h周?chē)膶?dǎo)電圖案區(qū)域120p。半導(dǎo)體芯片132 通過(guò)粘合層122固定在基板120的表面120a上，和半導(dǎo)體S、片134通過(guò)粘 合層124固定在半導(dǎo)體芯片132的上表面上。半導(dǎo)體芯片132和134通過(guò)焊 線126與基板120的表面120a上暴露的導(dǎo)電焊盤(pán)128耦合，并電連接到基 板120。半導(dǎo)體芯片132和134以及焊線126都由例如環(huán)氧模塑化合物(EMC ) 的密封劑138密封住。
在圖2所述的依照本發(fā)明一實(shí)施例的多堆疊封裝100中，封裝102顯示 為包括具有兩個(gè)順序堆疊的半導(dǎo)體芯片132和134的半導(dǎo)體芯片堆疊模塊。 然而，本發(fā)明并不限于此，且第一封裝102可包括具有三個(gè)或更多順序堆疊 的半導(dǎo)體芯片的半導(dǎo)體芯片堆疊模塊。'
下封裝104包括具有相對(duì)表面140a和140b的基板140，且半導(dǎo)體芯片 162安裝在基板140的表面140a上。封裝104還包括密封劑168。根據(jù)設(shè)計(jì) 選擇，基板140可以是典型的PCB、軟性PCB、硅基板、陶乾基板或其它基 板技術(shù)。
基板140包括在半導(dǎo)體芯片162下面和周?chē)膶?dǎo)電圖案區(qū)域140p。半導(dǎo) 體芯片162通過(guò)粘合層152貼裝到基板140的表面140a。半導(dǎo)體芯片162 通過(guò)焊線156與基板140的表面140a上暴露的導(dǎo)電焊盤(pán)148耦合，且電連 接基板140。半導(dǎo)體芯片162和焊線156由例如EMC的密封劑168密封住。 可通過(guò)例如頂澆口模塑工藝(top gate mold process )的部分模塑工藝形成密 封劑168以?xún)H密封基板140上的半導(dǎo)體芯片162和焊線156。因此，暴露出 半導(dǎo)體芯片162和焊線156周?chē)囊徊糠直砻?40a,而沒(méi)有^f皮密封劑168 覆蓋住。此外，在所述的實(shí)施例中，用于將第二基板140電連接到外電路板 的多個(gè)接頭180接合到第二基板140的表面140b上的暴露焊盤(pán)148。
至少一部分封裝104插入到形成在第一基板120中的開(kāi)口 120h中。在 基板140上密封半導(dǎo)體芯片162的密封劑168的寬度\￥2可以等于或小于形 成在第一基板120中的開(kāi)口 120h的寬度W。
上封裝102和下封裝104通過(guò)接頭170彼此電連接，接頭170在基板120 的表面120b上的焊盤(pán)128與基板140的表面140a上的焊盤(pán)148之間連接。 在圖2所述的多堆疊封裝100中，接頭170顯示為例如焊料球的金屬凸點(diǎn)。
在可選的實(shí)施例中，依照設(shè)計(jì)選擇，接頭170和/或接頭180可為彈性導(dǎo)體、線焊或另一電導(dǎo)體。
依照本發(fā)明的實(shí)施例，多堆疊封裝100的總厚度T！可減少插入開(kāi)口 120h 中的第二封裝104部分的厚度，不用減小封裝102和/或封裝104的厚度。這 就不需要在制造封裝102和104時(shí)用于支撐較薄基板的分離載體框架，因此 降低制造成本。這還省去了處理較薄基板的復(fù)雜工藝，由此簡(jiǎn)化了制造工藝。 此外，可以在形成封裝102和封裝104時(shí)降低基板翹曲和次級(jí)共平面度 (co-planarity inferiority )的可能性。另外，基板120和基板140之間的距離 I),是小的。這使得基板120和140之間能使用小接頭170,且由此減小接頭 170的間距，使得形成在基板有限面積內(nèi)的互連圖案的密度增大。另外當(dāng)組 裝封裝102與封裝104時(shí)，形成在封裝102中的開(kāi)口 120h作為接合向?qū)б?防止對(duì)準(zhǔn)錯(cuò)誤。
圖3為依照本發(fā)明另一實(shí)施例的多堆疊封裝200的橫截面圖。
除了下文的內(nèi)容，圖3所述的多堆疊封裝200與圖2所述的依照本發(fā)明 實(shí)施例的多堆疊封裝100基本相似。圖3中，與圖2相同的參考數(shù)字指示等 價(jià)元件，且因此將不再重復(fù)對(duì)那些元件的詳細(xì)描述。
對(duì)于依照本發(fā)明另一實(shí)施例的多堆疊封裝200,封裝202中，半導(dǎo)體芯 片132通過(guò)粘合層222固定在基板120的表面120a上。粘合層222包括開(kāi) 口 222h，其基本上對(duì)準(zhǔn)基板120中的開(kāi)口 220h。半導(dǎo)體芯片132的一部分 表面通過(guò)開(kāi)口 220h和開(kāi)口 222h暴露于半導(dǎo)體芯片162的密封劑168。
至少一部分封裝204插入到開(kāi)口 220h和/或開(kāi)口 222h之中。這使得在基 板120和基板140之間產(chǎn)生小的距離D2。
在圖3所述的依照本發(fā)明實(shí)施例的多堆疊封裝200中，基板120和基板 140之間的距離D2可以小于圖2所述的距離Dla結(jié)果，多堆疊封裝200的 總厚度丁2可小于多堆疊封裝100的總厚度T"此外，基板120和基板140 之間的接頭270可以小于圖2的接頭170，且由此可以縮小的間距分隔，增 大了形成在有限面積內(nèi)的互連圖案的密度。
在可選的實(shí)施例中，依照設(shè)計(jì)選擇，接頭270可以是焊料凸點(diǎn)、彈性導(dǎo) 體、線焊或另一種電導(dǎo)體。
除了上文所述的特征，封裝202和204分別具有與圖2的封裝102和104 相同的結(jié)構(gòu)。
圖4為依照本發(fā)明又一實(shí)施例的多堆疊封裝300的橫截面圖。
除了下文的內(nèi)容，圖4所述的多堆疊封裝300與依照?qǐng)D2所述的實(shí)施例 的多堆疊封裝100在結(jié)構(gòu)上基本相似。圖4中，與圖2相同的參考數(shù)字指示 等價(jià)元件，且因此將不再重復(fù)對(duì)那些元件的詳細(xì)描述。
依照本發(fā)明的此實(shí)施例，多堆疊封裝300包括形成在封裝102的開(kāi)口 120h中且嵌入封裝102和封裝104之間的封裝間(inter - package )間隙填 充物390。
封裝間間隙填充物390沿著開(kāi)口 120h的至少一部分側(cè)壁和封裝102的 下表面延伸。在圖4所述的依照本發(fā)明實(shí)施例的多堆疊封裝300中，封裝間 間隙填充物390連接粘合層122的下表面。
封裝間間隙填充物390可以是例如環(huán)氧樹(shù)脂膏或粘合材料膜?？蛇x地， 封裝間間隙填充物390可以是或包括非粘合材料，例如熱化合物(thermal compound )。熱化合物可以包括例如半導(dǎo)體、金屬、金屬氧化物和/或有機(jī)材 料。特別地，熱化合物可以包括例如硅(Si)、金(Au)、銀(Ag)、銅(Cu)、 氧化鋅(Zn02)和/或氧化銀(Ag02)?？蛇x地，封裝間間隙填充物3卯可以 是或包括例如具有導(dǎo)電填充物的環(huán)氧樹(shù)脂，導(dǎo)電填充物可以例如是Ag、鎳 (Ni)、涂Au的Ni和鉛(Pb)?？蛇x地，封裝間間隙填充物390可以是或包 括非導(dǎo)電材料，例如包括二氧化硅(Si02)、涂膠Si02和/或橡膠的填充物。
在依照本發(fā)明此實(shí)施例的多堆疊封裝300中，封裝間間i4:填充物390能 夠保護(hù)通過(guò)開(kāi)口 120h暴露的一部分封裝102。此外，封裝間間隙填充物390 可增強(qiáng)封裝102和104之間的接合，由此提高多堆疊封裝300的可靠性。當(dāng) 封裝間間隙填充物390由熱化合物形成時(shí)，來(lái)自多堆疊封裝300的熱量通過(guò) 封裝間間隙填充物390輻射到外面，這提高了多堆疊封裝300的熱輻射特性， 且進(jìn)而提高了多堆疊封裝300的可靠性。
圖5為依照本發(fā)明又一實(shí)施例的多堆疊封裝400的橫截面圖。
除了下文的內(nèi)容，圖5所述的多堆疊封裝400與依照?qǐng)D3所述的實(shí)施例 的多堆疊封裝200在結(jié)構(gòu)上基本相似。圖5中，與圖3相同的參考數(shù)字指示 等價(jià)元件，且因此將不再重復(fù)對(duì)那些元件的詳細(xì)描述。
依照本發(fā)明此實(shí)施例，多堆疊封裝400包括形成在第一封裝202的開(kāi)口 220h中且嵌入封裝202和封裝204之間的封裝間間隙填充物4卯。由于封裝 間間隙填充物490與圖4的封裝間間隙填充物390相同，所以將省略對(duì)它的 詳細(xì)描述。然而，在圖5所述的依照本發(fā)明實(shí)施例的多堆疊封裝400中，封
裝間間隙填充物490沿著開(kāi)口 220h和222h的至少一部分側(cè)壁以及通過(guò)開(kāi)口 220h和222h暴露的第一封裝202的下表面延伸。在圖5所述的依照本發(fā)明 實(shí)施例的多堆疊封裝400中，封裝間間隙填充物490與半導(dǎo)體芯片132的下
表面接觸。
圖6為說(shuō)明依照本發(fā)明實(shí)施例的多堆疊封裝的制造方法的流程圖。
在工藝610中，第一半導(dǎo)體芯片裝配在第一基板120的表面120a上以 形成第一封裝102或202。第一半導(dǎo)體芯片可以是具有如圖2至5所述的兩 個(gè)堆疊的半導(dǎo)體芯片132和134的半導(dǎo)體芯片堆疊模塊，或具有三個(gè)或更多 順序堆疊的半導(dǎo)體芯片。工藝610還包括在第二基板140的表面140a上裝 配第二半導(dǎo)體芯片162以形成第二封裝104或204。
工藝610可以進(jìn)一步包括引線鍵合和/或密封步驟。例如，形成第一封裝 102或202可以包括把焊線126和密封劑138添加到第一封裝102或202中。 同樣地，形成第二封裝104或204可以包括添加焊線156和密封劑168。
在工藝620中，從第二表面120b去除第一封裝102或202的第一基板 120的區(qū)域以在第一半導(dǎo)體芯片下形成溝槽。溝槽可以是圖2和4的示例中 的第一開(kāi)口 120h。在這種情況下，只能去除第一基板120的區(qū)域以形成第一 開(kāi)口 120h作為穿透第一基板120的溝槽。
可選地，在工藝620中可以去除一部分第一基板120和然后還可以去除 通過(guò)第一開(kāi)口 120h暴露的一部分第一粘合層222。在這種情況下，在工藝 620中形成的溝槽是圖3和5的示例中第一開(kāi)口 220h和第二開(kāi)口 222h的結(jié) 合。
在工藝620的又一實(shí)施例中，還可以去除通過(guò)第一開(kāi)口 220h和第二開(kāi) 口 222h暴露的半導(dǎo)體芯片132的下表面。例如，為了從半導(dǎo)體芯片132的 下表面去除預(yù)定厚度，可以去除半導(dǎo)體芯片132的背面上的一部分體硅基板。
在工藝630中，在溝槽中形成封裝間間隙填充物390或490。粘合材料 膜可以粘附溝槽的內(nèi)壁以達(dá)到形成封裝間間隙填充物390或490的目的?？?選地，在工藝630中非粘合材料可以干涂(dry-coated)在溝槽的內(nèi)壁上。
在工藝640中，至少一部分第二封裝104或204 (例如，至少一部分密 封劑168)插入溝槽中。在實(shí)行工藝640中，至少一部分密封劑168可以接 觸封裝間間隙填充物390或490。
在工藝650中，第一基板120電連接第二基板140。特別地，例如與第一基板120的第二表面120b上焊盤(pán)128連接的金屬凸點(diǎn)的接頭170或270 可以連接第二基板140的第三表面140a上焊盤(pán)148。接頭170或270可以是 例如包括鉛(Pb )的焊料球。將第一封裝102或202的接頭170或270鍵合 到第二封裝104或204的焊盤(pán)的工藝可以在爐中約24(TC的溫度下實(shí)行。
可以改變圖6所述的方法。例如，在一個(gè)可選實(shí)施例中，工藝630可以 被完全省略以分別形成圖2或3的MSP 100或200。此外，在又一可選實(shí)施 例中，工藝630可在工藝640之后實(shí)行；在這種情況下，將封裝間間隙填充 物390或490注入到溝槽中和至少一部分密封劑168周?chē)?br> 圖7為說(shuō)明依照本發(fā)明另一實(shí)施例的多堆疊封裝制造方法的流程圖。
工藝710中，在第一基板120的區(qū)域中形成第一開(kāi)口 120h或220h。
工藝720中，第一半導(dǎo)體芯片安裝在第一基板120的第一表面120a上。 在這種情況下，定位第一半導(dǎo)體芯片以覆蓋至少一部分第一開(kāi)口 120h或 220h。將省略對(duì)第一半導(dǎo)體芯片的詳細(xì)描述，因?yàn)樗c相關(guān)于圖6工藝610 的半導(dǎo)體芯片相同。第一粘合層122和第二粘合層124可以用于將第一半導(dǎo) 體芯片貼裝到第一基板120。工藝720還可包括添加焊線126和密封劑138。
參考圖8和9描述利用安裝臺(tái)的工藝720的實(shí)施例。
圖8為具有第一開(kāi)口 220h的第一基板120的橫截面圖，第一基板120 位于安裝臺(tái)S00上以達(dá)到在第一基板120上安裝第一半導(dǎo)體芯片的目的。在 所述實(shí)施例中，安裝臺(tái)800在其上表面上具有凸起802。凸起802可以具有 等于或小于第一基板120中形成的第一開(kāi)口 220h的寬度W,的寬度W3。凸 起802可以具有等于或小于第一基板120的高度H,的高度H2。如圖8所示， 在安裝臺(tái)800的凸起802插入第一開(kāi)口 220h中的狀態(tài)下，第一半導(dǎo)體芯片 可以安裝在第一基板120上。
圖9為安裝在第一基板120上的半導(dǎo)體芯片132和134的橫截面圖，在 安裝臺(tái)800的凸起802插入第一開(kāi)口 220h中的狀態(tài)下，采用第一粘合層222 和第二粘合層124將半導(dǎo)體芯片132和134安裝在第一基板120上以形成第 一封裝202。
如圖8和9所述，在具有第一開(kāi)口 220h的第一基板120安裝到具有凸 起802的安裝臺(tái)800上的狀態(tài)下，半導(dǎo)體芯片132和134安裝在第一基板120 上，由此防止在制造第一封裝202時(shí)第一基板120的翹曲，和有利于操作基 板120。此外，為了形成第一封裝202,較薄基板可以用作第一基板120。
回參考圖7，在工藝730中，通過(guò)第一基板120的第一開(kāi)口 220h暴露的 部分第一粘合層222被去除以形成穿透第一粘合層222的第二開(kāi)口 222h。由 此，如圖IO所示，半導(dǎo)體芯片132的下表面通過(guò)第一開(kāi)口 220h和第二開(kāi)口 222h暴露。工藝730可選地包括從半導(dǎo)體芯片132的暴露的下表面去除預(yù)定
的厚度。
工藝730還可包括將接頭270添加到第一基板120的焊盤(pán)128。例如， 形成第二開(kāi)口 222h之后，接頭270可以與第一基板120的第二表面120b中 的焊盤(pán)128耦合?？蛇x地，在形成第二開(kāi)口 222h之前，接頭270可以與第 一基板120的第二表面120b中的焊盤(pán)128耦合。
在工藝740中，第二半導(dǎo)體芯片安裝在第二基板140的第三表面140a 上以形成第二封裝104或204。第二半導(dǎo)體芯片可以是圖2至5中所述的半 導(dǎo)體芯片162。工藝740還可包括添加焊線156和密封劑168。
在工藝750中，封裝間間隙填充物390或490形成在第一封裝202的第 一開(kāi)口 220h和第二開(kāi)口 222h中。由于形成封裝間間隙填充物390或4卯的 工藝與圖6的工藝630相同，所以將省略對(duì)它的描述。依照設(shè)計(jì)選擇，工藝 750可以省略。
在工藝760中，至少一部分第二封裝104或204 (例如，至少一部分密 封半導(dǎo)體芯片162的密封劑168)插入到第一開(kāi)口 220h和第二開(kāi)口 222h中。 至少一部分密封劑168可以接觸封裝間間隙填充物390或490。
在工藝770中，如圖6的工藝650中，第一基板120電連接第二基板140。
可以改變圖7中所述的方法。例如，在一個(gè)可選實(shí)施例中，在步驟760 之后實(shí)行步驟750;在這種情況下，步驟750包括注入間隙填充物390或490 到溝槽中和至少一部分密封劑168周?chē)?br> 在圖7所述的另一可選實(shí)施例中，步驟720包括選擇性的使用第一粘合 層222使得第一開(kāi)口 220h不暴露粘合物。在這種情況下，不需要步驟730, 因?yàn)橥ㄟ^(guò)選擇性的使用第一粘合層222形成第二開(kāi)口 222h。
在依照本發(fā)明的多堆疊封裝中， 一部分第二下封裝插入形成在第一上封 裝下的溝槽或開(kāi)口中。在不必減小彼此接合的第一封裝和第二封裝的厚度情 況下可減小依照本發(fā)明的多堆疊封裝的總厚度。這就不需要在制造第一和第 二封裝時(shí)用于支撐較薄基板的分離載體框架，因此降低制造成本，和簡(jiǎn)化制 造工藝。此外，當(dāng)?shù)谝环庋b對(duì)準(zhǔn)且接合第二封裝時(shí)，形成在第一封裝中的溝
槽或開(kāi)口作為接合向?qū)б苑乐狗庋b之間的對(duì)準(zhǔn)錯(cuò)誤。隨著第 一基板和第二基 板之間的距離變小，電連接基板所需的接頭的尺寸可以減小，'可使用更小的 接頭間距和增大形成在基板的有限面積內(nèi)的互連圖案的密度。因此，本發(fā)明 可用于高度集成的高性能集成電路。
雖然參考其示范性實(shí)施例具體顯示和描述了本發(fā)明，然而本領(lǐng)域的一般
技術(shù)人員可以理解在不脫離由權(quán)利要求所界定的本發(fā)明的精神和范圍的情 況下，可以做出形式和細(xì)節(jié)上的不同變化。例如，當(dāng)單個(gè)特征被描述為可選 的情況，發(fā)明應(yīng)理解為包括被要求保護(hù)的特征的組合，而沒(méi)有特別顯示或說(shuō) 明這種組合。
本申請(qǐng)要求于2006年11月9日向韓國(guó)專(zhuān)利局提交的韓國(guó)專(zhuān)利申請(qǐng)第 10-2006-0110538號(hào)的權(quán)益，在這里并入其公開(kāi)的全文作參考。
權(quán)利要求
1.一種多堆疊封裝，包括第一封裝，包括第一基板和第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片利用第一粘合層安裝到所述第一基板，該第一基板具有第一開(kāi)口，該第一開(kāi)口關(guān)于所述第一半導(dǎo)體芯片在垂直方向上基本對(duì)準(zhǔn)；和第二封裝，與第一封裝耦合，該第二封裝包括第二基板和第二半導(dǎo)體芯片，該第二半導(dǎo)體芯片利用第二粘合層安裝到所述第二基板，所述第二半導(dǎo)體芯片關(guān)于所述第一開(kāi)口在所述垂直方向上基板對(duì)準(zhǔn)，至少一部分所述第二封裝延伸到由所述第一開(kāi)口限定的空間中使得所述多堆疊封裝的高度小于與所述第一封裝和所述第二封裝有關(guān)的高度之和。
2. 權(quán)利要求1所述的多堆疊封裝，其中所述第二半導(dǎo)體芯片由密封劑密 封住，和其中至少一部分密封劑延伸到由所述第 一開(kāi)口限定的所述空間中。
3. 權(quán)利要求1所述的多堆疊封裝，其中封裝間間隙填充物存在于至少一 部分由所述第一開(kāi)口限定的所述空間中。
4. 權(quán)利要求3所述的多堆疊封裝，其中所述封裝間間隙填充物是粘合材料。
5. 權(quán)利要求3所述的多堆疊封裝，其中所述封裝間間隙填充物是非粘合 材料。
6. 權(quán)利要求3所述的多堆疊封裝，其中所述封裝間間隙填充物是熱化合物。
7. 權(quán)利要求3所述的多堆疊封裝，其中所述封裝間間隙填充物是導(dǎo)電材料。
8. 權(quán)利要求1所述的多堆疊封裝，其中所述第一粘合層包括第二開(kāi)口， 該第二開(kāi)口關(guān)于所述第一開(kāi)口在所述垂直方向上基本對(duì)準(zhǔn)。
9. 權(quán)利要求8所述的多堆疊封裝，其中封裝間間隙填充物存在于至少一 部分由所述第一開(kāi)口限定的所述空間中，和其中所述封裝間間隙填充物還存 在于至少一部分由所述第二開(kāi)口限定的空間中。
10. 權(quán)利要求1所述的多堆疊封裝，其中所述第一封裝包括第三半導(dǎo)體 芯片，該第三半導(dǎo)體芯片關(guān)于所述第一半導(dǎo)體芯片在所述垂直方向上基本對(duì) 準(zhǔn)，該第三半導(dǎo)體芯片通過(guò)第三粘合層安裝到所述第一半導(dǎo)體芯片。
11. 一種多堆疊封裝的制造方法，所述方法包括在第一基板上安裝第一半導(dǎo)體芯片，安裝第一半導(dǎo)體芯片包括施加第一粘合層到所述第一基板；在第二基板上安裝第二半導(dǎo)體芯片；密封所述第二半導(dǎo)體芯片以形成密封的第二半導(dǎo)體芯片；去除一部分所述第一基板以產(chǎn)生第一開(kāi)口，該第一開(kāi)口關(guān)于所述第一半 導(dǎo)體芯片在垂直方向上基本對(duì)準(zhǔn)；和將至少一部分所述密封的第二半導(dǎo)體芯片插入到所述第一開(kāi)口中。
12. 權(quán)利要求11的方法，還包括在所述第一半導(dǎo)體芯片上安裝第三半導(dǎo) 體芯片，該第三半導(dǎo)體芯片關(guān)于所述第一半導(dǎo)體芯片在所述垂直方向上基本 對(duì)準(zhǔn)。
13. 權(quán)利要求11的方法，還包括在去除一部分第一基板之后以及插入至 少一部分所述密封的第二半導(dǎo)體芯片之前施加封裝間間隙填充物到至少一 部分所述第一開(kāi)口中。
14. 權(quán)利要求11的方法，還包括在去除一部分第一基板之后以及插入至 少一部分所述密封的第二半導(dǎo)體芯片之前去除由所述第一開(kāi)口暴露的一部 分所述第一粘合層。
15. 權(quán)利要求11的方法，還包括在插入至少一部分所述密封的第二半導(dǎo) 體芯片之后將封裝間間隙填充物注入到至少一部分所述第 一開(kāi)口中。
16. —種多堆疊封裝的制造方法，所述方法包括 去除一部分第 一基板以產(chǎn)生第 一開(kāi)口 ；在所述第一基板上安裝第一半導(dǎo)體芯片，該第一半導(dǎo)體芯片關(guān)于所述第 一開(kāi)口在垂直方向上基本對(duì)準(zhǔn)，安裝第一半導(dǎo)體芯片包括施加第一粘合層到 所述第一基板；在第二基板上安裝第二半導(dǎo)體芯片；密封所述第二半導(dǎo)體芯片以形成密封的第二半導(dǎo)體芯片；和 將至少一部分所述密封的第二半導(dǎo)體芯片插入到所述第一開(kāi)口中。
17. 權(quán)利要求16的方法，還包括在所述第一半導(dǎo)體芯片上安裝第三半導(dǎo) 體芯片，該第三半導(dǎo)體芯片關(guān)于所述第 一半導(dǎo)體芯片在所述垂直方向上基本對(duì)準(zhǔn)。
18. 權(quán)利要求16的方法，還包括在插入至少一部分所述密封的第二半導(dǎo) 體芯片之前施加封裝間間隙填充物到至少一部分所述第 一開(kāi)口中。
19. 權(quán)利要求16的方法，還包括在插入至少一部分所述密封的第二半導(dǎo) 體芯片之后施加封裝間間隙填充物到至少 一部分所述第 一開(kāi)口中。
20. 權(quán)利要求16的方法，其中施加第一粘合層是有選擇性的，使得該第 一粘合層不延伸到所述第一開(kāi)口中。
全文摘要
本發(fā)明的實(shí)施例提供了一種具有上和下封裝的MSP，在上封裝的基板中具有凹陷開(kāi)口。上封裝還可包括多個(gè)堆疊的半導(dǎo)體芯片。下封裝可以包括基板和至少一個(gè)半導(dǎo)體芯片。在裝配期間，部分下封裝放置在上封裝的基板中的凹陷開(kāi)口中。有利的結(jié)果是具有縮小的總高度的兩個(gè)封裝MSP裝配。此外，還可以縮小在上封裝基板和下封裝基板之間的焊料球或其它接頭的尺寸和間距。
文檔編號(hào)H01L25/00GK101179068SQ20071016719
公開(kāi)日2008年5月14日 申請(qǐng)日期2007年11月2日 優(yōu)先權(quán)日2006年11月9日
發(fā)明者沈鐘輔, 趙泰濟(jì), 邊鶴均, 韓相旭 申請(qǐng)人:三星電子株式會(huì)社