專利名稱：線路基板制程、線路基板及半導(dǎo)體制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線路基板制程、線路基板及半導(dǎo)體制程，尤其涉及一種主動面具有金屬鍍層的線路基板及其制程。本發(fā)明的結(jié)構(gòu)及方法，適用于已具微形電子元件的半導(dǎo)體基板、無其他微形電子元件的半導(dǎo)體基板。同時(shí)可延伸應(yīng)用于具有線路的陶瓷基板及具有線路的金屬基板上的反射層制作上。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進(jìn)步，發(fā)光二極管(light-emitting diode,LED)所能達(dá)到的功率越來越大，且所發(fā)出的光的強(qiáng)度越來越高。此外，發(fā)光二極管還具有省電、使用壽命長、環(huán)保、啟動快速、體積小等優(yōu)點(diǎn)。因此，發(fā)光二極管也被廣泛地應(yīng)用于照明設(shè)備、交通信號燈、 顯示器、光學(xué)鼠標(biāo)等產(chǎn)品，且還有逐漸取代傳統(tǒng)螢光燈管的趨勢。在發(fā)光二極管封裝結(jié)構(gòu)中，包含了發(fā)光二極管單元及控制單元，其中控制單元上具有接墊，用以與發(fā)光二極管進(jìn)行電性連接。為了使發(fā)光二極管單元發(fā)出的光線能夠有效地被反射以提升發(fā)光效率，可在發(fā)光二極管封裝結(jié)構(gòu)內(nèi)配置反射層，使發(fā)光二極管單元發(fā)出的光線能夠有效地通過反射層被反射以提升發(fā)光效率。舉例來說，所述反射層以銀的效果最好，銀可被電鍍、蒸鍍(evaporation)、或真空濺鍍(sputtering)布于控制單元上。電鍍銀并非半導(dǎo)體標(biāo)準(zhǔn)制程，在半導(dǎo)體基板上量產(chǎn)會有現(xiàn)實(shí)困難，但當(dāng)通過蒸鍍或真空濺鍍將反射層鍍于控制單元上時(shí)，各接墊可能會與反射層接觸而電性導(dǎo)通于其它接墊，造成非預(yù)期的電性連接，如此會影響發(fā)光二極管單元的正常運(yùn)作。因此，在將半導(dǎo)體元件與反射層整合于單一芯片中時(shí)，如何避免蒸鍍或真空濺鍍于控制單元的反射層與接墊有所接觸，為發(fā)光二極管封裝結(jié)構(gòu)在制作上的重要議題。

發(fā)明內(nèi)容
本發(fā)明提供一種線路基板制程，其制作出的線路基板可避免各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接。本發(fā)明提供一種線路基板，可避免各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接。本發(fā)明提供一種半導(dǎo)體制程，可應(yīng)用上述的線路基板來制作其它兼容的半導(dǎo)體電路組件，以避免半導(dǎo)體電路組件上的各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接。本發(fā)明提出一種線路基板制程。首先，提供基材及介電迭層，其中基材具有接墊， 介電迭層配置于基材上而覆蓋接墊，介電迭層包括第一介電層、第二介電層及位于第一介電層及第二介電層之間的第三介電層，第三介電層的蝕刻速率大于第一介電層及第二介電層的蝕刻速率。接著，形成開口于介電迭層，其中開口對位于接墊。對介電迭層進(jìn)行濕蝕刻制程，以移除第三介電層圍繞開口的部分，而形成空隙于第一介電層圍繞開口的部分與第二介電層圍繞開口的部分之間。對介電迭層及接墊進(jìn)行鍍膜制程，以分別形成第一鍍層及第二鍍層于介電迭層及接墊，其中空隙隔離第一鍍層及第二鍍層。在本發(fā)明的一實(shí)施例中，上述的介電迭層的材質(zhì)包括氧化硅(SiO4)或氮化硅 (Si3N4)。在本發(fā)明的一實(shí)施例中，上述的第一介電層及第二介電層的材質(zhì)包括以硅酸四乙酯(Tetraethylorthosilicate，TE0S)反應(yīng)生成的氧化硅，第三介電層的材質(zhì)包括硼磷硅玻璃(Borophosphosilicate Glass, BPSG)。在本發(fā)明的一實(shí)施例中，上述的對介電迭層進(jìn)行濕蝕刻制程的方法為通過含氟化氫(HF)的水溶液對介電迭層進(jìn)行濕蝕刻。在本發(fā)明的一實(shí)施例中，上述的線路基板制程還包括在進(jìn)行鍍膜制程之前，移除部分介電迭層以暴露接墊。在本發(fā)明的一實(shí)施例中，上述的移除部分介電迭層的方法包括等離子體蝕刻。在本發(fā)明的一實(shí)施例中，上述的鍍膜制程為蒸鍍(evaporation)或?yàn)R鍍 (sputtering)。在本發(fā)明的一實(shí)施例中，上述的線路基板制程還包括形成圖案化凹槽于介電迭層。增加介電迭層的厚度以覆蓋圖案化凹槽，其中在通過濕蝕刻制程移除第三介電層圍繞開口的部分之后，圖案化凹槽在空隙處形成鋸齒狀結(jié)構(gòu)。在本發(fā)明的一實(shí)施例中，上述的線路基板制程還包括形成介電材料填充于圖案化凹槽，其中介電材料的蝕刻速率大于第一介電層及第二介電層的蝕刻速率。在通過濕蝕刻制程移除第三介電層圍繞開口的部分的同時(shí)，通過濕蝕刻制程移除介電材料，以使介電迭層在空隙處具有鋸齒狀結(jié)構(gòu)。本發(fā)明提出一種線路基板，包括基材、介電迭層、第一鍍層及第二鍍層?；木哂薪訅|。介電迭層配置于基材上且具有暴露接墊的開口，其中介電迭層包括第一介電層、第二介電層及位于第一介電層及第二介電層之間的第三介電層，第一介電層圍繞開口的部分與第二介電層圍繞開口的部分之間具有空隙。第一鍍層配置于介電迭層。第二鍍層配置于接墊，其中空隙隔離第一鍍層與第二鍍層。在本發(fā)明的一實(shí)施例中，上述的介電迭層的材質(zhì)包括氧化硅或氮化硅。在本發(fā)明的一實(shí)施例中，上述的第一介電層及第二介電層的材質(zhì)包括硅酸四乙酯反應(yīng)生成的氧化硅，第三介電層的材質(zhì)包括硼磷硅玻璃。在本發(fā)明的一實(shí)施例中，上述的第一鍍層及第二鍍層的材質(zhì)包含銀(Ag)。在本發(fā)明的一實(shí)施例中，上述的介電迭層在空隙處具有鋸齒狀結(jié)構(gòu)。本發(fā)明提供一種半導(dǎo)體制程，包括提供一半導(dǎo)體基材及一介電迭層，其中半導(dǎo)體基材具有一接墊，介電迭層配置于半導(dǎo)體基材上而覆蓋接墊，介電迭層包括一第一介電層、 一第二介電層及位于第一介電層及第二介電層之間的一第三介電層，第三介電層的蝕刻速率大于第一介電層及第二介電層的蝕刻速率；形成一開口于介電迭層，其中開口對位于接墊；對介電迭層進(jìn)行一濕蝕刻制程，以移除第三介電層圍繞開口的部分，而形成一空隙于第一介電層圍繞開口的部分與第二介電層圍繞開口的部分之間；以及，對介電迭層及接墊進(jìn)行一鍍膜制程，以分別形成一第一鍍層及一第二鍍層于介電迭層及接墊，其中空隙隔離第一鍍層及第二鍍層?；谏鲜?，在本發(fā)明的線路基板中，第一介電層圍繞開口的部分與第二介電層圍
5繞開口的部分之間具有空隙。因此，當(dāng)對介電迭層及接墊進(jìn)行鍍膜制程時(shí)，可通過所述空隙的隔離，而于介電迭層及接墊分別形成彼此不接觸的第一鍍層及第二鍍層，避免各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接，以確保線路基板正常運(yùn)作。本發(fā)明的結(jié)構(gòu)及方法，適用于已具微形電子元件的半導(dǎo)體基板、無其他微形電子元件的半導(dǎo)體基板。同時(shí)可延伸應(yīng)用于具有線路的陶瓷基板及具有線路的金屬基板上的反射層制作上。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖IA至圖IE為本發(fā)明一實(shí)施例的線路基板制程的流程圖。圖2A至圖2E為本發(fā)明另一實(shí)施例的線路基板制程的流程圖。圖3為圖2A的介電迭層的俯視圖。主要附圖標(biāo)記說明100、100，線路基板； 110:基材；112:接墊；112a:第二鍍層；120 介電迭層；120a 開口 ；120b 第一鍍層；120c 圖案化凹槽；122 第一介電層； IM 第二介電層；126 第三介電層； 130 介電材料；G:空隙。
具體實(shí)施例方式本發(fā)明的結(jié)構(gòu)及方法，適用于已具微形電子元件的半導(dǎo)體基板、無其他微形電子元件的半導(dǎo)體基板。同時(shí)可延伸應(yīng)用于具有線路的陶瓷基板及具有線路的金屬基板上的反射層制作上。圖IA至圖IE的實(shí)施例以線路基板制程為例加以說明。圖IA至圖IE為本發(fā)明一實(shí)施例的線路基板制程的流程圖。請參考圖1A，首先， 提供基材110及介電迭層120，其中基材110具有接墊112，介電迭層120配置于基材110 上而覆蓋接墊112。介電迭層120包括第一介電層122、第二介電層IM及位于第一介電層 122及第二介電層IM之間的第三介電層126。在本實(shí)施例中，例如是通過化學(xué)氣相沉積 (chemical vapor deposition, CVD)法，依序沉積第二介電層124、第三介電層126及第一介電層122于基材110上。在本實(shí)施例中，介電迭層120的材質(zhì)包括氧化硅。詳細(xì)而言，第一介電層122及第二介電層124的材質(zhì)例如為硅酸四乙酯在真空等離子體中反應(yīng)生成的氧化硅，第三介電層 126的材質(zhì)例如為摻雜硼磷的硅玻璃，以使第三介電層1 的蝕刻速率大于第一介電層122 及第二介電層124的蝕刻速率。然本發(fā)明不以此為限，在其它實(shí)施例中，介電迭層120的材質(zhì)也可為氮化硅或氧化硅與氮化硅堆迭而成的復(fù)合結(jié)構(gòu)，且可在第一介電層122、第二介電層IM及第三介電層1 摻雜適當(dāng)種類的物質(zhì)，以使第三介電層126的蝕刻速率大于第一介電層122及第二介電層124的蝕刻速率。
接著，請參考圖1B，形成開口 120a于介電迭層120，其中開口 120a對位于接墊 112。形成開口 120a的方法例如為掩模制程。詳細(xì)而言，可先在介電迭層120上形成圖案化掩模，接著移除介電迭層120被圖案化掩模暴露的部分以形成開口 120a。請參考圖1C，對介電迭層120進(jìn)行濕蝕刻制程，以移除第三介電層126圍繞開口 120a的部分，而形成空隙G于第一介電層122圍繞開口 120a的部分與第二介電層124圍繞開口 120a的部分之間。詳細(xì)而言，例如是以含氟化氫的水溶液作為蝕刻液來對介電迭層 120進(jìn)行濕蝕刻制程，由于第三介電層126的蝕刻速率大于第一介電層122及第二介電層 124的蝕刻速率，因此第三介電層1 受到蝕刻的程度會大于第一介電層122及第二介電層 IM受到蝕刻的程度，而可形成如圖IC所示的空隙G。當(dāng)然，依據(jù)實(shí)際制程的需求，此處采用的水溶液還可能包含除了氟化氫以外的其它組份。請參考圖1D，移除部分介電迭層120以暴露接墊112，其中移除部分介電迭層120 的方法例如為等離子體蝕刻。請參考圖1E，對介電迭層120及接墊112進(jìn)行鍍膜制程，以分別形成第一鍍層120b及第二鍍層11 于介電迭層120及接墊112，而完成線路基板100 的制作。所述鍍膜制程例如為蒸鍍或?yàn)R鍍。由于第一介電層122圍繞開口 120a的部分與第二介電層124圍繞開口 120a的部分之間具有空隙G，因此當(dāng)進(jìn)行鍍膜制程以形成第一鍍層120b及第二鍍層11 時(shí)，形成于介電迭層120的第一鍍層120b及形成于接墊112的第二鍍層11 會通過空隙G的隔離而彼此不相連。圖IE所示的線路基板100包括基材110、介電迭層120、第一鍍層120b及第二鍍層11加?；?10具有接墊112。介電迭層120配置于基材110上且具有暴露接墊112的開口 120a，其中介電迭層120包括第一介電層122、第二介電層IM及位于第一介電層122 及第二介電層1 之間的第三介電層126。第一介電層122圍繞開口 120a的部分與第二介電層124圍繞開口 120a的部分之間具有空隙G。第一鍍層120b配置于介電迭層120。第二鍍層11 配置于接墊112，其中空隙G隔離第一鍍層120b與第二鍍層112a，而可避免接墊112通過第一鍍層120b與第二鍍層11 的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接， 確保線路基板正常運(yùn)作。在本實(shí)施例的線路基板100中，第一介電層122及第二介電層124的材質(zhì)例如為硅酸四乙酯在真空等離子體中反應(yīng)生成的氧化硅，而第三介電層126的材質(zhì)例如為摻雜硼磷的硅玻璃或其他種類氧化硅。此外，第一鍍層120b及第二鍍層11 的材質(zhì)包含銀，例如是銀或含有銀的合金。舉例來說，線路基板100可為發(fā)光二極管封裝結(jié)構(gòu)中的基板，第一鍍層120b及第二鍍層11 為發(fā)光二極管封裝結(jié)構(gòu)內(nèi)的反射層，用以反射發(fā)光二極管單元發(fā)出的光線。圖2A至圖2E為本發(fā)明另一實(shí)施例的線路基板制程的流程圖。圖3為圖2A的介電迭層的俯視圖。請參考圖2A及圖3，在形成圖IB所示結(jié)構(gòu)之后，可形成圖案化凹槽120c 于介電迭層120。接著，請參考圖2B，移除部分介電迭層120以暴露接墊112，并形成介電材料130填充于圖案化凹槽120c，其中介電材料130的蝕刻速率大于第一介電層122及第二介電層124的蝕刻速率。介電材料130的材質(zhì)例如與第三介電層126的材質(zhì)相同，舉例而言，介電材料130與第三介電層126的材質(zhì)例如皆為摻雜硼磷的硅玻璃。請參考圖2C，增加介電迭層120的厚度以覆蓋介電材料130。詳細(xì)而言，增加介電迭層120的厚度的方法例如為在第一介電層122上配置一層與第一介電層122具有相同材質(zhì)的介電層。請參考圖2D，通過濕蝕刻制程同時(shí)移除部分第三介電層1 及介電材料130， 以使介電迭層120在空隙G處具有鋸齒狀結(jié)構(gòu)。因此，當(dāng)如圖2E所示以鍍膜制程分別于介電迭層120及接墊112形成第一鍍層120b及第二鍍層11 時(shí)，可進(jìn)一步避免第一鍍層 120b及第二鍍層11 沿空隙G內(nèi)壁延伸而彼此接觸。此外，當(dāng)圖案化凹槽120c很小時(shí)，也可不填介電材料130，而直接增加介電迭層 120的厚度，并保留空隙G在原圖案化凹槽120c的位置。如此，在空隙G形成的過程中，也可在空隙G處具有鋸齒狀結(jié)構(gòu)。圖2E所示的線路基板100’包括基材110、介電迭層120、第一鍍層120b及第二鍍層11加?；?10具有接墊112。介電迭層120配置于基材110上且具有暴露接墊112的開口 120a，其中介電迭層120包括第一介電層122、第二介電層IM及位于第一介電層122 及第二介電層1 之間的第三介電層126。第一介電層122圍繞開口 120a的部分與第二介電層124圍繞開口 120a的部分之間具有空隙G，且介電迭層120在空隙G處具有鋸齒狀結(jié)構(gòu)。第一鍍層120b配置于介電迭層120。第二鍍層11 配置于接墊112，其中空隙G及所述鋸齒狀結(jié)構(gòu)隔離第一鍍層120b與第二鍍層112a，而可避免接墊112通過第一鍍層120b 與第二鍍層11 的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接，確保線路基板正常運(yùn)作。在本實(shí)施例的線路基板100’中，第一介電層122及第二介電層124的材質(zhì)例如為在真空等離子體中反應(yīng)生成的氧化硅或氮化硅，而第三介電層126的材質(zhì)例如為摻雜硼磷的硅玻璃或其他種類氧化硅。此外，第一鍍層120b及第二鍍層11 的材質(zhì)包含銀，例如是銀或含有銀的合金。舉例來說，線路基板100可應(yīng)用于發(fā)光二極管封裝結(jié)構(gòu)，第一鍍層120b 及第二鍍層11 為發(fā)光二極管封裝結(jié)構(gòu)內(nèi)的反射層，用以反射發(fā)光二極管單元發(fā)出的光線。綜上所述，在本發(fā)明的線路基板中，第一介電層圍繞開口的部分與第二介電層圍繞開口的部分之間具有空隙。因此，當(dāng)對介電迭層及接墊進(jìn)行鍍膜制程時(shí)，可通過所述空隙的隔離，而于介電迭層及接墊分別形成彼此不接觸的第一鍍層及第二鍍層，避免各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接，以確保線路基板正常運(yùn)作。此外，介電迭層在空隙處可為鋸齒狀結(jié)構(gòu)，以進(jìn)一步避免介電迭層上的鍍層沿空隙內(nèi)壁導(dǎo)通于接墊。雖然上述實(shí)施例都是以線路基板為例來說明本發(fā)明的技術(shù)方案，但實(shí)際上本發(fā)明的技術(shù)方案還可適用于已具微形電子元件的半導(dǎo)體基板、無其他微形電子元件的半導(dǎo)體基板。同時(shí)可延伸應(yīng)用于具有線路的陶瓷基板及具有線路的金屬基板上的反射層制作上。換言之，上述提出的線路基板制程還可被應(yīng)用于其它的半導(dǎo)體制程，用來制作其它兼容的半導(dǎo)體電路組件，以避免半導(dǎo)體電路組件上的各接墊通過鍍層的導(dǎo)通而與其它接墊產(chǎn)生非預(yù)期的電性連接。雖然本發(fā)明已以實(shí)施例揭示如上，但其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意改動或等同替換，故本發(fā)明的保護(hù)范圍當(dāng)以本申請權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種線路基板制程，包括提供一基材及一介電迭層，其中該基材具有一接墊，該介電迭層配置于該基材上而覆蓋該接墊，該介電迭層包括一第一介電層、一第二介電層及位于該第一介電層及該第二介電層之間的一第三介電層，該第三介電層的蝕刻速率大于該第一介電層及該第二介電層的蝕刻速率；形成一開口于該介電迭層，其中該開口對位于該接墊；對該介電迭層進(jìn)行一濕蝕刻制程，以移除該第三介電層圍繞該開口的部分，而形成一空隙于該第一介電層圍繞該開口的部分與該第二介電層圍繞該開口的部分之間； 以及對該介電迭層及該接墊進(jìn)行一鍍膜制程，以分別形成一第一鍍層及一第二鍍層于該介電迭層及該接墊，其中該空隙隔離該第一鍍層及該第二鍍層。
2.根據(jù)權(quán)利要求1所述的線路基板制程，其中該介電迭層的材質(zhì)包括氧化硅或氮化娃。
3.根據(jù)權(quán)利要求1所述的線路基板制程，其中該第一介電層及該第二介電層的材質(zhì)包括硅酸四乙酯在真空等離子體中反應(yīng)生成的氧化硅，該第三介電層的材質(zhì)包括硼磷硅玻
4.根據(jù)權(quán)利要求1所述的線路基板制程，其中對該介電迭層進(jìn)行該濕蝕刻制程的方法為通過含氟化氫的水溶液對該介電迭層進(jìn)行濕蝕刻。
5.根據(jù)權(quán)利要求1所述的線路基板制程，還包括在進(jìn)行該鍍膜制程之前，移除部分該介電迭層以暴露該接墊。
6.根據(jù)權(quán)利要求5所述的線路基板制程，其中移除部分該介電迭層的方法包括等離子體蝕刻。
7.根據(jù)權(quán)利要求1所述的線路基板制程，其中該鍍膜制程為蒸鍍或?yàn)R鍍。
8.根據(jù)權(quán)利要求1所述的線路基板制程，還包括 形成一圖案化凹槽于該介電迭層；以及增加該介電迭層的厚度以覆蓋該圖案化凹槽，其中在通過該濕蝕刻制程移除該第三介電層圍繞該開口的部分之后，該圖案化凹槽在該空隙處形成鋸齒狀結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的線路基板制程，該鋸齒狀結(jié)構(gòu)的形成方法，還包括形成一介電材料填充于該圖案化凹槽，其中該介電材料的蝕刻速率大于該第一介電層及該第二介電層的蝕刻速率； 以及在通過該濕蝕刻制程移除該第三介電層圍繞該開口的部分的同時(shí)，通過該濕蝕刻制程移除該介電材料，以使該介電迭層在該空隙處具有鋸齒狀結(jié)構(gòu)。
10.一種線路基板，包括一基材，具有一接墊；一介電迭層，配置于該基材上且具有暴露該接墊的一開口，其中該介電迭層包括一第一介電層、一第二介電層及位于該第一介電層及該第二介電層之間的一第三介電層，該第一介電層圍繞該開口的部分與該第二介電層圍繞該開口的部分之間具有一空隙；一第一鍍層，配置于該介電迭層；以及一第二鍍層，配置于該接墊，其中該空隙隔離該第一鍍層與該第二鍍層。
11.根據(jù)權(quán)利要求10所述的線路基板，其中該介電迭層的材質(zhì)包括氧化硅或氮化硅。
12.根據(jù)權(quán)利要求10所述的線路基板，其中該第一介電層及該第二介電層的材質(zhì)包括硅酸四乙酯在真空等離子體中反應(yīng)生成的氧化硅，該第三介電層的材質(zhì)包括硼磷硅玻璃。
13.根據(jù)權(quán)利要求10所述的線路基板，其中該第一鍍層及該第二鍍層的材質(zhì)包含銀。
14.根據(jù)權(quán)利要求10所述的線路基板，其中該介電迭層在該空隙處具有鋸齒狀結(jié)構(gòu)。
15.根據(jù)權(quán)利要求10所述的線路基板，其中該線路基板為具有微形電子元件的半導(dǎo)體基板、具有金層導(dǎo)線的半導(dǎo)體基板、具有線路的陶瓷基板或具有線路的金屬基板。
16.一種半導(dǎo)體制程，包括提供一半導(dǎo)體基材及一介電迭層，其中該半導(dǎo)體基材具有一接墊，該介電迭層配置于該半導(dǎo)體基材上而覆蓋該接墊，該介電迭層包括一第一介電層、一第二介電層及位于該第一介電層及該第二介電層之間的一第三介電層，該第三介電層的蝕刻速率大于該第一介電層及該第二介電層的蝕刻速率；形成一開口于該介電迭層，其中該開口對位于該接墊；對該介電迭層進(jìn)行一濕蝕刻制程，以移除該第三介電層圍繞該開口的部分，而形成一空隙于該第一介電層圍繞該開口的部分與該第二介電層圍繞該開口的部分之間；以及對該介電迭層及該接墊進(jìn)行一鍍膜制程，以分別形成一第一鍍層及一第二鍍層于該介電迭層及該接墊，其中該空隙隔離該第一鍍層及該第二鍍層。
全文摘要
本發(fā)明提供一種線路基板制程、線路基板及半導(dǎo)體制程。首先，提供具有接墊的基材及介電迭層。介電迭層配置于基材上而覆蓋接墊。介電迭層包括第一介電層、第二介電層及位于第一與第二介電層之間的第三介電層。第三介電層的蝕刻速率大于第一介電層及第二介電層的蝕刻速率。接著，形成對位于接墊的開口于介電迭層。濕蝕刻介電迭層，以移除第三介電層圍繞開口的部分，而形成空隙于第一介電層圍繞開口的部分與第二介電層圍繞開口的部分之間。進(jìn)行鍍膜制程以分別形成被空隙隔離的第一鍍層及第二鍍層于介電迭層及接墊。
文檔編號H01L33/48GK102458042SQ20101053206
公開日2012年5月16日 申請日期2010年10月27日 優(yōu)先權(quán)日2010年10月27日
發(fā)明者陳國祚 申請人:光明電子股份有限公司