專利名稱：一種快閃存儲器及其制備方法和操作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路中的非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域，具體涉及一種應(yīng)用了 TFET(Tunneling Field Effective Transistor)的高性能快閃存儲器。
背景技術(shù)：
在當(dāng)前半導(dǎo)體產(chǎn)業(yè)迅速發(fā)展的階段，對各種電子器件的性能要求也越來越高，這其中自然包括在各種電子產(chǎn)品中有著廣泛應(yīng)用的半導(dǎo)體存儲器。并且隨著各種可移動電子產(chǎn)品(筆記本電腦、MP3、MP4、數(shù)碼相機(jī)等)的大量出現(xiàn)，對高性能的非揮發(fā)半導(dǎo)體存儲器的需求更為迫切。在整個(gè)非揮發(fā)性半導(dǎo)體存儲器的發(fā)展歷史上，快閃存儲器(Flash Memory,也稱為閃存)占據(jù)著舉足輕重的位置。自上個(gè)世紀(jì)八十年代出現(xiàn)這種存儲器以來，閃存以其優(yōu)異的特性，一直都是業(yè)界廣泛使用的存儲設(shè)備。這種存儲器利用在器件的特殊結(jié)構(gòu)中存入或者清掉電子的方式，來改變整個(gè)器件的閾值電壓，進(jìn)而完成對“0”、“1”兩個(gè)狀態(tài)的區(qū)分，實(shí)現(xiàn)存儲功能。這里所謂用于存儲電子的特殊結(jié)構(gòu)在快閃存儲器的發(fā)展歷程中，先后有兩種形式1.浮柵型閃存(Floating Gate Flash Memory)這種結(jié)構(gòu)的快閃存儲器使用多晶硅浮柵實(shí)現(xiàn)電子的存儲。在體硅襯底101上，除了源102、漏103之外，溝道以上依次為隧穿氧化層104、多晶硅浮柵105、阻擋氧化層106和控制柵107，具體結(jié)構(gòu)見圖1所示。需要指出的是該結(jié)構(gòu)的電子在浮柵上是連續(xù)分布的。2.分離陷阱型閃存(Discrete Trap Flash Memory)與浮柵型閃存的區(qū)別之處在于，分離陷阱型閃存用于存儲電子的結(jié)構(gòu)為氮化硅陷阱層而非多晶硅浮柵，其余結(jié)構(gòu)與浮柵型閃存基本相同。氮化硅層中存入的電子是局域化的，并不連續(xù)。因此，如果隧穿氧化層受到損傷，而出現(xiàn)泄漏通道時(shí)，僅僅是通道區(qū)域的電子通過該泄漏通道泄漏掉，而其他部分存儲的電子并不減少，這樣就提高了整個(gè)器件的保持特性。盡管在后來發(fā)展過程中，人們在上述結(jié)構(gòu)的基礎(chǔ)上進(jìn)行了大量的、細(xì)致的改進(jìn)工作，用以滿足各種新的存儲需求，但是受限于其基本物理機(jī)制，上述兩種閃存結(jié)構(gòu)在許多方面的改進(jìn)并不如意。特別是在整個(gè)半導(dǎo)體產(chǎn)業(yè)遵循摩爾定律(Moor Law)，特征尺寸逐步減小的情況下，快閃存儲器面臨著更為嚴(yán)峻的挑戰(zhàn)，包括抑制短溝道中的穿通效應(yīng) (punch-through)、提高編程效率以及降低功耗等。另一方面，隧穿場效應(yīng)晶體管(TunnelingFiled Effect Transistor，記作 TFET) 是一種基于量子隧穿效應(yīng)的晶體管。在結(jié)構(gòu)上區(qū)別于傳統(tǒng)的MOS晶體管之處在于源、漏為兩種不同的摻雜類型，并且輕摻雜的N型硅(N-型硅)和輕摻雜的P型硅(P-型硅)都可以作為襯底使用。圖2為以N-型硅作襯底201的TFET結(jié)構(gòu)示意圖，在硅平面的兩端分別為N+端202和P+端203，溝道之上依次為柵氧化層204和多晶硅柵205。在各端未接外部電壓的情況下，其沿溝道方向的能帶如圖3(a)所示，此時(shí)整個(gè)晶體管處于關(guān)斷狀態(tài)。當(dāng)分別在P+端203和N+端202施加足夠負(fù)偏壓和正偏壓，且多晶硅柵205加適當(dāng)正偏壓的情況下，沿溝道方向的能帶如圖3(b)所示。如果施加的偏壓足以讓P+端203和溝道交接處的能帶彎曲以致發(fā)生帶帶隧穿(Band to Band tunneling)時(shí)，電子會從P+端203的價(jià)帶隧穿到溝道區(qū)的導(dǎo)帶上，進(jìn)而在沿溝道方向的電場作用下漂移至N+端202。此時(shí)，該晶體管是作為N型TFET使用，其中N+端202是作為漏、P+端203作為源。當(dāng)分別在P+端203 和N+端202施加足夠負(fù)偏壓和正偏壓，且多晶硅柵205加適當(dāng)負(fù)偏壓的情況下，沿溝道方向的能帶如圖3(c)所示。如果施加的偏壓足以讓N+端202和溝道交接處的能帶彎曲以致發(fā)生帶帶隧穿(Band to Band tunneling)時(shí)，電子會從溝道區(qū)的價(jià)帶隧穿到N+端202，留下的空穴會在強(qiáng)電場的作用下迅速掃至P+端203。此時(shí)，該晶體管是作為P型TFET使用， 其中P+端203是作為漏、N+端202是作為源。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對傳統(tǒng)的快閃存儲器在眾多性能指標(biāo)上面臨的嚴(yán)峻挑戰(zhàn)，結(jié)合隧穿場效應(yīng)晶體管(Tunneling Filed Effect Transistor，記作TFET)提出一種高性能的快閃存儲器結(jié)構(gòu)，以提高編程效率、降低操作功耗、抑制短溝道下的表面穿通效應(yīng)。本發(fā)明的技術(shù)方案如下一種快閃存儲器，包括兩個(gè)垂直溝道的存儲單元，以輕摻雜N型硅(即N-型硅) 作為襯底，在硅平面的兩端各有一個(gè)P+區(qū)，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道之上為兩個(gè)溝道共用的N+區(qū)，每個(gè)溝道的外側(cè)由內(nèi)向外依次為隧穿氧化層、多晶硅浮柵、阻擋氧化層和多晶硅控制柵，多晶硅浮柵和多晶硅控制柵由側(cè)墻氧化層與P+區(qū)隔開。整個(gè)器件呈兩位垂直溝道的TFET型快閃存儲器。也可以用輕摻雜P型硅(即P-型硅)替代輕摻雜N型硅作為襯底，這樣兩位垂直溝道的TFET型快閃存儲器在硅平面的兩端為兩個(gè)N+區(qū)，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道之上為兩個(gè)溝道共用的P+區(qū)，每個(gè)溝道的外側(cè)由內(nèi)向外依次為隧穿氧化層、多晶硅浮柵、阻擋氧化層和多晶硅控制柵，多晶硅浮柵和多晶硅控制柵由側(cè)墻氧化層與N+區(qū)隔開。本發(fā)明還提供了一種制備上述快閃存儲器的方法，包括以下步驟1)淺槽隔離N-型或P-型體硅襯底形成有源區(qū)，并對硅平面進(jìn)行離子注入形成N+ 層(對應(yīng)于N-型硅襯底)或P+層(對應(yīng)于P-型硅襯底)；2)在N+層或P+層上依次淀積二氧化硅和氮化硅，異性刻蝕氮化硅和二氧化硅形成雙層硬掩膜；3)在雙層硬掩膜的保護(hù)下異性刻蝕硅形成N+區(qū)(對應(yīng)于N-型硅襯底)或P+區(qū) (對應(yīng)于P-型硅襯底)；4)同性刻蝕硅至溝道下端，在雙層硬掩膜下形成溝道表面；5) 一定角度對溝道外側(cè)的硅平面進(jìn)行離子注入形成兩個(gè)P+區(qū)(對應(yīng)于N-型硅襯底)或N+區(qū)(對應(yīng)于P-型硅襯底)；6)先熱生長一層犧牲氧化層以改善溝道表面質(zhì)量，并濕法腐蝕去掉犧牲氧化層； 然后再熱生長一層氧化層；接著淀積一層多晶硅，并對該層多晶硅進(jìn)行重?fù)诫s和熱退火 (RTA)激活雜質(zhì)；
7)異性刻蝕步驟6)所述多晶硅，保留雙層硬掩膜正下方的多晶硅，形成多晶硅浮柵；然后刻蝕多晶硅浮柵外側(cè)的氧化層，以露出硅襯底；8)淀積氧化層，形成阻擋氧化層和側(cè)墻氧化層；接著淀積另一層多晶硅；對該層多晶硅零角度注入雜質(zhì)(例如磷、砷)，RTA激活雜質(zhì)；然后刻蝕該層多晶硅形成控制柵。上述步驟7)之所以刻蝕掉多晶硅浮柵外側(cè)的氧化層，是因?yàn)椴襟E6)形成的氧化層是作為遂穿氧化層的，其厚度通常較小，容易出現(xiàn)控制柵和P+區(qū)(對于N-型襯底)或N+ 區(qū)(對于P-型硅襯底)之間的漏電流，因此需要先將該氧化層刻蝕掉，然后在步驟8)淀積新的氧化層，形成較厚的阻擋氧化層和側(cè)墻氧化層。本發(fā)明的快閃存儲器具有兩個(gè)存儲單元，任何一個(gè)存儲單元都可以獨(dú)立完成存儲操作。對于本發(fā)明的以N-型硅為襯底的快閃存儲器，針對其中的一個(gè)存儲單元，其操作方法可如下編程時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓。在這種偏壓的作用下，類似于N型TFET，電子將從P+區(qū)的價(jià)帶隧穿到溝道區(qū)的導(dǎo)帶上。進(jìn)入溝道區(qū)的電子在橫向電場的作用下在沿溝道方向朝著N+區(qū)漂移。在這一過程中由于外加電場的作用，會有部分電子獲得的能量足夠高，以至于超過Si-SiO2W勢壘高度，穿過隧穿氧化層進(jìn)入到多晶硅浮柵中，完成存儲單元的編程。擦除時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加負(fù)偏壓。在這種偏壓的作用下，類似于P型TFET，電子將從溝道的價(jià)帶隧穿到N+區(qū)的導(dǎo)帶上，溝道區(qū)留下的空穴將在強(qiáng)電場的作用下朝著P+區(qū)漂移。在這一過程中由于外加電場的作用，會有部分空穴獲得的能量足夠高，以至于會通過隧穿方式穿過隧穿氧化層到達(dá)多晶硅浮柵，與其中的電子相復(fù)合，完成存儲單元的擦除。讀取時(shí)，在N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加較小的正偏壓。 偏壓的設(shè)置要求在不進(jìn)行誤編程的前提下從N+區(qū)讀出電流。浮柵上存儲電子的多少會影響最終耦合到浮柵上的電勢，進(jìn)而影響漏端(N+區(qū))讀出的電流。這樣，漏端讀出的電流就反映了浮柵上存儲電子的多少，完成了兩個(gè)狀態(tài)的區(qū)分，實(shí)現(xiàn)了存儲的功能。在對一單元進(jìn)行編程、擦除和讀取的過程中，為了不對另一單元造成串?dāng)_，使另一單元的控制柵接地，P+區(qū)的偏置與進(jìn)行操作的單元相同。對于以P-型硅為襯底的快閃存儲器，其操作方式與N-型硅襯底的快閃存儲器完全相同。具體的，針對其中的一個(gè)存儲單元，其操作方法如下編程時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓。在這種偏壓的作用下，類似于N型TFET，電子將從P+區(qū)的價(jià)帶隧穿到溝道區(qū)的導(dǎo)帶上。進(jìn)入溝道區(qū)的電子在橫向電場的作用下在沿溝道方向朝著N+區(qū)漂移。在這一過程中由于外加電場的作用，會有部分電子獲得的能量足夠高，以至于超過Si-SiO2W勢壘高度，穿過隧穿氧化層進(jìn)入到多晶硅浮柵中，完成存儲單元的編程。擦除時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加負(fù)偏壓。在這種偏壓的作用下，類似于P型TFET，電子將從溝道的價(jià)帶隧穿到N+區(qū)的導(dǎo)帶上，溝道區(qū)留下的空穴將在強(qiáng)電場的作用下朝著P+區(qū)漂移。在這一過程中由于外加電場的作用，會有部分空穴獲得的能量足夠高，以至于會通過隧穿方式穿過隧穿氧化層到達(dá)多晶硅浮柵，與其中的電子相復(fù)合，完成存儲單元的擦除。讀取時(shí)，在N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加較小的正偏壓。 偏壓的設(shè)置要求在不進(jìn)行誤編程的前提下從N+區(qū)讀出電流。浮柵上存儲電子的多少會影響最終耦合到浮柵上的電勢，進(jìn)而影響漏端(N+區(qū))讀出的電流。這樣，漏端讀出的電流就反映了浮柵上存儲電子的多少，完成了兩個(gè)狀態(tài)的區(qū)分，實(shí)現(xiàn)了存儲的功能。在對一單元進(jìn)行編程、擦除和讀取的過程中，為了不對另一單元造成串?dāng)_，使另一單元的控制柵接地，N+區(qū)的偏置與進(jìn)行操作的單元相同。本發(fā)明結(jié)合隧穿場效應(yīng)晶體管(TFET)提出了一種快閃存儲器結(jié)構(gòu)，其與現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝有著較好的兼容性，并且與傳統(tǒng)的快閃存儲器相比有著較大的改進(jìn)，具有編程效率高、功耗低、可有效抑制穿通效應(yīng)、密度高等多方面的優(yōu)點(diǎn)。以N-型硅襯底的快閃存儲器為例，在編程偏置條件下，P+區(qū)與溝道交接處的能帶將發(fā)生很明顯的彎曲，并出現(xiàn)帶帶隧穿(Band to Band tunneling)現(xiàn)象。此時(shí)在能帶的彎曲處，將有很大的電壓降，即橫向電場的峰值位于源端P+區(qū)附近，這樣就使得電子剛進(jìn)入溝道時(shí)，就可以獲得很大的能量以便越過Si/Si02的勢壘進(jìn)入浮柵。而傳統(tǒng)的快閃存儲器在編程時(shí)，沿溝道方向的橫向電場峰值位于漏端附近，電子在到達(dá)該峰值位置之前，能量非常低，不足以越過Si/Si02勢壘，而當(dāng)?shù)竭_(dá)此峰值位置，獲得較大的能量時(shí)，由于非?？拷┒耍謺泻艽蟮膸茁时宦┒宋?，大大降低了編程效率。經(jīng)過模擬驗(yàn)證，本發(fā)明所提到快閃存儲器編程效率要比傳統(tǒng)的快閃存儲器高約2 3個(gè)數(shù)量級。在編程效率大大提高的情況下，本發(fā)明的快閃存儲器從源端P+區(qū)出來的電子被高效率的注入進(jìn)浮柵，大大降低了對編程無效的漏端電流，縮短了編程時(shí)間，達(dá)到了降低功耗的目的。另外，傳統(tǒng)的基于MOS場效應(yīng)晶體管的快閃存儲器在小尺寸下，會發(fā)生源結(jié)和漏結(jié)耗盡區(qū)相連通，產(chǎn)生很大的從源流向漏的電流，影響功能的正常實(shí)現(xiàn)。而本發(fā)明的快閃存儲器，由于源結(jié)和漏結(jié)不會同時(shí)存在，可以在很大程度上抑制穿通效應(yīng) (Punch-ThroughEffect)。同時(shí)，由于在器件中采用了垂直溝道的雙溝結(jié)構(gòu)，可以在一個(gè)單元面積內(nèi)實(shí)現(xiàn)兩位存儲，提高了存儲密度。


圖1是浮柵型快閃存儲器的剖面結(jié)構(gòu)示意圖，其中101-體硅襯底；102-漏端；103-源端；104-隧穿氧化層；105-多晶硅浮柵； 106-阻擋氧化層；107-多晶硅控制柵。圖2是TFET的剖面結(jié)構(gòu)示意圖，其中201-體硅襯底(N-摻雜)；202-N+端(N型TFET時(shí)做漏端，P型TFET時(shí)做源端)； 203-P+端(P型TFET時(shí)做漏端，N型TFET時(shí)做源端)；204-柵氧化層；205-多晶硅柵。圖3是圖2所示TFET在各種偏置條件下沿溝道方向的能帶圖，其中(a)為各端未接偏置時(shí)的能帶圖；(b)為圖2中的器件作為N型TFET時(shí)的能帶圖(N+端202接正向電壓，P+端203 接地或負(fù)向電壓，多晶硅柵205接較高的正向電壓)；(c)為圖2中的器件作為P型TFET時(shí)的能帶圖(N+端202接正向電壓，P+端203接地或負(fù)向電壓，多晶硅柵205接較高的負(fù)向電壓)。圖4是本發(fā)明的快閃存儲器的結(jié)構(gòu)示意圖，其中401-N-或P-型硅襯底；402-P+區(qū)I (對應(yīng)N-型硅襯底)或N+區(qū)I (對應(yīng)P-型硅襯底)；403-N+區(qū)(對應(yīng)N-型硅襯底)或P+區(qū)(對應(yīng)P-型硅襯底)；404-控制柵I ；
405-阻擋氧化層I；406-多晶硅浮柵I ；407-隧穿氧化層I ；408-控制柵II ；409-阻擋氧化層II ；410-多晶硅浮柵II ；411-隧穿氧化層II ；412-P+區(qū)II (對應(yīng)N-型硅襯底)或N+ 區(qū)II (對應(yīng)P-型硅襯底)；413-氧化硅側(cè)墻I ；414-氧化硅側(cè)墻II。圖5 (a)-圖5 (h)是實(shí)施例制備N-硅襯底的快閃存儲器的工藝流程各步驟對應(yīng)的產(chǎn)品結(jié)構(gòu)示意圖，其中401-N-型硅襯底；402-P+區(qū)I ；403-N+區(qū)；404-控制柵I ；405-阻擋氧化層I ；
406-多晶硅浮柵I；407-隧穿氧化層I ;408_控制柵II ；409-阻擋氧化層II ；410-多晶硅浮柵II ；411-隧穿氧化層II ；412-P+區(qū)II ；413-氧化硅側(cè)墻I ；414-氧化硅側(cè)墻II ；415-氧化硅硬掩膜；416-氮化硅硬掩膜。
具體實(shí)施例方式以下結(jié)合附圖，以N-型硅襯底的快閃存儲器為例，來進(jìn)一步說明本發(fā)明快閃存儲器的制備，以及這種快閃存儲器的基本工作模式，但并不因此限制本發(fā)明的范圍，本發(fā)明同樣適用于以P-型硅為襯底的快閃存儲器。本實(shí)施例所制備的快閃存儲器的結(jié)構(gòu)如圖4所示，N-型硅401作為襯底使用，在硅平面的兩端為兩個(gè)P+區(qū)域即P+區(qū)I 402和P+區(qū)II 412，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道上部為兩個(gè)溝道共用的N+區(qū)403，而在兩個(gè)溝道的外側(cè)依次為隧穿氧化層I 407 和11411，多晶硅浮柵I 406和II 410，阻擋氧化層I 405和II 409，以及多晶硅控制柵I 404和11408。整個(gè)器件呈兩位垂直溝道的TFET型快閃存儲器。在本實(shí)施例中定義左側(cè)的存儲單元為單元I，右側(cè)的存儲單元為單元II。上述兩位快閃存儲器的制備包括以下步驟(1)單拋N-型體硅襯底401，淺槽隔離(STI)，同時(shí)注入砷，形成如圖5(a)所示的結(jié)構(gòu)，器件最后形成的N+區(qū)403結(jié)深為250納米；(2)淀積二氧化硅30納米和氮化硅120納米，異性刻蝕氮化硅和二氧化硅形成雙層硬掩膜氧化硅硬掩膜415和氮化硅硬掩膜416，如圖5(b)所示；(3)采用高選擇比的ICP異性刻蝕硅250納米形成如圖5 (c)所示結(jié)構(gòu)；(4) RIE同性刻蝕硅100納米，在氧化硅硬掩膜415下形成浮柵下的溝道表面，如圖 5 (d)所示；(5)做15度角度的硼注入形成兩個(gè)P+區(qū)，即P+區(qū)I 402和P+區(qū)II 412，如圖 5(e)所示；(6)熱生長一層犧牲氧化層以改善溝道表面質(zhì)量，氫氟酸漂掉犧牲氧化層，然后熱生長氧化層10納米，再淀積第一層多晶硅90納米，并對第一層多晶硅進(jìn)行重?fù)诫s，接著快速熱退火(RTA)作為激活雜質(zhì)，如圖5(f)所示；(7)采用高選擇比的ICP異性刻蝕第一層多晶硅，在硬掩膜416和415的正下方的多晶硅得以保留，形成多晶硅浮柵I 406和多晶硅浮柵II 410;然后刻蝕兩側(cè)的氧化層，以露出硅襯底，如圖5(g)所示；(8)再淀積氧化層15納米(包括氧化硅側(cè)墻I 413、阻擋氧化層I 405、阻擋氧化層II 409和氧化硅側(cè)墻II 414)；接著淀積第二層多晶硅50納米；零角度注入磷，RTA激活；然后刻蝕第二層多晶硅形成控制柵I 404和控制柵II 408，如圖5(h)所示。之后的步驟都是常規(guī)的工藝流程去掉氮化硅硬掩膜416，淀積低氧層，刻蝕引線孔，濺射金屬，形成金屬線，合金，鈍化等，最后形成可測試的閃存單元。為了更具體的描述本發(fā)明中所述器件的工作方式，以左側(cè)溝道形成的單元I為例來說明器件的工作模式。編程本器件在編程時(shí)，控制柵I 404施加合適的正電壓，P+區(qū)I 402接地或接負(fù)電壓，N+區(qū)403施加正電壓。在這樣的偏置條件下，P+區(qū)I 402的電子會通過隧穿進(jìn)入到溝道區(qū)域，然后沿著溝道方向朝N+區(qū)403流動。當(dāng)所加偏置合適時(shí)，就會有部分電子獲得足夠的能量，越過Si/Si02的勢壘進(jìn)入到多晶硅浮柵I 406中，完成器件單元I的編程。為了不對單元II造成串?dāng)_，在對單元I進(jìn)行編程過程中，控制柵II 408接地，P+區(qū)II 412與 P+區(qū)402的偏置相同。同樣地，對單元II的編程采用相同的方法，可參照單元I的編程過程施加相應(yīng)的偏壓。擦除本器件的擦除通過給浮柵中注入空穴的方式實(shí)施。以單元I為例，控制柵I 404施加合適的負(fù)電壓，P+區(qū)I 402接地或接負(fù)電壓，N+區(qū)403施加正電壓。在這樣的偏置條件下，溝道區(qū)域中靠近N+區(qū)的位置就會有電子隧穿進(jìn)入N+區(qū)403，留下的空穴會在這樣的偏置下朝著P+區(qū)I 402流動。當(dāng)所加的偏置合適時(shí)，就會有一定的空穴獲得足夠的能量，越過Si/Si02的勢壘進(jìn)入到多晶硅浮柵I 406中，與存儲在其中的電子復(fù)合掉，完成對器件單元I的擦除。與編程過程類似，為了不對單元II造成串?dāng)_，在對單元I進(jìn)行擦除的過程中，控制柵II 408接地，P+區(qū)II 412與P+區(qū)402的偏置相同。同樣地，對單元II的擦除采用相同的方法，可參照單元I的擦除過程施加偏壓。讀取器件存儲狀態(tài)的讀取采用類似N-TFET的方式。下面以單元I為例詳細(xì)加以說明。讀取時(shí)，控制柵I 404加較小的正電壓，P+區(qū)I 402接地或接負(fù)電壓，N+區(qū)403力口較小的正向電壓，偏壓的設(shè)置要求在不進(jìn)行誤編程的前提下讀出N+區(qū)403的電流。同樣為了不對單元II造成串?dāng)_，在讀取單元I時(shí)，單元II的控制柵II 408接地，P+區(qū)II 412與 P+區(qū)402的偏置相同。當(dāng)多晶硅浮柵I 406中存儲有電子時(shí)，從N+區(qū)403端讀出的電流較?。划?dāng)多晶硅浮柵I 406中存儲的電子被空穴復(fù)合掉后，從N+區(qū)403端讀出的電流較大，這樣就實(shí)現(xiàn)了兩種存儲狀態(tài)的讀取。同樣地，對單元II的讀取方法相同，可參考單元I的讀取過程施加偏壓。通過上述的編程、擦除和讀取操作，整個(gè)器件就可以正常的工作，完成存儲的功能。
權(quán)利要求
1.一種快閃存儲器，包括兩個(gè)垂直溝道的存儲單元，襯底為輕摻雜N型硅，在硅平面的兩端各有一個(gè)P+區(qū)，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道之上為兩個(gè)溝道共用的 N+區(qū)，每個(gè)溝道的外側(cè)由內(nèi)向外依次為隧穿氧化層、多晶硅浮柵、阻擋氧化層和多晶硅控制柵，多晶硅浮柵和多晶硅控制柵由側(cè)墻氧化層與P+區(qū)隔開。
2.一種快閃存儲器，包括兩個(gè)垂直溝道的存儲單元，襯底為輕摻雜P型硅，在硅平面的兩端各有一個(gè)N+區(qū)，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道之上為兩個(gè)溝道共用的 P+區(qū)，每個(gè)溝道的外側(cè)由內(nèi)向外依次為隧穿氧化層、多晶硅浮柵、阻擋氧化層和多晶硅控制柵，多晶硅浮柵和多晶硅控制柵由側(cè)墻氧化層與N+區(qū)隔開。
3.一種制備權(quán)利要求1所述快閃存儲器的方法，包括以下步驟1)淺槽隔離輕摻雜N型體硅襯底形成有源區(qū)，并對硅平面進(jìn)行離子注入形成N+層；2)在N+層上依次淀積二氧化硅和氮化硅，異性刻蝕氮化硅和二氧化硅形成雙層硬掩膜；3)在雙層硬掩膜的保護(hù)下異性刻蝕硅形成N+區(qū)；4)同性刻蝕硅至溝道下端，在雙層硬掩膜下形成溝道表面；5)一定角度對溝道外側(cè)的硅平面進(jìn)行離子注入，形成兩個(gè)P+區(qū)；6)先熱生長一層犧牲氧化層，并濕法腐蝕去掉犧牲氧化層；然后再熱生長一層氧化層；接著淀積一層多晶硅，并對該層多晶硅進(jìn)行重?fù)诫s和熱退火激活雜質(zhì)；7)異性刻蝕步驟6)所述多晶硅，保留雙層硬掩膜正下方的多晶硅，形成多晶硅浮柵； 然后刻蝕多晶硅浮柵外側(cè)的氧化層，以露出硅襯底；8)淀積氧化層，形成阻擋氧化層和側(cè)墻氧化層；接著淀積另一層多晶硅；對該層多晶硅零角度注入雜質(zhì)，熱退火激活雜質(zhì)，然后刻蝕該層多晶硅形成控制柵。
4.一種制備權(quán)利要求2所述快閃存儲器的方法，包括以下步驟1)淺槽隔離輕摻雜P型體硅襯底形成有源區(qū)，并對硅平面進(jìn)行離子注入形成P+層；2)在P+層上依次淀積二氧化硅和氮化硅，異性刻蝕氮化硅和二氧化硅形成雙層硬掩膜；3)在雙層硬掩膜的保護(hù)下異性刻蝕硅形成P+區(qū)；4)同性刻蝕硅至溝道下端，在雙層硬掩膜下形成溝道表面；5)一定角度對溝道外側(cè)的硅平面進(jìn)行離子注入，形成兩個(gè)N+區(qū)；6)先熱生長一層犧牲氧化層，并濕法腐蝕去掉犧牲氧化層；然后再熱生長一氧化層； 接著淀積一層多晶硅，并對該層多晶硅進(jìn)行重?fù)诫s和熱退火激活雜質(zhì)；7)異性刻蝕步驟6)所述多晶硅，保留雙層硬掩膜正下方的多晶硅，形成多晶硅浮柵； 然后刻蝕多晶硅浮柵外側(cè)的氧化層，以露出硅襯底，；8)淀積氧化層，形成阻擋氧化層和側(cè)墻氧化層；接著淀積另一層多晶硅；對該層多晶硅零角度注入雜質(zhì)，熱退火激活雜質(zhì)，然后刻蝕該層多晶硅形成控制柵。
5.權(quán)利要求1所述快閃存儲器的操作方法，兩個(gè)存儲單元各自獨(dú)立操作，對于其中的任一個(gè)存儲單元編程時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓， 使得部分電子穿過隧穿氧化層進(jìn)入到多晶硅浮柵；擦除時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加負(fù)偏壓，使得部分空穴穿過隧穿氧化層到達(dá)多晶硅浮柵，與其中的電子相復(fù)合；讀取時(shí)，在N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓，控制偏壓大小，在不進(jìn)行誤編程的前提下從N+區(qū)讀出電流；在一個(gè)存儲單元進(jìn)行編程、擦除和讀取的過程中，使另一存儲單元的控制柵接地，P+區(qū)與前一單元的P+區(qū)的偏置相同。
6.權(quán)利要求2所述快閃存儲器的操作方法，兩個(gè)存儲單元各自獨(dú)立操作，對于其中的任一個(gè)存儲單元編程時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓， 使得部分電子穿過隧穿氧化層進(jìn)入到多晶硅浮柵；擦除時(shí)，N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加負(fù)偏壓，使得部分空穴穿過隧穿氧化層到達(dá)多晶硅浮柵，與其中的電子相復(fù)合；讀取時(shí)，在N+區(qū)施加正偏壓，P+區(qū)接地或施加負(fù)偏壓，控制柵施加正偏壓，控制偏壓大小，在不進(jìn)行編程的前提下讀出N+區(qū)電流；在一個(gè)存儲單元進(jìn)行編程、擦除和讀取的過程中，使另一存儲單元的控制柵接地，N+區(qū)與前一單元的N+區(qū)的偏置相同。
全文摘要
本發(fā)明公開了一種快閃存儲器及其制備方法和操作方法。該快閃存儲器包括兩個(gè)垂直溝道的存儲單元，以輕摻雜N型(或P型)硅作為襯底，在硅平面的兩端各有一個(gè)P+區(qū)(或N+區(qū))，中間為兩個(gè)垂直于硅平面的溝道區(qū)域，溝道之上為兩個(gè)溝道共用的N+區(qū)(或P+區(qū))，每個(gè)溝道的外側(cè)由內(nèi)向外依次為隧穿氧化層、多晶硅浮柵、阻擋氧化層和多晶硅控制柵，多晶硅浮柵和多晶硅控制柵由側(cè)墻氧化層與P+區(qū)(或N+區(qū))隔開。整個(gè)器件呈兩位垂直溝道的TFET型快閃存儲器，與現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝有著較好的兼容性，較之基于MOS場效應(yīng)晶體管的傳統(tǒng)快閃存儲器具有編程效率高、功耗低、可有效抑制穿通效應(yīng)、密度高等多方面的優(yōu)點(diǎn)。
文檔編號H01L21/8247GK102456745SQ20101052332
公開日2012年5月16日 申請日期2010年10月22日 優(yōu)先權(quán)日2010年10月22日
發(fā)明者唐昱, 唐粕人, 楊庚雨, 秦石強(qiáng), 蔡一茂, 黃如, 黃芊芊 申請人:北京大學(xué)