專(zhuān)利名稱(chēng)：晶片封裝體及其制造方法
晶片封裝體及其制造方法技術(shù)領(lǐng)域
本發(fā)明有關(guān)于一種晶片封裝體，特別有關(guān)于一種具有防電磁干擾(EMI)的屏蔽結(jié) 構(gòu)的晶片封裝體及其制造方法。
背景技術(shù)：
隨著晶片封裝體尺寸日益輕薄短小化及晶片的信號(hào)傳遞速度的日益增加，電磁干 擾(electromagnetic interference, EMI)對(duì)于晶片封裝體的影響也更趨嚴(yán)重。在晶片封 裝體持續(xù)縮小化的同時(shí)，要兼顧形成適合的防電磁干擾(EMI)的屏蔽結(jié)構(gòu)更為不容易，例 如常會(huì)遇到EMI接腳位置受限或制程過(guò)于繁瑣昂貴等問(wèn)題。
因此，業(yè)界亟需一種新穎的晶片封裝體及其制作方法，以克服上述問(wèn)題。發(fā)明內(nèi)容
本發(fā)明提供一種晶片封裝體，包括半導(dǎo)體基板及殘余切割區(qū)，半導(dǎo)體基板具有至 少一接墊區(qū)和至少一元件區(qū)，殘余切割區(qū)位于半導(dǎo)體基板周?chē)?；信?hào)導(dǎo)電墊結(jié)構(gòu)及EMI接 地導(dǎo)電墊結(jié)構(gòu)，設(shè)置于接墊區(qū)上；第一開(kāi)口及第二開(kāi)口，深入半導(dǎo)體基板中以暴露出信號(hào)導(dǎo) 電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；第一導(dǎo)電層及第二導(dǎo)電層，分別位于第一開(kāi)口及第二開(kāi) 口內(nèi)并分別電性接觸信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；其中，第一導(dǎo)電層及信號(hào)導(dǎo) 電墊結(jié)構(gòu)與殘余切割區(qū)的邊緣相距一間隙，且第二導(dǎo)電層及/或EMI接地導(dǎo)電墊結(jié)構(gòu)的一 部分延伸至殘余切割區(qū)的邊緣；及第三導(dǎo)電層，其圍繞殘余切割區(qū)的周?chē)耘c第二導(dǎo)電層 及/或EMI接地導(dǎo)電墊結(jié)構(gòu)電性連接。
本發(fā)明所述的晶片封裝體，還包括一絕緣層，其介于該殘余切割區(qū)與該第三導(dǎo)電 層之間。
本發(fā)明所述的晶片封裝體，該殘余切割區(qū)呈一傾斜輪廓。
本發(fā)明所述的晶片封裝體，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金屬層，并由其中一 層金屬層與該第二導(dǎo)電層電性接觸。
本發(fā)明所述的晶片封裝體，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金屬層，并由最下層 金屬層與該第二導(dǎo)電層電性接觸。
本發(fā)明所述的晶片封裝體，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金屬層，并由其中一 層金屬層延伸至該殘余切割區(qū)的邊緣以與該第三導(dǎo)電層電性接觸。
本發(fā)明所述的晶片封裝體，該半導(dǎo)體基板包括一第一表面及相反的第二表面，該 信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)位于該第一表面?zhèn)?，而該第一開(kāi)口及該第二開(kāi)口 自該第二表面形成。
本發(fā)明所述的晶片封裝體，該殘余切割區(qū)呈一 L型輪廓。
本發(fā)明所述的晶片封裝體，該第一開(kāi)口及該第二開(kāi)口內(nèi)的該第一導(dǎo)電層及該第二 導(dǎo)電層與該半導(dǎo)體基板之間由一絕緣層所隔離。
此外，本發(fā)明還提供一種晶片封裝體的制造方法，包括提供半導(dǎo)體基板，具有多個(gè)晶粒區(qū)和切割區(qū)，每一晶粒區(qū)包括至少一接墊區(qū)和至少一元件區(qū)，該切割區(qū)則包圍晶粒區(qū)； 于接墊區(qū)上形成信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；于晶粒區(qū)中形成第一開(kāi)口及第二 開(kāi)口，以暴露出信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；于第一開(kāi)口及第二開(kāi)口內(nèi)形成第 一導(dǎo)電層及第二導(dǎo)電層，以分別電性接觸信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)，其中，第 一導(dǎo)電層及信號(hào)導(dǎo)電墊結(jié)構(gòu)與切割區(qū)的邊緣相距一間隙，且第二導(dǎo)電層及/或EMI接地導(dǎo) 電墊結(jié)構(gòu)的一部分橫跨切割區(qū)至另一晶粒區(qū)中；及沿切割區(qū)切割半導(dǎo)體基板以分離出多個(gè) 晶片封裝體，并于每個(gè)晶片封裝體周?chē)粝職堄嗲懈顓^(qū)，其中第一導(dǎo)電層及信號(hào)導(dǎo)電墊結(jié) 構(gòu)與殘余切割區(qū)的邊緣相距一間隙，且第二導(dǎo)電層及/或EMI接地導(dǎo)電墊結(jié)構(gòu)的一部分延 伸至殘余切割區(qū)的邊緣。
本發(fā)明所述的晶片封裝體的制造方法，還包括于該預(yù)定切割區(qū)形成一凹口。
本發(fā)明所述的晶片封裝體的制造方法，該絕緣層同時(shí)形成于該第一開(kāi)口、該第二 開(kāi)口及該凹口內(nèi)。
本發(fā)明所述的晶片封裝體的制造方法，該凹口通過(guò)切割刀預(yù)切該預(yù)定切割區(qū)以形 成一傾斜輪廓。
本發(fā)明所述的晶片封裝體的制造方法，該凹口通過(guò)干蝕刻制程形成一垂直輪廓。
本發(fā)明所述的晶片封裝體的制造方法，該半導(dǎo)體基板包括一第一表面及相反的第 二表面，該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)位于該第一表面?zhèn)龋摰谝婚_(kāi)口、該 第二開(kāi)口及該凹口自該第二表面形成。
本發(fā)明所述的晶片封裝體的制造方法，還包括沿該預(yù)定切割區(qū)及該凹口切割該半 導(dǎo)體基板以分離出多個(gè)晶片封裝體，并于每個(gè)晶片封裝體周?chē)粝略摎堄嗲懈顓^(qū)，其中該 殘余切割區(qū)周?chē)稍摻^緣層圍繞。
本發(fā)明所述的晶片封裝體的制造方法，還包括形成一第三導(dǎo)電層以圍繞該殘余切 割區(qū)周?chē)慕^緣層，并與該第二導(dǎo)電層及/或該EMI接地導(dǎo)電墊結(jié)構(gòu)電性連接。
本發(fā)明能夠較好地實(shí)現(xiàn)對(duì)電磁干擾的屏蔽。


圖1A-1H顯示依據(jù)本發(fā)明的一實(shí)施例的晶片封裝體的制程剖面圖。
圖2A-2C顯示依據(jù)本發(fā)明的一實(shí)施例的晶片封裝體的制程剖面圖。
圖3A-3C顯示依據(jù)本發(fā)明的一實(shí)施例的晶片封裝體的制程剖面圖。
圖4A-4B顯示依據(jù)本發(fā)明的一實(shí)施例的晶片封裝體的制程剖面圖。
具體實(shí)施方式
為了讓本發(fā)明之上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，以下配合所附圖式，作詳細(xì) 說(shuō)明如下。
以下以實(shí)施例并配合圖式詳細(xì)說(shuō)明本發(fā)明，在圖式或說(shuō)明書(shū)描述中，相似或相同 的部分使用相同的圖號(hào)。且在圖式中，實(shí)施例的形狀或是厚度可擴(kuò)大，以簡(jiǎn)化或方便標(biāo)示。 再者，圖式中各元件的部分將以描述說(shuō)明，值得注意的是，圖中未繪示或描述的元件，為本 領(lǐng)域技術(shù)人員所知的形式。另外，特定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用 以限定本發(fā)明。
本發(fā)明以一制作CMOS影像感測(cè)晶片封裝體為例，然而微機(jī)電晶片封裝體(MEMS chip package)或其他半導(dǎo)體晶片亦可適用。亦即，可以了解的是，在本發(fā)明的晶片封裝體 的實(shí)施例中，其可應(yīng)用于各種包含有源元件或無(wú)源元件(active or passive elements)、 數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)或利用熱、光 線及壓力等物理量變化來(lái)測(cè)量的物理感測(cè)器(Physical knsor)，或是CMOS影像感測(cè)器 等。特別是可選擇使用晶圓級(jí)封裝(wafer scale package ；WSP)制程對(duì)影像感測(cè)元件、 發(fā)光二極管(light-emitting diodes ;LEDs)、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、力口速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、 表面聲波兀件(surface acoustic wave devices)、壓力感測(cè)器(process sensors)、噴墨 頭(ink printer heads)或功率晶片(power IC)等晶片進(jìn)行封裝。
其中上述晶圓級(jí)封裝制程主要指在晶圓階段完成封裝步驟后，再予以切割成獨(dú)立 的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓 上，再進(jìn)行封裝制程，亦可稱(chēng)之為晶圓級(jí)封裝制程。另外，上述晶圓級(jí)封裝制程亦適用于通 過(guò)堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuit devices)的晶片封裝體。
請(qǐng)參閱圖IA至1H，其顯示依據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制造方法剖面示 意圖。如圖IA所示，首先提供一半導(dǎo)體基板300，一般為半導(dǎo)體晶圓(如硅晶圓)或硅基 板。其次，半導(dǎo)體基板定義有多個(gè)元件區(qū)100A，圍繞元件區(qū)100A者為周邊接墊區(qū)100B。元 件區(qū)100A及周邊接墊區(qū)100B共同形成部分的晶粒區(qū)。
接續(xù)，如圖IB所示，于元件區(qū)100A制作半導(dǎo)體元件302，例如影像感測(cè)器元件或是 微機(jī)電結(jié)構(gòu)，而覆蓋上述半導(dǎo)體基板300及半導(dǎo)體元件302的為層間介電層303 (IMD)，一般 可選擇低介電系數(shù)(low k)的絕緣材料，例如多孔性氧化層。接著于周邊接墊區(qū)100B的層 間介電層303中制作多個(gè)導(dǎo)電墊結(jié)構(gòu)。在此實(shí)施例中，所形成的導(dǎo)電墊結(jié)構(gòu)包括信號(hào)導(dǎo)電 墊結(jié)構(gòu)304a及EMI (electromagnetic interference)接地導(dǎo)電墊結(jié)構(gòu)304b。上述導(dǎo)電墊 結(jié)構(gòu)較佳可以由銅(copper ;Cu)、鋁(aluminum ；Al)或其它合適的金屬材料所制成。
此外，半導(dǎo)體基板300可覆蓋有一晶片保護(hù)層306 (passivation layer)，同時(shí)為 將晶片內(nèi)的元件電性連接至外部電路，可事先定義晶片保護(hù)層306以形成多個(gè)暴露出導(dǎo)電 墊結(jié)構(gòu)的開(kāi)口 306h。
接著，如圖IC所示，提供封裝層500以與半導(dǎo)體基板接合，其中為方便說(shuō)明起見(jiàn)， 上述半導(dǎo)體基板300僅揭示導(dǎo)電墊結(jié)構(gòu)30 及304b。封裝層500例如為玻璃等透明基板、 另一空白硅晶圓、另一硅基板或是另一含有集成電路元件的晶圓。在一實(shí)施例中，可通過(guò) 間隔層310分開(kāi)封裝層500與半導(dǎo)體基板300，同時(shí)形成由間隔層310所圍繞的間隙316。 間隔層310可以為密封膠，或是感光絕緣材料，例如環(huán)氧樹(shù)脂(印oxy)、阻焊材料(solder mask)等。此外間隔層310可先形成于半導(dǎo)體基板300上，之后再通過(guò)粘著層與相對(duì)的封裝 層500接合，反之，亦可將間隔層310先形成于封裝層500上，之后再通過(guò)粘著層與相對(duì)的 半導(dǎo)體基板300接合。
請(qǐng)參閱圖1D，可以封裝層500為承載基板，自半導(dǎo)體基板300的背面300a進(jìn)行蝕刻，例如通過(guò)非等向性蝕刻制程去除部分的半導(dǎo)體基板300，以于其中形成分別暴露出信號(hào) 導(dǎo)電墊結(jié)構(gòu)30 及EMI接地導(dǎo)電墊結(jié)構(gòu)304b的連通開(kāi)口 300ha及300hb。
圖IE顯示半導(dǎo)體基板300的較大范圍的剖面圖，除了圖ID所示的部分晶粒區(qū) 外，還包括相鄰的切割區(qū)域以及另一晶粒區(qū)，切割區(qū)域一般包括預(yù)定的切割區(qū)SC2，而標(biāo)號(hào) “SC1”則代表切割刀片將實(shí)際切除的區(qū)域。在此實(shí)施例中，EMI接地導(dǎo)電墊結(jié)構(gòu)304b上方 的間隔層310橫跨預(yù)定切割區(qū)而延伸至另一周邊接墊區(qū)的EMI接地導(dǎo)電墊結(jié)構(gòu)304b上，然 而，上述兩晶粒區(qū)上之間隔層310亦可為兩分離的不連續(xù)結(jié)構(gòu)。此外，在圖IE中，本領(lǐng)域技 術(shù)人員當(dāng)可了解切割區(qū)SCl的大小及位置可能隨切割刀片的種類(lèi)、尺寸及切割制程的差異 而有所不同，不限于圖IE所示的型式。預(yù)定切割區(qū)SC2通常較實(shí)際切割區(qū)SCl為寬，以于 實(shí)際切除時(shí)預(yù)留一殘余切割區(qū)SC3，避免切割時(shí)對(duì)半導(dǎo)體基板300中的元件造成傷害。
如圖IE所示，于開(kāi)口 300ha及300hb內(nèi)選擇性形成露出信號(hào)導(dǎo)電墊結(jié)構(gòu)30 及 EMI接地導(dǎo)電墊結(jié)構(gòu)304b的絕緣層320，例如可先通過(guò)熱氧化法或等離子化學(xué)氣相沉積法， 同時(shí)形成氧化硅層于開(kāi)口 300ha及3001Λ內(nèi)，其并可延伸至半導(dǎo)體基板300的背面300a，接 著，除去開(kāi)口 300ha及300hb的底部上的絕緣層(例如通過(guò)微影制程)以暴露出信號(hào)導(dǎo)電 墊結(jié)構(gòu)30 及EMI接地導(dǎo)電墊結(jié)構(gòu)304b。在此實(shí)施例中，開(kāi)口 300ha及300hb內(nèi)的絕緣層 320同時(shí)形成。此外，亦可視需求分次于開(kāi)口 300ha及300hb內(nèi)形成絕緣層320，例如于露 出EMI接地導(dǎo)電墊結(jié)構(gòu)304b的開(kāi)口 300tib內(nèi)形成厚度較厚的絕緣層。
接著，如圖IF所示，于開(kāi)口 300ha及開(kāi)口 300hb中分別形成第一導(dǎo)電層330a及第 二導(dǎo)電層330b。在此實(shí)施例中，如有必要，可以第一導(dǎo)電層為重布線路圖案，因此其除了形 成于開(kāi)口 300ha的側(cè)壁上，還進(jìn)一步延伸至半導(dǎo)體基板300的下表面300a上。然應(yīng)注意的 是，第一導(dǎo)電層330a不與第二導(dǎo)電層330b電性接觸。此外，第一導(dǎo)電層330a至少需與實(shí) 際切割區(qū)SCl的邊緣需相距一間隙335，較佳者為與預(yù)定切割區(qū)SC2相距一間隙。
再者，在此實(shí)施例中，第二導(dǎo)電層330b亦可作為重布線路圖案，因此其除了形成 于開(kāi)口 3001Λ的側(cè)壁上，還進(jìn)一步延伸至半導(dǎo)體基板300的下表面300a上。此外，第二導(dǎo) 電層330b進(jìn)一步延伸跨越切割區(qū)SC2而至另一晶粒區(qū)中。如圖IF所示，延伸于預(yù)定切割 區(qū)的第二導(dǎo)電層以標(biāo)號(hào)“330c”標(biāo)示以方便辨識(shí)，其至少延伸至該殘余切割區(qū)SC3與該實(shí)際 切割區(qū)SCl的交接處。例如在本實(shí)施例中，第二導(dǎo)電層330b通過(guò)導(dǎo)電層330c而進(jìn)一步與 另一晶粒區(qū)的第二導(dǎo)電層300b相連。然應(yīng)注意的是，本發(fā)明實(shí)施方式不限于此，在其他實(shí) 施例中，第二導(dǎo)電層330b可能僅延伸跨越切割區(qū)SC2而到達(dá)另一晶粒區(qū)中，但不與另一晶 粒區(qū)中的第二導(dǎo)電層330b電性接觸?；蛘撸诹硪粚?shí)施例中，第二導(dǎo)電層330b亦可僅延伸 至實(shí)際切割區(qū)SCl之內(nèi)，而不進(jìn)一步延伸至相鄰的另一晶粒區(qū)中。
第一導(dǎo)電層330a及第二導(dǎo)電層330b的形成方式可包括物理氣相沉積、化學(xué)氣相 沉積、電鍍或無(wú)電鍍等，其材質(zhì)可為金屬材質(zhì)，例如銅、鋁、金或前述的組合。第一導(dǎo)電層 330a及第二導(dǎo)電層330b的材質(zhì)還可包括導(dǎo)電氧化物，例如氧化銦錫(ITO)、氧化銦鋅(IZO) 或前述的組合。在一實(shí)施例中，于整個(gè)半導(dǎo)體基板300上順應(yīng)性形成一導(dǎo)電層，接著將導(dǎo)電 層圖案化為例如圖IF所示的導(dǎo)電圖案分布。雖然，在圖IE中的導(dǎo)電層順應(yīng)性形成于開(kāi)口 300ha及300tib的側(cè)壁上，然在其他實(shí)施例中，導(dǎo)電層亦可大抵分別將開(kāi)口 300ha及300hb 填滿。此外，在此實(shí)施例中，開(kāi)口 300ha及300hb內(nèi)的第一導(dǎo)電層330a及第二導(dǎo)電層330b 與半導(dǎo)體基板300之間由同一絕緣層320所隔離。7
接續(xù)，請(qǐng)參閱圖1G，其顯示保護(hù)層340的形成方式。在本發(fā)明實(shí)施例中，保護(hù)層340 例如為阻焊膜(solder mask)，可經(jīng)由涂布防焊材料的方式于半導(dǎo)體基板背面300a處形成 保護(hù)層340。然后，對(duì)保護(hù)層340進(jìn)行圖案化制程，以形成暴露部分第一導(dǎo)電層330a及第 二導(dǎo)電層330b的多個(gè)終端接觸開(kāi)口。然后，于終端接觸開(kāi)口處形成焊球下金屬層(Under Bump Metallurgy, UBM)(未顯示)和導(dǎo)電凸塊350。舉例而言，由導(dǎo)電材料構(gòu)成的焊球下 金屬層(UBM)可以是金屬或金屬合金，例如鎳層、銀層、鋁層、銅層或其合金；或者是摻雜多 晶硅、單晶硅或?qū)щ姴Ａ拥炔牧?。此外，耐火金屬材料例如鈦、鉬、鉻或是鈦鎢層，亦可單 獨(dú)或和其他金屬層結(jié)合。而在一特定實(shí)施例中，鎳/金層可以局部或全面性的形成于金屬 層表面。其中導(dǎo)電凸塊350可通過(guò)第一導(dǎo)電層330a及第二導(dǎo)電層330b而分別電性連接至 信號(hào)導(dǎo)電墊結(jié)構(gòu)30 及EMI接地導(dǎo)電墊結(jié)構(gòu)304b。在本發(fā)明實(shí)施例中，連接至信號(hào)導(dǎo)電 墊結(jié)構(gòu)30 的導(dǎo)電凸塊350用以傳遞元件(未顯示于圖IG中，可參照?qǐng)DIB的元件302) 中的輸入/輸出(I/O)信號(hào)。連接至EMI接地導(dǎo)電墊結(jié)構(gòu)304b的導(dǎo)電凸塊350用以接地 (ground) 0
接著，沿著周邊接墊區(qū)的切割區(qū)SCl (即切割線)將半導(dǎo)體基板300分割，即可形 成多個(gè)分離的晶片封裝體。圖IH顯示其中一晶片封裝體的剖面圖。經(jīng)切割后，晶片封裝體 的兩側(cè)保留有預(yù)定切割區(qū)SC2邊緣與實(shí)際切割區(qū)SCl邊緣之間的殘余切割區(qū)SC3。
如圖IH所示，在此實(shí)施例中，于分離出多個(gè)晶片封裝體之后，可選擇性形成圍繞 殘余切割區(qū)SC3的周?chē)牡谌龑?dǎo)電層330d。由于第一導(dǎo)電層330a及信號(hào)導(dǎo)電墊結(jié)構(gòu)30 與實(shí)際切割區(qū)SCl或殘余切割區(qū)SC3的邊緣相距一間隙，因此所形成的第三導(dǎo)電層330d不 會(huì)與第一導(dǎo)電層330a及信號(hào)導(dǎo)電墊結(jié)構(gòu)30 電性接觸而影響信號(hào)傳遞。
此外，由于導(dǎo)電層330c延伸跨越至切割區(qū)SCl或更進(jìn)一步延伸至相鄰的另一晶粒 區(qū)，因此在晶片封裝體經(jīng)切割制程而彼此分離之后，導(dǎo)電層330c的一部分將于殘余切割區(qū) SC3的邊緣的表面上露出。因此，在形成第三導(dǎo)電層330d之后，第三導(dǎo)電層330d可通過(guò)所 露出的導(dǎo)電層330c及第二導(dǎo)電層330b而與EMI接地導(dǎo)電墊結(jié)構(gòu)304b電性連接。圍繞晶 片封裝體的第三導(dǎo)電層330d有助于提供電磁干擾屏蔽。
在一實(shí)施例中，第三導(dǎo)電層330d可完全涂滿于晶片封裝體的周?chē)?。第三?dǎo)電層 330d的形成方式可通過(guò)任何的導(dǎo)電層形成制程及/或圖案化制程。舉例而言，可通過(guò)電鍍 制程而于晶片封裝體的周?chē)?即殘余切割區(qū)SC3的周?chē)?上形成第三導(dǎo)電層330d。或者， 在另一實(shí)施例中，亦可先不形成導(dǎo)電凸塊350及保護(hù)層340中的終端接觸開(kāi)口，并于第三導(dǎo) 電層330d形成之后，才進(jìn)行與形成導(dǎo)電凸塊350的相關(guān)制程。
圖2A-2C顯示本發(fā)明另一實(shí)施例的晶片封裝體的制程剖面圖，其中相同或相似的 元件將以相同或相似的標(biāo)號(hào)標(biāo)示。此外，部分相同或相似元件的材質(zhì)或形成方法與圖1A-1H 所述實(shí)施例相同或相似，將不再重復(fù)敘述。
如圖2A所示，此實(shí)施例與圖IE所示結(jié)構(gòu)相似，主要差異在于圖2A-2C所述實(shí)施例 的晶片封裝體的切割步驟采用分段進(jìn)行。如圖2A所示，在形成絕緣層320之前，先于切割 區(qū)SC2中的半導(dǎo)體基板300中形成凹口 400。例如，可通過(guò)切割刀自半導(dǎo)體基板300的背面 300a預(yù)切割此切割區(qū)SC2的一部分以形成具有一傾斜輪廓的凹口 400。在另一實(shí)施例中， 此凹口可伸入間隔層310至一既定深度，亦即，此時(shí)間隔層310的表層可作為切割刀的阻擋 緩沖層。另外，切割刀預(yù)切的深度愈深，后續(xù)形成的導(dǎo)電層330c也愈接近間隔層而可完全包覆晶粒側(cè)壁。接著，可于第一開(kāi)口 330ha、第二開(kāi)口 3301Λ及凹口 400內(nèi)同時(shí)形成絕緣層 320，并將的圖案化以如圖2A所示露出信號(hào)導(dǎo)電墊結(jié)構(gòu)30 及EMI接地導(dǎo)電墊結(jié)構(gòu)304b。 殘余切割區(qū)SC3的周?chē)山^緣層320所圍繞。
接著，如圖2B所示，以類(lèi)似于圖1A-1H實(shí)施例所述的相似方式，分別于第一開(kāi)口 330ha、第二開(kāi)口 3301Λ及凹口 400中形成第一導(dǎo)電層330a、第二導(dǎo)電層330b及延伸跨越切 割區(qū)至相鄰的另一晶粒區(qū)的導(dǎo)電層330c。在此實(shí)施例中，導(dǎo)電層330c順應(yīng)凹口 400的輪廓 而具有傾斜輪廓，并分別與左右兩晶粒區(qū)的第二導(dǎo)電層330b電性接觸。然如前所述，導(dǎo)電 層330c至少僅需延伸至該殘余切割區(qū)SC3與該實(shí)際切割區(qū)SCl的交接處即可，不以和另一 晶粒區(qū)的導(dǎo)電層330c相連為必要。之后，可形成圖案化保護(hù)層340以保護(hù)晶片封裝體，并 定義出終端接觸開(kāi)口。
如圖2C所示，于預(yù)先定義出的終端接觸開(kāi)口中形成導(dǎo)電凸塊350，并沿著切割線 (即切割區(qū)SCl)切割半導(dǎo)體基板300以形成多個(gè)分離的晶片封裝體。在此實(shí)施例中，延伸在 殘余切割區(qū)SC3的傾斜輪廓上的導(dǎo)電層330c圍繞殘余切割區(qū)SC3的邊緣，可用作第三導(dǎo)電 層以提供電磁干擾屏蔽。在此實(shí)施例中，第三導(dǎo)電層(即導(dǎo)電層330c)與第二導(dǎo)電層330b 于同一道制程中形成，不需額外的形成步驟。此實(shí)施例的第三導(dǎo)電層(即導(dǎo)電層330c)圍 繞殘余切割區(qū)SC3周?chē)慕^緣層320。
圖3A-3C顯示本發(fā)明另一實(shí)施例的晶片封裝體的制程剖面圖，其中相同或相似的 元件將以相同或相似的標(biāo)號(hào)標(biāo)示。此外，部分相同或相似元件的材質(zhì)或形成方法與圖2A-2C 所述實(shí)施例相同或相似，將不再重復(fù)敘述。
圖3A所示的結(jié)構(gòu)相似于圖2A，其差異主要在于此實(shí)施例不形成具傾斜輪廓的凹 口 400，而改以具有大抵垂直輪廓的凹口 502取代。例如，可以干式蝕刻法自半導(dǎo)體基板300 的背面300a移除部分的半導(dǎo)體基板300，因而形成具有垂直輪廓的凹口 502。在一實(shí)施例 中，凹口 502、第一開(kāi)口 300ha及第二開(kāi)口 300hb可于同一道蝕刻制程中同時(shí)形成?；蛘撸?其他實(shí)施例中，凹口 502、第一開(kāi)口 300ha及第二開(kāi)口 300 亦可視情況分次形成。接著，可 于第一開(kāi)口 330ha、第二開(kāi)口 3301Λ及凹口 502內(nèi)同時(shí)形成絕緣層320，并將之圖案化以如 圖3A所示露出信號(hào)導(dǎo)電墊結(jié)構(gòu)30 及EMI接地導(dǎo)電墊結(jié)構(gòu)304b。
接著，如圖:3B所示，以類(lèi)似于圖2A-2C實(shí)施例所述的相似方式，分別于第一開(kāi)口 330ha、第二開(kāi)口 330hb及凹口 502中形成第一導(dǎo)電層330a、第二導(dǎo)電層330b及延伸跨越 切割區(qū)至相鄰的另一晶粒區(qū)的導(dǎo)電層330c。在此實(shí)施例中，導(dǎo)電層330c順應(yīng)凹口 502的 輪廓而具有垂直輪廓，并分別與左右兩晶粒區(qū)的第二導(dǎo)電層330b電性接觸。然在其他實(shí)施 例中，導(dǎo)電層330c至少延伸至殘余切割區(qū)SC3與實(shí)際切割區(qū)SCl的交接處即可，例如導(dǎo)電 層330c僅延伸至實(shí)際切割區(qū)SCl的位置。之后，可形成圖案化保護(hù)層340以保護(hù)晶片封裝 體，并定義出終端接觸開(kāi)口。
如圖3C所示，于預(yù)先定義出的終端接觸開(kāi)口中形成導(dǎo)電凸塊350，并沿著切割線 (即切割區(qū)SCl)切割半導(dǎo)體基板300以形成多個(gè)分離的晶片封裝體。在此實(shí)施例中，殘余 切割區(qū)SC3具有一 L型輪廓。此外，延伸在殘余切割區(qū)SC3的L型輪廓上的導(dǎo)電層330c圍 繞殘余切割區(qū)SC3的邊緣，可用作第三導(dǎo)電層以對(duì)提供電磁干擾屏蔽。在此實(shí)施例中，第三 導(dǎo)電層(即導(dǎo)電層330c)與第二導(dǎo)電層330b于同一道制程中形成，不需額外的形成步驟。
圖4A-4B顯示本發(fā)明另一實(shí)施例的晶片封裝體的制程剖面圖，其中相同或相似的9元件將以相同或相似的標(biāo)號(hào)標(biāo)示。此外，部分相同或相似元件的材質(zhì)或形成方法與圖1A-1H 所述實(shí)施例相同或相似，將不再重復(fù)敘述。
圖4A所示的結(jié)構(gòu)與圖IG相似，其差異主要在于圖4A實(shí)施例的EMI接地導(dǎo)電墊結(jié) 構(gòu)3(Mc至少延伸至殘余切割區(qū)SC3與實(shí)際切割區(qū)SCl的交接處，例如延伸跨越預(yù)定切割區(qū) SCl而到達(dá)相鄰的另一晶粒區(qū)中的周邊接墊區(qū)。然而，在另一實(shí)施例中，EMI接地導(dǎo)電墊結(jié) 構(gòu)3(Mc亦可僅延伸至實(shí)際切割區(qū)SCl的位置即可。
接著，如圖4B所示，沿著切割線(即切割區(qū)SCl)切割半導(dǎo)體基板300以形成多個(gè) 分離的晶片封裝體。由于EMI接地導(dǎo)電墊結(jié)構(gòu)3(Mc延伸跨越切割區(qū)，因此在切割制程之后， EMI接地導(dǎo)電墊結(jié)構(gòu)3(Mc會(huì)于殘余切割區(qū)SC3的一邊緣的表面露出。
之后，形成圍繞殘余切割區(qū)SC3的周?chē)牡谌龑?dǎo)電層330d。由于第一導(dǎo)電層330a 及信號(hào)導(dǎo)電墊結(jié)構(gòu)30 與殘余切割區(qū)SC3的邊緣相距一間隙，因此所形成的第三導(dǎo)電層 330d不會(huì)與第一導(dǎo)電層330a及信號(hào)導(dǎo)電墊結(jié)構(gòu)30 電性接觸而影響信號(hào)傳遞。此外，在 形成第三導(dǎo)電層330d之后，第三導(dǎo)電層330d可與所露出的導(dǎo)電層330c及EMI接地導(dǎo)電 墊結(jié)構(gòu)3(Mc電性接觸。圍繞晶片封裝體的第三導(dǎo)電層330d有助于提供電磁干擾屏蔽。雖 然，在此實(shí)施例中，第三導(dǎo)電層330d同時(shí)與導(dǎo)電層330c及EMI接地導(dǎo)電墊結(jié)構(gòu)3(Mc電性 接觸，但第三導(dǎo)電層330d亦可僅與露出的EMI接地導(dǎo)電墊結(jié)構(gòu)3(Mc接觸。
此外，在上述各實(shí)施例中，EMI接地導(dǎo)電墊結(jié)構(gòu)可包括多個(gè)金屬層(例如是圖IB所 示的情形)，并通過(guò)其中一層金屬層而與第二導(dǎo)電層直接接觸。例如，可通過(guò)多個(gè)金屬層中 的最下層金屬層與第二導(dǎo)電層電性接觸及/或直接接觸。此外，在與圖4A-4B所示的類(lèi)似 實(shí)施例中，EMI接地導(dǎo)電墊結(jié)構(gòu)亦可包括多個(gè)金屬層，并可由其中一層金屬層延伸至殘余切 割區(qū)SC3的邊緣以與第三導(dǎo)電層電性接觸及/或直接接觸。
通過(guò)本發(fā)明實(shí)施例所揭露的方法，可自由地于晶片封裝體的底部布置電性連接至 EMI接地導(dǎo)電墊結(jié)構(gòu)的導(dǎo)電凸塊，有助于提升晶片封裝體設(shè)計(jì)上的自由度。此外，在部分實(shí) 施例中，用作電磁遮蔽的導(dǎo)電層或?qū)щ妶D案可與用作信號(hào)傳遞的導(dǎo)電層或?qū)щ妶D案同時(shí)定 義形成，可增加產(chǎn)能并減少制程時(shí)間與成本。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本 項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因 此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下
100A 元件區(qū)；100B 周邊接墊區(qū)；300 半導(dǎo)體基板；300a 背面;300ha、300hb 開(kāi) 口 ；302 半導(dǎo)體元件；303 層間介電層；304a.304b.304c 導(dǎo)電墊結(jié)構(gòu)；306 保護(hù)層；306h 開(kāi)口 ；310 間隔層；316、335 間隙；320 絕緣層；330a、330b、330c、330d 導(dǎo)電層；340 保 護(hù)層；350 導(dǎo)電凸塊；400、502 凹口 ；500 封裝層；SC1、SC2、SC3 切割區(qū)。
權(quán)利要求
1.一種晶片封裝體，其特征在于，包括一半導(dǎo)體基板及一殘余切割區(qū)，該半導(dǎo)體基板具有至少一接墊區(qū)和至少一元件區(qū)，該 殘余切割區(qū)位于該半導(dǎo)體基板周?chē)灰恍盘?hào)導(dǎo)電墊結(jié)構(gòu)及一 EMI接地導(dǎo)電墊結(jié)構(gòu)，設(shè)置于該接墊區(qū)上；一第一開(kāi)口及一第二開(kāi)口，深入該半導(dǎo)體基板中以暴露出該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI 接地導(dǎo)電墊結(jié)構(gòu)；一第一導(dǎo)電層及一第二導(dǎo)電層，分別位于該第一開(kāi)口及該第二開(kāi)口內(nèi)并分別電性接觸 該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)；其中，該第一導(dǎo)電層及該信號(hào)導(dǎo)電墊結(jié)構(gòu)與 該殘余切割區(qū)的邊緣相距一間隙，且該第二導(dǎo)電層及/或該EMI接地導(dǎo)電墊結(jié)構(gòu)的一部分 延伸至該殘余切割區(qū)的邊緣；及一第三導(dǎo)電層，其圍繞該殘余切割區(qū)的周?chē)?，以與該第二導(dǎo)電層及/或該EMI接地導(dǎo)電 墊結(jié)構(gòu)電性連接。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一絕緣層，其介于該殘余切 割區(qū)與該第三導(dǎo)電層之間。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該殘余切割區(qū)呈一傾斜輪廓。
4.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金 屬層，并由其中一層金屬層與該第二導(dǎo)電層電性接觸。
5.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金 屬層，并由最下層金屬層與該第二導(dǎo)電層電性接觸。
6.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該EMI接地導(dǎo)電墊結(jié)構(gòu)包括多個(gè)金 屬層，并由其中一層金屬層延伸至該殘余切割區(qū)的邊緣以與該第三導(dǎo)電層電性接觸。
7.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該半導(dǎo)體基板包括一第一表面及 相反的第二表面，該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)位于該第一表面?zhèn)龋摰?一開(kāi)口及該第二開(kāi)口自該第二表面形成。
8.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該殘余切割區(qū)呈一L型輪廓。
9.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一開(kāi)口及該第二開(kāi)口內(nèi)的該 第一導(dǎo)電層及該第二導(dǎo)電層與該半導(dǎo)體基板之間由一絕緣層所隔離。
10.一種晶片封裝體的制造方法，其特征在于，包括提供一半導(dǎo)體基板，具有多個(gè)晶粒區(qū)和預(yù)定切割區(qū)，每一晶粒區(qū)包括至少一接墊區(qū)和 至少一元件區(qū)，該預(yù)定切割區(qū)則包圍該晶粒區(qū)，其中該預(yù)定切割區(qū)內(nèi)包括一實(shí)際切割區(qū)，該 預(yù)定切割區(qū)與該實(shí)際切割區(qū)之間為一殘余切割區(qū)；于該接墊區(qū)上形成一信號(hào)導(dǎo)電墊結(jié)構(gòu)及一 EMI接地導(dǎo)電墊結(jié)構(gòu)；于該晶粒區(qū)中形成一第一開(kāi)口及一第二開(kāi)口，以暴露出該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接 地導(dǎo)電墊結(jié)構(gòu)；于該第一開(kāi)口及該第二開(kāi)口內(nèi)分別形成一第一導(dǎo)電層及一第二導(dǎo)電層，以分別電性接 觸該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)，其中，該第一導(dǎo)電層及該信號(hào)導(dǎo)電墊結(jié)構(gòu) 與該預(yù)定切割區(qū)或殘余切割區(qū)的邊緣相距一間隙，且該第二導(dǎo)電層及/或該EMI接地導(dǎo)電 墊結(jié)構(gòu)的一部分至少延伸至該殘余切割區(qū)與該實(shí)際切割區(qū)的交接處；及沿該實(shí)際切割區(qū)切割該半導(dǎo)體基板以分離出多個(gè)晶片封裝體，并于每個(gè)晶片封裝體周?chē)粝略摎堄嗲懈顓^(qū)，其中該第二導(dǎo)電層及/或該EMI接地導(dǎo)電墊結(jié)構(gòu)的一部分延伸至該 殘余切割區(qū)的邊緣。
11.根據(jù)權(quán)利要求10所述的晶片封裝體的制造方法，其特征在于，還包括于該預(yù)定切 割區(qū)形成一凹口。
12.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該絕緣層同時(shí)形成 于該第一開(kāi)口、該第二開(kāi)口及該凹口內(nèi)。
13.根據(jù)權(quán)利要求12所述的晶片封裝體的制造方法，其特征在于，該凹口通過(guò)切割刀 預(yù)切該預(yù)定切割區(qū)以形成一傾斜輪廓。
14.根據(jù)權(quán)利要求12所述的晶片封裝體的制造方法，其特征在于，該凹口通過(guò)干蝕刻 制程形成一垂直輪廓。
15.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該半導(dǎo)體基板包括 一第一表面及相反的第二表面，該信號(hào)導(dǎo)電墊結(jié)構(gòu)及該EMI接地導(dǎo)電墊結(jié)構(gòu)位于該第一表 面?zhèn)?，而該第一開(kāi)口、該第二開(kāi)口及該凹口自該第二表面形成。
16.根據(jù)權(quán)利要求12所述的晶片封裝體的制造方法，其特征在于，還包括沿該預(yù)定切 割區(qū)及該凹口切割該半導(dǎo)體基板以分離出多個(gè)晶片封裝體，并于每個(gè)晶片封裝體周?chē)粝?該殘余切割區(qū)，其中該殘余切割區(qū)周?chē)稍摻^緣層圍繞。
17.根據(jù)權(quán)利要求16所述的晶片封裝體的制造方法，其特征在于，還包括形成一第三 導(dǎo)電層以圍繞該殘余切割區(qū)周?chē)慕^緣層，并與該第二導(dǎo)電層及/或該EMI接地導(dǎo)電墊結(jié) 構(gòu)電性連接。
全文摘要
一種晶片封裝體及其制造方法，該晶片封裝體包括基板及殘余切割區(qū)，基板具有一接墊區(qū)和一元件區(qū)，殘余切割區(qū)位于基板周?chē)?；信?hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)，設(shè)置于接墊區(qū)上；第一及第二開(kāi)口，深入基板中以暴露出信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；第一及第二導(dǎo)電層，分別位于第一及第二開(kāi)口內(nèi)并分別電性接觸信號(hào)導(dǎo)電墊結(jié)構(gòu)及EMI接地導(dǎo)電墊結(jié)構(gòu)；其中，第一導(dǎo)電層及信號(hào)導(dǎo)電墊結(jié)構(gòu)與殘余切割區(qū)的邊緣相距一間隙，且第二導(dǎo)電層及/或EMI接地導(dǎo)電墊結(jié)構(gòu)的一部分延伸至殘余切割區(qū)的邊緣；及第三導(dǎo)電層，其圍繞殘余切割區(qū)的周?chē)?，以與第二導(dǎo)電層及/或EMI接地導(dǎo)電墊結(jié)構(gòu)電性連接。本發(fā)明能夠較好地實(shí)現(xiàn)對(duì)電磁干擾的屏蔽。
文檔編號(hào)H01L23/552GK102034796SQ20101050360
公開(kāi)日2011年4月27日 申請(qǐng)日期2010年9月30日 優(yōu)先權(quán)日2009年10月1日
發(fā)明者劉滄宇, 蔡佳倫, 鄭家明 申請(qǐng)人:精材科技股份有限公司