專利名稱：半導(dǎo)體倒裝芯片封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝，尤其涉及半導(dǎo)體倒裝芯片封裝。
背景技術(shù)：
通常地，倒裝芯片技術(shù)在形狀因子尤為重要的多種消費(fèi)產(chǎn)品中有著廣泛的應(yīng)用， 例如移動電話、攝錄像機(jī)(camcorder)或個人數(shù)字助理(Personal DigitalAssistant， PDA)。性能上的需要與利用倒裝芯片設(shè)計得到更小裸晶(die)的能力驅(qū)動著在很多應(yīng)用中 采用倒裝芯片封裝。更小的裸晶意味著每個晶圓具有更多數(shù)量的裸晶。在倒裝芯片裝配為 高性能組件帶來益處的同時，其成本也成為了主流應(yīng)用的主要挑戰(zhàn)。因此，需要繼續(xù)付出很 多努力以降低成本。圖1為根據(jù)現(xiàn)有技術(shù)具有特定凸塊選擇(bump option)的倒裝芯片封裝的俯視 圖。圖2為沿著圖1沿著線1-1’的橫斷面的示意圖。如圖1與圖2所示，倒裝芯片封裝1 包括載體基板(carrier substrate) 2與倒裝芯片3，倒裝芯片3安裝于載體基板2之上。 倒裝芯片3通過多個凸塊4電耦接于載體基板2，多個凸塊4根據(jù)特定凸塊選擇應(yīng)用于倒 裝芯片3的活性表面。舉例來說，在多輸入/輸出(Input/Output，1/0)至單球 的情況下， 倒裝芯片3的活性表面上的兩個凸塊區(qū)5a與5b相應(yīng)的與載體基板2的上表面的兩個焊盤 6a與6b對準(zhǔn)。兩個焊盤6a與6b通過共享電路走線(trace) 6c的方式與載體基板2的底部上的 相同焊接球7電耦接。根據(jù)特定凸塊選擇，凸塊區(qū)5b是空的，也就是說，未被選擇的凸塊區(qū) 5b上沒有形成凸塊，而將凸塊4a應(yīng)用于選擇的凸塊區(qū)5a，藉此根據(jù)特定凸塊選擇可以決定 倒裝芯片封裝的特定功能。上面描述的倒裝芯片封裝的成本高，部分原因在于每個凸塊選項需要不同的凸塊 屏蔽(mask)。另外，當(dāng)在存貨(stock)中保留倒裝芯片的裸晶時，IC設(shè)計公司通常會遇到 討厭的裸晶版本管理問題。這是因為不同的凸塊選擇會導(dǎo)致不同的裸晶版本?；诘寡b芯 片封裝的特性，一旦凸塊選擇被利用并且裸晶版本確定，就沒有辦法改變或是重做。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導(dǎo)體倒裝芯片封裝?！N半導(dǎo)體倒裝芯片封裝包括載體基板；倒裝芯片，通過多個互連電耦接于所 述載體基板；所述半導(dǎo)體倒裝芯片封裝的第一輸入/輸出端；以及結(jié)合線，將所述第一輸入 /輸出端電耦接于所述載體基板的第一表面上的所述多個互連的第一互連。一種半導(dǎo)體倒裝芯片封裝，包括載體基板；倒裝芯片，安裝于所述載體基板上， 所述倒裝芯片包括第一輸入/輸出焊盤與第二輸入/輸出焊盤，所述第一輸入/輸出焊盤 與所述第二輸入/輸出焊盤位于所述倒裝芯片的活性表面上，其中所述第一輸入/輸出焊 盤與所述第二輸入/輸出焊盤之間的切換由焊線來實施。本發(fā)明效果之一在于，所提供的半導(dǎo)體倒裝芯片封裝更加靈活并且成本低。
以下為根據(jù)多個圖式對本發(fā)明的較佳實施例進(jìn)行詳細(xì)描述，所屬技術(shù)領(lǐng)域技術(shù)人 員閱讀后應(yīng)可明確了解本發(fā)明的目的。


圖1為根據(jù) 現(xiàn)有技術(shù)具有特定凸塊選擇的倒裝芯片封裝的俯視圖。圖2為圖1沿著線1-1’的橫斷面的示意圖。圖3為根據(jù)本發(fā)明一個實施例的倒裝芯片封裝的俯視圖。圖4為圖3中倒裝芯片封裝的橫斷面的示意圖。
具體實施例方式為了讓本發(fā)明之目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實施例做詳細(xì)之 說明。實施例是為說明本發(fā)明之用，并非用以限制本發(fā)明。本發(fā)明的保護(hù)范圍以所附權(quán)利 要求為準(zhǔn)。在說明書及后續(xù)的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中 具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書 及后續(xù)的權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異 來作為區(qū)分的準(zhǔn)則。在通篇說明書及后續(xù)的請求項當(dāng)中所提及的“包含”為一開放式的用 語，故應(yīng)解釋成“包含但不限定于”。以外，“耦接”一詞在此包含任何直接及間接的電氣連 接手段。因此，若文中描述一第一組件耦接于一第二組件，則代表該第一組件可直接電氣連 接于該第二組件，或透過其他組件或連接手段間接地電氣連接至該第二組件。請參考圖3和圖4。圖3為根據(jù)本發(fā)明一個實施例的倒裝芯片封裝的俯視圖。圖4 為圖3中倒裝芯片封裝的橫斷面的示意圖。如圖3和圖4所示，倒裝芯片封裝10包括載體基 板20與倒裝芯片30，倒裝芯片30安裝于載體基板20的第一表面20a上。倒裝芯片30通過 多個互連(interconnection)電耦接于載體基板20。此實施例中，互連包括第一互連以及 第二互連，第一互連可為凸塊(例如凸塊40、第一凸塊或第二凸塊，第一凸塊可為凸塊40a， 第二凸塊可為凸塊40b)、第二互連可為焊盤(例如第一焊盤或第二焊盤，第一焊盤可為焊 盤60a，第二焊盤可為焊盤60b)，其中，凸塊電耦接于倒裝芯片30，焊盤位于第一表面20a 上，焊盤電耦接于凸塊。然而，互連可以為任何其他能夠在倒裝芯片30與載體基板20之間 提供電互連的結(jié)構(gòu)，例如銅柱(copperpillar)或其他類似結(jié)構(gòu)。載體基板20可為任何適合 倒裝芯片裝配的IC載體基板或芯片載體。舉例來說，載體基板20可為印刷電路板(Printed Wiring Board, PffB) 此實施例中，倒裝芯片30可由封裝(encapsulation) 440 (例如模料 (molding compound))或底部填充(underfill)進(jìn)行囊封。封裝440或底部填充也可至少 覆蓋載體基板20的第一表面20a的一部分。同樣，倒裝芯片30可通過多個凸塊40電耦接于載體基板20，多個凸塊40應(yīng)用于 倒裝芯片30的活性表面30a。多個凸塊40可形成于相應(yīng)的凸塊區(qū)50上，凸塊區(qū)50位于倒 裝芯片30的活性表面30a上。根據(jù)本發(fā)明的實施例，凸塊區(qū)50為重新布線層(Redistributed Layer, RDL)并 且電耦接于相應(yīng)的1/0焊盤80，1/0焊盤80位于倒裝芯片30的活性表面30a的周邊。I/ 0焊盤80包括第一 1/0焊盤(例如1/0焊盤80a)與第二 1/0焊盤(例如1/0焊盤80b)。盡管在此實施例中，I/O焊盤80位于倒裝芯片30的活性表面30a的周邊，至少一部分I/O 焊盤可為選擇性位于倒裝芯片30的中間區(qū)域。RDL處理是本領(lǐng)域公知常識，因此省略更多 描述。需要了解的是，本發(fā)明也可應(yīng)用于非RDL芯片或裸晶。舉例來說，倒裝芯片30的活性表面30a上的兩個凸塊區(qū)50a與50b相應(yīng)的與載體基板20的第一表面上的兩個焊盤60a與60b對準(zhǔn)。兩個凸塊區(qū)50a與50b重新分配并且 分別產(chǎn)生于I/O焊盤80a與80b。兩個凸塊區(qū)50a與50b相應(yīng)于半導(dǎo)體封裝10的相同I/O 端，例如焊接球70或引線(lead)。兩個凸塊區(qū)50a與50b分別植入凸塊40a與40b，使得 凸塊區(qū)50a通過凸塊40a電耦接于焊盤60a，凸塊區(qū)50b通過凸塊40b電耦接于焊盤60b。 凸塊40a、凸塊區(qū)50a以及焊盤60a相應(yīng)于I/O焊盤80a。凸塊40b、凸塊區(qū)50b以及焊盤 60b相應(yīng)于I/O焊盤80b。焊盤60a與60b通過電路走線IOla與電路走線IOlb分別耦接于第一線結(jié)合導(dǎo) 腳(wire-bonding finger)(例如線結(jié)合導(dǎo)腳102a)與第三線結(jié)合導(dǎo)腳(例如線結(jié)合導(dǎo)腳 102b)。焊盤60a與60b、電路走線IOla與IOlb以及線結(jié)合導(dǎo)腳102a與102b形成于載 體基板20的第一表面上。一個實施例中，可在載體基板20的第一表面20a上提供防焊層 (solder resist layer) 150，以屏蔽電路走線IOla與101b，而暴露焊盤60a與60b以及 線結(jié)合導(dǎo)腳102a與102b。表面處理層(surface treatment layer)，例如有機(jī)焊接保護(hù) (Organic Solder Protection,0SP)層、化學(xué)銀把金層(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)層、鎳/金層或它們的組合，可形成于焊盤60a與60b 以及線結(jié)合導(dǎo)腳102a與102b的暴露的表面上，以保護(hù)它們不被氧化。第二線結(jié)合導(dǎo)腳(例如線結(jié)合導(dǎo)腳103)可靠近線結(jié)合導(dǎo)腳102a與102b。線結(jié)合 導(dǎo)腳103電耦接于半導(dǎo)體封裝10的第一 1/0端(例如焊接球70或引線)，所述焊接球通過 電路走線104以及金屬通孔(Plated Through Hole，PTH) 105位于載體基板20的第二表面 20b 上。假設(shè)選擇了 1/0焊盤80a而未選擇1/0焊盤80b，在線結(jié)合導(dǎo)腳102a與電耦接于相 應(yīng)焊接球70的線結(jié)合導(dǎo)腳103之間提供結(jié)合線120，藉此使得選擇的1/0焊盤80a與焊接球 70電耦接。因此未選擇的1/0焊盤80b與其重新分配的凸塊區(qū)50b電浮接(electrically floating)于倒裝芯片封裝之中。結(jié)合線120可為鋁線、銅線、金線或它們的組合。根據(jù)本 發(fā)明實施例，至少一部分結(jié)合線120被封裝440所覆蓋。如上所述，現(xiàn)有技術(shù)中，為了在1/0焊盤80a與80b之間切換，凸塊區(qū)50a與50b 其中之一設(shè)置為空并且不植入任何凸塊。因此，現(xiàn)有技術(shù)的方法不靈活并且其他凸塊選擇 需要額外的光罩而因此成本很高。本發(fā)明可以解決這些問題。本發(fā)明此實施例的一個特點(diǎn)在于，可以僅有一個凸塊選擇用于倒裝芯片封裝。也 就是說，相同的凸塊分配可應(yīng)用于芯片的不同連接需求。1/0焊盤(例如焊盤80a與80b) 之間的切換，可通過結(jié)合線根據(jù)特定焊接選擇(bondingoption)來完成。因此更加靈活。另 夕卜，由于僅應(yīng)用一個凸塊選擇，因此節(jié)省了用于不同凸塊版本的額外光罩的龐大花銷并且 解決了裸晶版本管理問題。除了上述描述的封裝的多1/0至單1/0端封裝(例如球或引線)配置，本發(fā)明可 應(yīng)用于封裝的單1/0至多1/0端封裝(例如球或引線)配置。另外，封裝多1/0至多1/0 端封裝也可實施采用本發(fā)明。圖3也展示了封裝的單1/0至多1/0端封裝配置。如圖3所示，相應(yīng)于I/O焊盤80c的凸塊區(qū)50c植入凸塊40c，凸塊40c電耦接于下面的焊盤60c，焊 盤60c位于載體基板20的第一表面20a上。焊盤60c通過電路走線201電耦接于線結(jié)合 導(dǎo)腳202。

兩個線結(jié)合導(dǎo)腳203a與203b可位于線結(jié)合導(dǎo)腳202附近。線結(jié)合導(dǎo)腳203a可相 應(yīng)于封裝的I/O端，例如焊接球270a或引線，而線結(jié)合導(dǎo)腳203b可相應(yīng)于封裝的I/O端， 例如焊接球270b或引線。類似的，相應(yīng)于相同I/O焊盤80c的焊接球270a與270b之間的 切換由結(jié)合線來完成。舉例來說，若選擇焊接球270a而沒有選擇焊接球270b，則在線結(jié)合 導(dǎo)腳202與線結(jié)合導(dǎo)腳203a之間提供導(dǎo)腳至導(dǎo)腳(finger-to-finger)結(jié)合線320，因此線 結(jié)合導(dǎo)腳203b與線結(jié)合導(dǎo)腳270b處于電浮接狀態(tài)。盡管此實施例中所示封裝的I/O端為焊接球，本發(fā)明中也可利用引線作為封裝的 I/O端，例如薄型四面扁平封裝(Low-Profile Quad Flat Package，LQFP)、四面扁平無引腳 (Quad Flat Non-leaded, QFN)封裝等。上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非 用來限制本發(fā)明的范疇。所屬技術(shù)領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的精神輕易完成的改變或均 等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封裝包括 載體基板；倒裝芯片，通過多個互連電耦接于所述載體基板； 所述半導(dǎo)體倒裝芯片封裝的第一輸入/輸出端；以及結(jié)合線，將所述第一輸入/輸出端電耦接于所述載體基板的第一表面上的所述多個互 連的第一互連。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封 裝進(jìn)一步包括；所述半導(dǎo)體倒裝芯片封裝的第二輸入/輸出端；其中所述結(jié)合線選擇性地將所述第一輸入/輸出端或所述第二輸入/輸出端耦接于所述第一互連。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述結(jié)合線選擇性地將 所述第一輸入/輸出端耦接于所述載體基板的所述第一表面上的所述多個互連中的所述 第一互連或第二互連。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一互連包括 第一凸塊，電耦接于所述倒裝芯片；以及第一焊盤，位于所述載體基板的所述第一表面上，其中所述第一焊盤電耦接于所述第 一凸塊；其中所述結(jié)合線將所述第一焊盤耦接于所述第一輸入/輸出端。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封 裝進(jìn)一步包括第一線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一焊盤； 第二線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一輸入/ 輸出端；其中所述結(jié)合線電耦接于所述第一線結(jié)合導(dǎo)腳與所述第二線結(jié)合導(dǎo)腳之間。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一互連包括 第一凸塊，電耦接于所述倒裝芯片；以及第一焊盤，位于所述載體基板的所述第一表面上，其中所述第一焊盤電耦接于所述第 一凸塊；以及所述第二互連包括第二凸塊，電耦接于所述倒裝芯片；以及第二焊盤，位于所述載體基板的所述第一表面上，其中所述第二焊盤電耦接于所述第 二凸塊；其中所述結(jié)合線選擇性地將所述第一焊盤或所述第二焊盤耦接于所述第一輸入/輸 出端。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封 裝進(jìn)一步包括第一線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一焊盤； 第二線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一輸入/輸出端；以及第三線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第二焊盤；其中所述結(jié)合線選擇性地耦接于所述第一線結(jié)合導(dǎo)腳與所述第二線結(jié)合導(dǎo)腳之間或 所述第三線結(jié)合導(dǎo)腳與所述第二線結(jié)合導(dǎo)腳之間。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述倒裝芯片由封裝進(jìn) 行囊封。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述封裝至少覆蓋所述 載體基板的所述第一表面的一部分。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述封裝至少覆蓋所述 結(jié)合線的一部分。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一輸入/輸出端 是焊接球，位于所述載體基板的第二表面上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述載體基板是印刷 電路板。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述結(jié)合線由鋁、銅、 金線或其組合構(gòu)成。
14.根據(jù)權(quán)利要求7所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一焊盤、所述第 二焊盤、所述第一線結(jié)合導(dǎo)腳以及所述第二線結(jié)合導(dǎo)腳由鋁、銅、金或其組合構(gòu)成。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片 封裝進(jìn)一步包括表面處理層，位于所述第一焊盤、所述第二焊盤、所述第一線結(jié)合導(dǎo)腳以及 所述第二線結(jié)合導(dǎo)腳上，其中所述表面處理層由化學(xué)鎳鈀金層、鎳/金層或其組合構(gòu)成。
16.一種半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封裝包括載體基板；倒裝芯片，安裝于所述載體基板上，所述倒裝芯片包括第一輸入/輸出焊盤與第二輸 入/輸出焊盤，所述第一輸入/輸出焊盤與所述第二輸入/輸出焊盤位于所述倒裝芯片的 活性表面上，其中所述第一輸入/輸出焊盤與所述第二輸入/輸出焊盤之間的切換由焊線 來實施。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片 封裝進(jìn)一步包括所述半導(dǎo)體倒裝芯片封裝的第一輸入/輸出端；以及結(jié)合線；其中所述倒裝芯片通過多個互連耦接于所述載體基板，所述互連包括第一互連與第二 互連，并且為了完成所述切換，所述結(jié)合線選擇性地將所述第一輸入/輸出端耦接于所述 載體基板的第一表面上相應(yīng)于所述第一輸入/輸出焊盤的所述第一互連或相應(yīng)于所述第 二輸入/輸出焊盤的所述第二互連。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一互連包括第一凸塊，電耦接于所述倒裝芯片；以及第一焊盤，位于所述載體基板的所述第一表面上，其中所述第一焊盤電耦接于所述第 一凸塊；以及其中，所述第二互連包括第二凸塊，電耦接于所述倒裝芯片；以及第二焊盤，位于所述載體基板的所述第一表面上，其中所述第二焊盤電耦接于所述第 二凸塊；其中所述結(jié)合線選擇性地將第一焊盤或第二焊盤耦接于所述第一輸入/輸出端。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片 封裝進(jìn)一步包括第一線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一焊盤；第二線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第一輸入/ 輸出端；以及第三線結(jié)合導(dǎo)腳，位于所述載體基板的所述第一表面上并且電耦接于所述第二焊盤；其中所述結(jié)合線選擇性地耦接于所述第一線結(jié)合導(dǎo)腳與所述第二線結(jié)合導(dǎo)腳之間或 所述第三線結(jié)合導(dǎo)腳與所述第二線結(jié)合導(dǎo)腳之間。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片 封裝進(jìn)一步包括所述半導(dǎo)體倒裝芯片封裝的第二輸入/輸出端；其中所述結(jié)合線選擇性地將所述第一輸入/輸出端或所述第二輸入/輸出端耦接于所 述載體基板的所述第一表面上的所述第一互連。
21.根據(jù)權(quán)利要求17所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述第一輸入/輸出端 是所述載體基板的第二表面上的焊接球。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述載體基板是印刷 電路板。
23.根據(jù)權(quán)利要求17所述的半導(dǎo)體倒裝芯片封裝，其特征在于，所述結(jié)合線由鋁、銅、 金或其組合構(gòu)成。
全文摘要
一種半導(dǎo)體倒裝芯片封裝，其特征在于，所述半導(dǎo)體倒裝芯片封裝包括載體基板；倒裝芯片，通過多個互連電耦接于所述載體基板；所述半導(dǎo)體倒裝芯片封裝的第一輸入/輸出端；以及結(jié)合線，將所述第一輸入/輸出端電耦接于所述載體基板的第一表面上的所述多個互連的第一互連。本發(fā)明效果之一在于，所提供的半導(dǎo)體倒裝芯片封裝更加靈活并且成本低。
文檔編號H01L23/485GK102034777SQ201010278219
公開日2011年4月27日 申請日期2010年9月10日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者謝東憲 申請人:聯(lián)發(fā)科技股份有限公司