專利名稱：半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法，更具體地，涉及一種利用替代柵工藝和應(yīng)力記憶技術(shù)來(lái)制造高性能半導(dǎo)體結(jié)構(gòu)的方法。
背景技術(shù)：
已知將應(yīng)力施加于場(chǎng)效應(yīng)晶體管(FET :field effect transistor)可以改進(jìn)它們的性能。當(dāng)在沿著溝道長(zhǎng)度的縱向方向(即，在電流方向)上施加應(yīng)力時(shí)，拉應(yīng)力可以提高電子遷移率(或nFET驅(qū)動(dòng)電流)，而壓應(yīng)力可以提高空穴遷移率(或pFET驅(qū)動(dòng)電流)。一種提供這種應(yīng)力的方式被稱為應(yīng)力記憶技術(shù)(SMT :stress memorization technique)，其包括在半導(dǎo)體結(jié)構(gòu)的各個(gè)部位，例如溝道區(qū)上方，形成固有應(yīng)力材料(例如，氮化硅)并進(jìn)行退火以使應(yīng)力被記憶在相應(yīng)的部位(例如柵極區(qū)或延伸區(qū))中，然后去除應(yīng)力材料。這樣，應(yīng)力得以保留并改進(jìn)電子或空穴的遷移率，從而提高半導(dǎo)體結(jié)構(gòu)的整體性能。但是，迄今為止，現(xiàn)有技術(shù)中的應(yīng)力記憶技術(shù)通常是針對(duì)先柵工藝(gate-first) 進(jìn)行的，其中在柵極之后形成和去除應(yīng)力材料。應(yīng)力材料層產(chǎn)生的一部分應(yīng)力被柵極導(dǎo)體被先前形成的柵極導(dǎo)體抵消，從而降低了應(yīng)力記憶效果。因此，還需要提供一種可以與后柵工藝(gate-last，也稱作替代柵)兼容并且進(jìn)一步增強(qiáng)應(yīng)力的應(yīng)力記憶技術(shù)。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明的目的是提供一種將應(yīng)力記憶技術(shù)與后柵工藝相結(jié)合的制造半導(dǎo)體結(jié)構(gòu)的方法。根據(jù)本發(fā)明的一個(gè)方面，提供一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括a)提供η型場(chǎng)效應(yīng)晶體管，所述晶體管包括源區(qū)、漏區(qū)和第一柵極，b)在所述η型場(chǎng)效應(yīng)晶體管上形成拉應(yīng)力層，c)去除所述第一柵極，以形成柵極開(kāi)口，d)進(jìn)行退火，使得在源區(qū)和漏區(qū)中記憶拉應(yīng)力層產(chǎn)生的應(yīng)力，e)形成第二柵極，f)去除所述拉應(yīng)力層，以及g)在所述η型場(chǎng)效應(yīng)晶體管上形成層間介質(zhì)層。優(yōu)選地，所述拉應(yīng)力層包括選自Si3N4、SiO、SiOF, SiCOH、SiO、SiCO、SiCON、SiON、 PSG和BPSG中的至少一種材料。優(yōu)選地，在步驟b)中，通過(guò)淀積工藝形成所述拉應(yīng)力層。優(yōu)選地，在步驟a)之后和步驟b)之前，通過(guò)淀積工藝形成刻蝕停止層。優(yōu)選地，所述刻蝕停止層包括SiO2。優(yōu)選地，所述第一柵極包括偽柵極導(dǎo)體和第一柵介質(zhì)層。
優(yōu)選地，在步驟C)中，通過(guò)刻蝕工藝去除所述偽柵極導(dǎo)體，以暴露柵極導(dǎo)體下面的第一柵介質(zhì)層。優(yōu)選地，通過(guò)刻蝕工藝去除第一柵介質(zhì)層，以暴露第一柵介質(zhì)層下面的襯底。優(yōu)選地，在步驟d)之后和步驟e)之前，向通過(guò)柵極開(kāi)口進(jìn)行離子注入，以形成超陡倒退阱區(qū)。優(yōu)選地，所述超陡倒退阱區(qū)包括ρ-型摻雜劑。優(yōu)選地，所述所述ρ-型摻雜劑包括硼、銦或其組合。在本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法中，利用替代柵工藝和應(yīng)力記憶技術(shù)相結(jié)合， 在去除柵極導(dǎo)體的情形下利用應(yīng)力材料原位施加應(yīng)力，能夠在源/漏區(qū)記憶更大的應(yīng)力， 從而改進(jìn)電子的遷移率，提高半導(dǎo)體結(jié)構(gòu)的整體性能。參照以下的說(shuō)明書(shū)和權(quán)利要求書(shū)，將更容易理解本發(fā)明的這些和其他特征、方面和優(yōu)點(diǎn)。


圖1示出用于本發(fā)明方法的一個(gè)實(shí)施例的初步結(jié)構(gòu)的示意性截面圖。圖2-13示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的制作方法流程的中間結(jié)構(gòu)的示意性截面圖。圖14示出根據(jù)本發(fā)明方法的一個(gè)實(shí)施例制作的半導(dǎo)體結(jié)構(gòu)的示意性截面圖。
具體實(shí)施例方式以下，通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)的各種結(jié)構(gòu)的俯視圖、截面圖及透視圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。根據(jù)本發(fā)明的實(shí)施例，提供了一種利用替代柵工藝和應(yīng)力記憶技術(shù)來(lái)制造高性能半導(dǎo)體結(jié)構(gòu)的方法，該方法能夠在源/漏區(qū)記憶更大的應(yīng)力，從而改進(jìn)電子的遷移率，提高半導(dǎo)體結(jié)構(gòu)的整體性能。圖1示出用于本發(fā)明方法的一個(gè)實(shí)施例的初步結(jié)構(gòu)的示意性截面圖。該初步結(jié)構(gòu)為η型場(chǎng)效應(yīng)晶體管(nFET) 100。圖1所示的nFETlOO已經(jīng)對(duì)襯底10 完成了初始處理，諸如常規(guī)淺溝槽隔離(STI) 12的形成、阱注入、柵介質(zhì)層14的形成、偽柵極導(dǎo)體16的形成、以及第一側(cè)墻18的形成。圖2-13示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的制作方法流程的中間結(jié)構(gòu)的示意性截面圖。參考圖2，在根據(jù)本發(fā)明方法的一個(gè)實(shí)施例中，優(yōu)選地，對(duì)初始結(jié)構(gòu)nFET 100 進(jìn)行延伸注入(extension implantation)。可選地，還可以進(jìn)行暈圈注入(halo implantation) 0
延伸注入包括采用偽柵極導(dǎo)體16和第一側(cè)墻18為掩膜，沿著箭頭202所示的方向注入摻雜劑，在偽柵極導(dǎo)體16和第一側(cè)墻18的兩側(cè)，于襯底10的暴露部分形成延伸區(qū)
20。對(duì)于根據(jù)本發(fā)明實(shí)施例的nFET，可以采用η-型摻雜劑例如砷(As)、磷⑵或其組合進(jìn)行延伸注入。延伸區(qū)20用于降低電場(chǎng)峰值，控制短溝道效應(yīng)。暈圈注入包括再次采用偽柵極導(dǎo)體16和第一側(cè)墻18為掩膜，沿著箭頭204所示的方向以一定的傾角注入摻雜劑，從而在襯底10中柵介質(zhì)14下方的相應(yīng)位置形成暈圈區(qū)
21。對(duì)于根據(jù)本發(fā)明實(shí)施例的nFET，可以采用ρ-型摻雜劑例如硼(B或BF2)、銦(In)或其組合進(jìn)行暈圈注入。這里，暈圈區(qū)21主要用于阻擋后面形成源/漏區(qū)24(如后面圖3所示)向溝道區(qū)擴(kuò)散，從而控制短溝道效應(yīng)。參考圖3，在偽柵極導(dǎo)體16和第一側(cè)墻18的兩側(cè)形成第二側(cè)墻22，并且形成源/ 漏區(qū)24。例如，通過(guò)常規(guī)的淀積工藝，如物理氣相淀積(PVD)、化學(xué)氣相淀積(CVD)、原子層淀積(ALD)或?yàn)R射等，在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成第二側(cè)墻材料，然后進(jìn)行各向異性刻蝕，優(yōu)選反應(yīng)離子刻蝕(RIE)，來(lái)形成如圖3所示的第二側(cè)墻22。所述第二側(cè)墻22的材料與第一側(cè)墻18的材料可以相同，也可以不同。優(yōu)選地，所述第二側(cè)墻22可以包括Si3N4。在后續(xù)步驟中，第二側(cè)墻22可以起到掩膜和/或刻蝕保護(hù)層的作用。采用偽柵極導(dǎo)體16和第二側(cè)墻22為掩膜，沿著箭頭206所示的方向進(jìn)行離子注入，在偽柵極導(dǎo)體16和第二側(cè)墻22組成的柵極區(qū)的兩側(cè)，襯底10的暴露部分形成源/漏區(qū)24。對(duì)于根據(jù)本發(fā)明實(shí)施例的nFET，可以采用n_型摻雜劑例如砷(As)、磷⑵或其組合進(jìn)行源/漏區(qū)注入。典型地，源/漏區(qū)M與延伸區(qū)20所用摻雜劑的極性相同，但是所選用的具體摻雜劑種類以及摻雜濃度可以相同也可以不同。參照?qǐng)D4，在圖3所示的半導(dǎo)體結(jié)構(gòu)上依次形成刻蝕停止層沈和拉應(yīng)力層觀。這里，例如，可以通過(guò)前面所述的淀積工藝形成各層。典型地，所述刻蝕停止層沈可以包括SiO2,所述拉應(yīng)力層28可以包括選自Si3N4、SiO, SiOF、SiCOH, SiO, SiCO, SiCON, SiON、PSG和BPSG中的至少一種材料。可選地，也可以采用熱氧化方法形成刻蝕停止層26。參照?qǐng)D5，對(duì)拉應(yīng)力層28進(jìn)行平面化處理，例如采用CMP (化學(xué)機(jī)械拋光)來(lái)實(shí)現(xiàn)。 該平面化處理停止在刻蝕停止層26上，從而獲得了半導(dǎo)體結(jié)構(gòu)的平整表面。參照?qǐng)D6，依次刻蝕(例如反應(yīng)離子刻蝕，RIE)偽柵極導(dǎo)體16上方的刻蝕停止層和偽柵極導(dǎo)體16，并停止在柵介質(zhì)層14上，以形成柵極開(kāi)口 30?？蛇x地，也可以進(jìn)一步刻蝕柵介質(zhì)層14并停止在柵介質(zhì)層14下方的襯底10上。進(jìn)行退火，使得半導(dǎo)體結(jié)構(gòu)能夠記憶來(lái)自拉應(yīng)力層觀的應(yīng)力，并且激活延伸區(qū)20 和源/漏區(qū)M (以及暈圈區(qū)21，如果有的話)中的雜質(zhì)，同時(shí)修復(fù)半導(dǎo)體材料體內(nèi)和表面的缺陷。在本發(fā)明的一個(gè)實(shí)施例中，可以在例如約1000°C進(jìn)行快速熱退火(RTA)，熱退火過(guò)程持續(xù)0-約1秒。根據(jù)本發(fā)明的制造半導(dǎo)體的方法，通過(guò)淀積拉應(yīng)力層，刻蝕去除偽柵極導(dǎo)體，繼而退火來(lái)記憶應(yīng)力。由于不存在偽柵極導(dǎo)體，應(yīng)力將集中到源/漏區(qū)，較之現(xiàn)有技術(shù)中與先柵技術(shù)相結(jié)合的應(yīng)力記憶技術(shù)，可以實(shí)現(xiàn)更強(qiáng)的應(yīng)力記憶效果。從圖6可以看出，經(jīng)過(guò)退火之后，延伸區(qū)20向柵介質(zhì)14下方的溝道區(qū)發(fā)生擴(kuò)散。
5
參照?qǐng)D7，在圖6所示半導(dǎo)體結(jié)構(gòu)上整體形成高K介質(zhì)層32，例如，可以通過(guò)前面所述的淀積工藝來(lái)實(shí)現(xiàn)?？蛇x地，可以在淀積高K介質(zhì)層32之后進(jìn)行退火激活操作，以修復(fù)高K介質(zhì)層的分子結(jié)構(gòu)，從而改善高K介質(zhì)層的的分子結(jié)構(gòu)，從而改善高K介質(zhì)層的和可靠性。高K介質(zhì)層32的非限制性的例子包括鉿基材料(如Hf02、HfSi0、HfSi0N、HfTa0、 HfTiO或Hf7r0)、氧化鋯、氧化鑭、氧化鈦、BST (鈦酸鋇鍶)或PZT (鋯鈦酸鉛)。優(yōu)選地，可以沿著圖7中箭頭302的方向向柵極開(kāi)口 30進(jìn)行離子注入，然后退火(例如激光退火)，以激活注入的雜質(zhì)，從而在襯底10的柵介質(zhì)14下方的相應(yīng)位置形成 SSRff (超陡倒退阱區(qū)，super-steep-retrograded well) 34，如圖 8 所示。柵極開(kāi)口 30提供了 SSRW區(qū)的離子注入的窗口。這里，優(yōu)選地，SSRW注入所用的摻雜劑與延伸注入所用的摻雜劑類型相反。例如，對(duì)于n-MOSFET，可以選用ρ-型摻雜劑，例如硼(B或BF2)、銦(In)或其組合進(jìn)行SSRW注入。在最終得到的超陡倒退摻雜阱區(qū)34中，可以是兩個(gè)相互分開(kāi)的暈圈，也可以是兩個(gè)相互交疊的暈圈(圖中未示出)。通過(guò)形成暈圈超陡倒退阱區(qū)，利用暈圈超陡倒退阱區(qū)中摻雜濃度隨柵極長(zhǎng)度的變化來(lái)實(shí)現(xiàn)柵極對(duì)溝道區(qū)的有效控制，能夠更好地抑制短溝道效應(yīng)，改善半導(dǎo)體結(jié)構(gòu)的性能。需要指出的是，在半導(dǎo)體結(jié)構(gòu)中，柵極長(zhǎng)度對(duì)暈圈超陡倒退阱區(qū)中摻雜峰值濃度產(chǎn)生重要影響。與柵極長(zhǎng)度較長(zhǎng)的半導(dǎo)體結(jié)構(gòu)相比，在柵極長(zhǎng)度較短的半導(dǎo)體結(jié)構(gòu)中，暈圈超陡倒退阱區(qū)中的摻雜峰值濃度更高，暈圈超陡倒退阱區(qū)的摻雜效果更好。在本發(fā)明的實(shí)施例中，由于柵極開(kāi)口 30提供了離子注入的窗口，并且位于拉應(yīng)力層觀表面上的高K介質(zhì)層32提供了硬掩膜，因此上述SSRW注入可以在原位進(jìn)行，從而減少了掩膜數(shù)量并簡(jiǎn)化了工藝。參照?qǐng)D9，形成新的柵極導(dǎo)體層36，例如可以通過(guò)前面所述的淀積工藝來(lái)實(shí)現(xiàn)，所述柵極導(dǎo)體層36覆蓋整個(gè)半導(dǎo)體結(jié)構(gòu)。對(duì)柵極導(dǎo)體層36和高K層32進(jìn)行平面化處理，例如采用CMP(化學(xué)機(jī)械拋光)來(lái)實(shí)現(xiàn)。該平面化處理停止在拉應(yīng)力層觀上，從而獲得了半導(dǎo)體結(jié)構(gòu)的平整表面。所述柵極導(dǎo)體層36可以包括但不限于金屬、金屬合金、金屬氮化物和金屬硅化物，以及它們的層疊物和組合物。這里，柵極導(dǎo)體層36優(yōu)選包括功函數(shù)金屬層和柵極金屬層的層疊物；所述功函數(shù)金屬層的非限制的例子包括TiN、TiAlN、TaN或TaAlN中的一種或其組合。如果存在功函數(shù)金屬層，則該層位于柵極金屬層和柵介質(zhì)層之間。參照?qǐng)D10，去除拉應(yīng)力層28。例如可以通過(guò)濕法刻蝕來(lái)實(shí)現(xiàn)，刻蝕停止在刻蝕停止層沈上。這里，歷經(jīng)前面的操作步驟之后，刻蝕停止層沈已經(jīng)變得非常薄，甚至可以忽略不計(jì)，所以圖中不再示出。然后，如圖11所示，可選地，在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成薄的第一保護(hù)層38，優(yōu)選氮化硅，例如可以通過(guò)淀積工藝來(lái)實(shí)現(xiàn)。進(jìn)一步地，例如通過(guò)淀積工藝，在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成層間介質(zhì)層(ILD， inter-layer dielectric) 40，并且進(jìn)行平坦化處理，例如CMP，停止在柵極導(dǎo)體36上。這里，層間介質(zhì)層40優(yōu)選包括二氧化硅，也可以包括各種摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)。參考圖12-14，對(duì)圖11所示的半導(dǎo)體結(jié)構(gòu)進(jìn)行常規(guī)的接觸孔形成工藝和硅化物形成工藝。如圖12所示，在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成第二保護(hù)層42，例如可以通過(guò)淀積工藝來(lái)實(shí)現(xiàn)。典型地，第二保護(hù)層42可以包括氮化硅，其厚度為約IOnm-約20nm。在圖12中，可選地，在形成有第二保護(hù)層42的半導(dǎo)體結(jié)構(gòu)上形成掩膜(例如光刻膠)，將所述掩膜圖案化，并進(jìn)行刻蝕，以在層間介電層40中的預(yù)定位置，形成接觸孔44。所述接觸孔44穿過(guò)第二保護(hù)層42、層間介電層40和第一保護(hù)層38 (如果存在該層)。在接觸孔44的底部，暴露出襯底10。之后，如圖13所示，例如通過(guò)淀積工藝來(lái)形成金屬層，所述金屬填充接觸孔44并且覆蓋第二保護(hù)層42。典型地，所述金屬層的厚度為約3nm-約lOnm。所述金屬優(yōu)選包括 NiPt0進(jìn)行退火工藝，例如在約250°C -約500°C進(jìn)行，以使所填充的金屬與其下方的硅反應(yīng)，形成硅化物層46。這里，硅化物層46優(yōu)選包括NiPtSi。硅化物層46可以降低源/漏區(qū)M與后面形成的接觸孔中的金屬插頭48(如后面圖14所示)之間的接觸電阻。然后，例如通過(guò)濕法刻蝕(例如采用含有硫酸的溶液)，選擇性去除未反應(yīng)的金
jM ο如圖14所示，在接觸孔44中形成金屬插頭48，使得金屬插頭48分別與其下方相應(yīng)位置的硅化物區(qū)域46相接觸。在這一步驟中，可以首先淀積襯里(圖中未示出，例如，TiN、TaN、Ta或Ti)，然后再淀積導(dǎo)電金屬(例如，Ti、Al、TiAl、Cu、W等)，最后再對(duì)金屬進(jìn)行平面化處理(例如CMP)。在本發(fā)明的制造半導(dǎo)體結(jié)構(gòu)的方法中，結(jié)合了替代柵工藝和應(yīng)力記憶技術(shù)。在產(chǎn)生應(yīng)力(即圖6所示的步驟)時(shí)已經(jīng)去除了偽柵極導(dǎo)體，因此，應(yīng)力將集中在源/漏區(qū)，從而增強(qiáng)了應(yīng)力記憶效應(yīng)，改進(jìn)電子的遷移率，提高半導(dǎo)體結(jié)構(gòu)的整體性能。盡管以上實(shí)施例描述了圖14所示的特定的半導(dǎo)體結(jié)構(gòu)，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，可以將上述的替代柵工藝和應(yīng)力記憶技術(shù)應(yīng)用于期望利用應(yīng)力提高電子遷移率的各種半導(dǎo)體器件。在以上的描述中，對(duì)于一些常規(guī)操作的技術(shù)細(xì)節(jié)并沒(méi)有作出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)現(xiàn)有技術(shù)中的各種手段，來(lái)形成所需形狀的層、區(qū)域等。 另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。以上描述只是為了示例說(shuō)明和描述本發(fā)明，而非意圖窮舉和限制本發(fā)明。因此，本發(fā)明不局限于所描述的實(shí)施例。本發(fā)明的范圍由所附權(quán)利要求書(shū)及其等價(jià)物限定。在不脫離本發(fā)明范圍的前提下，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括a)提供η型場(chǎng)效應(yīng)晶體管，所述晶體管包括源區(qū)、漏區(qū)和第一柵極，b)在所述η型場(chǎng)效應(yīng)晶體管上形成拉應(yīng)力層，c)去除所述第一柵極，以形成柵極開(kāi)口，d)進(jìn)行退火，使得在源區(qū)和漏區(qū)中記憶拉應(yīng)力層產(chǎn)生的應(yīng)力，e)形成第二柵極，f)去除所述拉應(yīng)力層，以及g)在所述η型場(chǎng)效應(yīng)晶體管上形成層間介質(zhì)層。
2.如權(quán)利要求1所述的方法，其中，所述拉應(yīng)力層包括選自Si3N4,SiO, SiOF、SiCOH, SiO、SiCO, SiCON、SiON、PSG 和 BPSG 中的至少一種材料。
3.如權(quán)利要求1所述的方法，其中，在步驟b)中，通過(guò)淀積工藝形成所述拉應(yīng)力層。
4.如權(quán)利要求1所述的方法，其中，在步驟a)之后和步驟b)之前，通過(guò)淀積工藝形成刻蝕停止層。
5.如權(quán)利要求4所述的方法，其中，所述刻蝕停止層包括Si02。
6.如權(quán)利要求1所述的方法，其中，所述第一柵極包括偽柵極導(dǎo)體和第一柵介質(zhì)層。
7.如權(quán)利要求6所述的方法，其中，在步驟c)中，通過(guò)刻蝕工藝去除所述偽柵極導(dǎo)體， 以暴露偽柵極導(dǎo)體下面的第一柵介質(zhì)層。
8.如權(quán)利要求7所述的方法，其中，通過(guò)刻蝕工藝去除第一柵介質(zhì)層，以暴露第一柵介質(zhì)層下面的襯底。
9.如權(quán)利要求1所述的方法，其中，在步驟d)之后和步驟e)之前，還包括以下步驟 通過(guò)柵極開(kāi)口進(jìn)行離子注入，以形成超陡倒退阱區(qū)。
10.如權(quán)利要求9所述的方法，其中，所述超陡倒退阱區(qū)包括ρ-型摻雜劑。
11.如權(quán)利要求10所述的方法，其中，所述ρ-型摻雜劑包括硼、銦或其組合。
全文摘要
本申請(qǐng)公開(kāi)了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括a)提供n型場(chǎng)效應(yīng)晶體管，所述晶體管包括源區(qū)、漏區(qū)和第一柵極，b)在所述n型場(chǎng)效應(yīng)晶體管上形成拉應(yīng)力層，c)去除所述第一柵極，以形成柵極開(kāi)口，d)進(jìn)行退火，使得在源區(qū)和漏區(qū)中記憶拉應(yīng)力層產(chǎn)生的應(yīng)力，e)形成第二柵極，f)去除所述拉應(yīng)力層，以及g)在所述n型場(chǎng)效應(yīng)晶體管上形成層間介質(zhì)層。本發(fā)明的方法利用替代柵工藝和應(yīng)力記憶技術(shù)，在源/漏區(qū)記憶更大的應(yīng)力，從而改進(jìn)電子的遷移率，提高半導(dǎo)體結(jié)構(gòu)的整體性能。
文檔編號(hào)H01L21/336GK102386095SQ20101026926
公開(kāi)日2012年3月21日 申請(qǐng)日期2010年8月31日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所