專利名稱：金屬柵層/高k柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法。
背景技術(shù)：
隨著半導(dǎo)體器件的特征尺寸進(jìn)入到45nm技術(shù)節(jié)點(diǎn)以后，為了減小柵隧穿電流，降低器件的功耗，并徹底消除多晶硅耗盡效應(yīng)和PM0SFET (P型金屬一氧化物一半導(dǎo)體場效應(yīng)晶體管)中B擴(kuò)散引起的可靠性問題，緩解費(fèi)米能級釘扎效應(yīng)，采用高K (介電常數(shù))/金屬柵材料代替?zhèn)鹘y(tǒng)的Si02/poly(多晶硅)結(jié)構(gòu)已經(jīng)成為了必然的選擇。為了降低刻蝕的難度，避免后續(xù)源/漏離子注入等工藝對金屬柵電極的影響，以及引入高K和金屬柵材料后不過多地增加原有CMOS (互補(bǔ)性金屬氧化物半導(dǎo)體場效應(yīng)晶體管)工藝的復(fù)雜性，一般采用多晶硅/金屬柵的疊層結(jié)構(gòu)代替純金屬柵電極，形成在多晶硅柵和高K介質(zhì)間插入一薄層金屬柵的疊層結(jié)構(gòu)。金屬柵層/高K柵介質(zhì)層疊層結(jié)構(gòu)的刻蝕工藝是高K、金屬柵材料實(shí)際應(yīng)用到 CMOS工藝的主要挑戰(zhàn)之一。由于高K、金屬柵材料的刻蝕產(chǎn)物的揮發(fā)性較差，采用現(xiàn)有的適用于多晶硅柵刻蝕的工藝不易得到陡直的刻蝕剖面。另外，對于多晶硅/金屬柵層/高K 柵介質(zhì)層的疊層結(jié)構(gòu)，在刻蝕金屬柵層/高K柵介質(zhì)層疊層結(jié)構(gòu)的過程中不僅要得到陡直的金屬柵層/高K柵介質(zhì)層剖面還要保持多晶硅的剖面不受到破壞。而且，納米級CMOS器件要求金屬柵層/高K柵介質(zhì)層疊層結(jié)構(gòu)刻蝕對Si襯底的損失要低于lnm。所以，開發(fā)出一種適用于金屬柵層/高K柵介質(zhì)層疊層結(jié)構(gòu)的刻蝕工藝是實(shí)現(xiàn)這些新材料集成的關(guān)鍵之

發(fā)明內(nèi)容
本發(fā)明提供的金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法，能夠得到較好的柵極疊層結(jié)構(gòu)的刻蝕剖面，改善器件的性能。本發(fā)明提供的金屬柵層/高K柵介質(zhì)層的刻蝕方法，包括在半導(dǎo)體襯底上依次形成界面層、高K柵介質(zhì)層、金屬柵層、多晶硅層和硬掩膜層；根據(jù)需要形成的柵極圖案對所述硬掩膜層和多晶硅層進(jìn)行刻蝕；采用預(yù)刻、主刻和過刻工藝對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行刻蝕；其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行主刻時(shí)，采用包括 BCl3和SF6的混合氣體作為工藝氣體。其中，所述混合氣體中還可以進(jìn)一步加入02、NjPAr中的一種或多種的混合氣體?？蛇x地，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行預(yù)刻時(shí)，可以采用Ar或者 Ar與Cl2的混合氣體作為工藝氣體；其中Cl2與Ar的比率小于等于1 ；并且預(yù)刻步驟的工藝條件可以優(yōu)選為上電極功率為200-450W，下電極功率為40-160W，壓強(qiáng)為6_15mt，氣體的總流量為40-100SCCm，腔體和電極的溫度控制在50-80°C?？蛇x地，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行過刻時(shí)，采用包括BCl3的
3工藝氣體；所述工藝氣體中可以進(jìn)一步包括Ar或&中至少一種，工藝氣體中Ar與BCl3的比率為小于等于2 3，O2與BCl3的比率為小于等于1 7;此外，過刻步驟的工藝條件可以優(yōu)選為上電極功率為100-200W，下電極功率為0-80W，壓強(qiáng)為4-8mt，刻蝕氣體的總流量為50-100SCCm，腔體和電極的溫度控制在50-80°C。可選地，主刻步驟的工藝條件可以為上電極功率為120-300W，下電極功率為 40-150W,壓強(qiáng)為4-10mt，刻蝕氣體的總流量為50-100sCCm，腔體和電極的溫度控制在 50-80 "C。在本發(fā)明的實(shí)施例中，高K介質(zhì)層的材料包括HfA10N、HfSiAlON, HfTaAlON, HfTiA10N、Hf0N、HfSi0N、HfFa0N、HfFi0N中的任一種或多種的組合，金屬柵層的材料可以包括TaN、TiN, MoN, Ru、Mo中的任一種或多種的組合。本發(fā)明提出的金屬柵層/高K柵介質(zhì)的疊層結(jié)構(gòu)的刻蝕方法，通過優(yōu)化刻蝕工藝條件，采用BCl3和SF6的混合氣體進(jìn)行金屬柵層/高K柵介質(zhì)材料刻蝕時(shí)，在BCl3中加入 SF6氣體或加入SF6與02、N2, Ar中的一種或多種氣體的混合氣體不僅可以改善金屬柵的刻蝕剖面，還可以提高金屬柵材料對高K材料的選擇比；采用包括BCl3氣體的過刻條件不僅可以完全去除高K材料而且因BCl3氣體可以與Si襯底形成Si-B鍵而提高刻蝕過程中對 Si襯底的選擇比。本發(fā)明提出的金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法，可以滿足高K、金屬柵材料刻蝕工藝的需要，能夠與現(xiàn)有的CMOS工藝兼容。


通過以下參照附圖對本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中圖1-5為根據(jù)本發(fā)明實(shí)施例的金屬柵層/高K柵介質(zhì)層的刻蝕方法各個(gè)步驟對應(yīng)的截面示意圖；圖6為本發(fā)明實(shí)施例刻蝕TaN(33nm) /HfSiON的疊層結(jié)構(gòu)的掃描電鏡圖；圖7為本發(fā)明實(shí)施例對刻蝕后的TaN金屬柵(Ilnm)/HfSiON高K介質(zhì)疊層結(jié)構(gòu)的表面的XPS(X光電子能譜)分析。
具體實(shí)施例方式以下，通過附圖中示出的具體實(shí)施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實(shí)施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對位置的區(qū)域/層。圖1-5詳細(xì)示出了根據(jù)本發(fā)明實(shí)施例進(jìn)行金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法中各步驟對應(yīng)的結(jié)構(gòu)截面圖。以下，將參照這些附圖來對根據(jù)本發(fā)明實(shí)施例的各個(gè)步驟予以詳細(xì)說明。
參考圖1，首先提供半導(dǎo)體襯底100。襯底100可以包括任何適合的半導(dǎo)體襯底材料，具體可以是但不限于硅、鍺、鍺化硅、SOI (絕緣體上硅)、碳化硅、砷化鎵或者任何III / V 族化合物半導(dǎo)體等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計(jì)要求(例如P型襯底或者η型襯底)，半導(dǎo)體襯底100可以包括各種摻雜配置。此外，半導(dǎo)體襯底100可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能。本發(fā)明的實(shí)施例以Si襯底為例。在半導(dǎo)體襯底100上依次形成界面層101、高K柵介質(zhì)層102、金屬柵層103、多晶硅層104以及硬掩模層105。界面層101例如可以是SiO2，可以通過熱氧化(RTO)或淀積方法形成。高K柵介質(zhì)層102的形成材料可以包括HfA10N、HfSiA10N、HfTaA10N、HfTiA10N、 HfON, HfSiON、HfTaON, HfTiON中的任一種或多種的組合。金屬柵層103的材料可以包括 TaN、TiN、M0N、Ru、M0中的任一種或多種的組合。高K柵介質(zhì)層102和金屬柵層103可以通過PVD (物理氣相淀積)、CVD (化學(xué)氣相淀積)、ALD (原子層淀積)、PLD (脈沖激光淀積)、 MOCVD (金屬有機(jī)化學(xué)氣相淀積),PEALD (等離子體增強(qiáng)原子層淀積)、MBE (分子束淀積)等方法形成，優(yōu)選采用PVD方法，但本發(fā)明對此不做限制?？梢圆捎肔PCVD(低壓化學(xué)氣相淀積)方法或其他方法形成多晶硅層104。硬掩模層105可以通過低溫?zé)嵫趸に囆纬蒘iO2 得到，或者也可以采用不同的方法形成其他介質(zhì)材料，如Si3N4，用于保護(hù)下面的多晶硅層 104。如圖2所示，在刻蝕之前，首先在硬掩模層105上旋涂一層光刻膠，并根據(jù)要形成的柵極圖案對光刻膠進(jìn)行圖案化，以形成光刻膠圖案106，并將未反應(yīng)的光刻膠去除。接著，如圖3所示，形成光刻膠圖案106后，分別對硬掩膜層105和多晶硅104進(jìn)行高選擇比的各向異性刻蝕，如干法刻蝕，例如可以采用RIE (反應(yīng)離子刻蝕)方法進(jìn)行刻蝕。在刻蝕完硬掩膜層105之后，可以將光刻膠圖案106去除，然后再刻蝕多晶硅層104。 多晶硅層104刻蝕后，得到陡直的多晶硅刻蝕剖面并且該刻蝕停止在金屬柵層103上。然后，通過預(yù)刻、主刻、過刻工藝對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行高選擇比的各向異性刻蝕。具體地，進(jìn)行金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的預(yù)刻步驟，可以采用干法刻蝕，例如RIE、PlaSma(等離子體)刻蝕、ICP(感應(yīng)耦合等離子體)刻蝕或其他的刻蝕方法。 在這個(gè)步驟中，可以采用Ar或者Ar與Cl2的混合氣體作為工藝氣體進(jìn)行刻蝕。優(yōu)選地，Cl2 與Ar的比率小于等于1。以反應(yīng)離子刻蝕為例，刻蝕中可選的工藝條件是上電極功率為 200-450W，下電極功率為40-160W，壓強(qiáng)為6_15mt，氣體的總流量為40-100sccm，腔體和電極的溫度控制在50-80°C。預(yù)刻步驟后，去除了金屬柵層103表面存在的氧化層，并在金屬柵層103中引入損傷，從而利于后續(xù)主刻步驟的進(jìn)行。接著，對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行主刻步驟，可以采用干法刻蝕， 例如RIE、PlaSma刻蝕、ICP刻蝕方法或其他的刻蝕方法。這個(gè)步驟主要刻蝕金屬柵層103。 可以采用包括BCl3和SF6的混合氣體作為工藝氣體，在BCl3中加入SF6氣體不僅可以改善金屬柵的刻蝕剖面，還可以提高金屬柵材料對高K材料的選擇比。優(yōu)選地，還可以進(jìn)一步在工藝氣體中加入02、N2和Ar中的任一種或多種的組合，以便更好地控制刻蝕速率和刻蝕的均勻性，進(jìn)一步提高刻蝕剖面的陡直度，并提高金屬柵層對高K柵介質(zhì)層的選擇比。以反應(yīng)離子刻蝕為例，主刻步驟中可以優(yōu)選以下的工藝條件上電極功率為120-300W，下電極功率為40-150W，壓強(qiáng)為4-10mt，刻蝕氣體的總流量為50-100sCCm，腔體和電極的溫度控制在50-80 "C。主刻步驟的刻蝕結(jié)果是將金屬柵層104去除，形成了如圖4所示的結(jié)果。采用本發(fā)明實(shí)施例的主刻步驟，被刻蝕后的金屬柵層103形成了陡直的刻蝕剖面。最后，對高K柵介質(zhì)層進(jìn)行過刻，可以采用干法刻蝕，例如RIE、PlaSma刻蝕、ICP刻蝕方法或其他的刻蝕方法。過刻步驟中可以采用含有BCl3的氣體作為工藝氣體。采用BCl3 氣體的過刻條件不僅可以完全去除高K材料而且因BCl3氣體可以與Si襯底形成Si-B鍵而提高刻蝕過程中對Si襯底的選擇比。并且優(yōu)選地，工藝氣體中還可以進(jìn)一步包括Ar或 O2中至少一種，能夠進(jìn)一步提高刻蝕的均勻性和對Si襯底的選擇比。優(yōu)選地，工藝氣體中 BCl3與02、々1·混合氣體中Ar與BCl3的比率為小于等于2 3，O2與BCl3的比率為小于等于 1 7。以反應(yīng)離子刻蝕為例，過刻步驟中優(yōu)選采用的工藝條件為上電極功率為100-200W， 下電極功率為0-80W，壓強(qiáng)為4-8mt，刻蝕氣體的總流量為50-100sCCm，腔體和電極的溫度控制在50-80°C。過刻中，除了高K柵介質(zhì)層102，進(jìn)一步地，界面層101也可以被刻蝕?？涛g后形成了如圖5所示的結(jié)構(gòu)。采用本發(fā)明實(shí)施例的過刻步驟，被刻蝕后的高K柵介質(zhì)層 102和界面層101形成了陡直的刻蝕剖面。如圖6所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例得到的刻蝕結(jié)果的電鏡觀察結(jié)果示意圖。 在這個(gè)實(shí)施例中，采用的是Si02/Ploy(多晶硅)/TaN/HfSiON/SiOx/Si疊層結(jié)構(gòu)，其中SW2 作為硬掩膜，厚度為65nm，多晶硅厚度為llOnm，金屬柵層采用TaN，厚度為30nm，HfSiON作為高K柵介質(zhì)層，厚度為3nm，SiOx為界面層，以Si為半導(dǎo)體襯底。在柵極刻蝕過程中，優(yōu)化預(yù)刻、主刻、過刻的刻蝕條件，如刻蝕氣體的比率、上下電極功率、氣體壓力以及腔體和電極的溫度等參數(shù)對TaN/HfSiON的疊層結(jié)構(gòu)進(jìn)行高選擇比的各向異性刻蝕刻蝕，為了看清楚界面，刻蝕后還在樣品表面淀積了 40nm的SiN材料。圖6中發(fā)亮的白色部分的金屬柵層， 其上方為多晶硅層，其下方為高K柵介質(zhì)層。從圖6可以看出，刻蝕后，多晶硅層和金屬柵層的刻蝕剖面都是陡直的，無刻蝕殘余，并且該刻蝕工藝對Si襯底的損耗較少。在本發(fā)明的另一實(shí)施例中，將上述實(shí)施例中的金屬柵層TaN改變?yōu)閘lnm。同樣通過優(yōu)化預(yù)刻、主刻、過刻的刻蝕條件，如刻蝕氣體的比率、上下電極功率、氣體壓力以及腔體和電極的溫度等參數(shù)對TaN/HfSiON的疊層結(jié)構(gòu)進(jìn)行高選擇比的各向異性刻蝕刻蝕后，對刻蝕后的樣品表面進(jìn)行XPS(X光電子能譜)分析，分析結(jié)果如圖7所示。其中，曲線A表示只采用主刻工藝后得到的Hf元素強(qiáng)度分析，曲線B表示在主刻加過刻工藝后的Hf元素強(qiáng)度分析。可以看出，只采用適用于該結(jié)構(gòu)的優(yōu)化的主刻條件刻蝕后，被刻處還存在Hf元素， 這說明主刻后樣品還存在HfSiON高K介質(zhì)，沒有刻蝕到Si襯底的表面；加上優(yōu)化的BCl3/ Ar氣體的過刻后，樣品表面已經(jīng)不存在Hf元素，說明HfSiON高K材料已經(jīng)完全去除，實(shí)現(xiàn)了 TaN/HfSiON疊層結(jié)構(gòu)的完全去除。綜上所述，本發(fā)明實(shí)施例的金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法，可以滿足高K/金屬柵材料刻蝕工藝的需要，刻蝕后不僅得到了陡直的刻蝕剖面而對Si襯底的損失很少，為實(shí)現(xiàn)高K/金屬柵的集成提供了必要保證。此外，本發(fā)明提出的金屬柵/高K 介質(zhì)疊層結(jié)構(gòu)的刻蝕方法，與現(xiàn)有的CMOS工藝兼容性較高。此外，納米級CMOS器件要求金屬柵/高K疊層結(jié)構(gòu)刻蝕對Si襯底的損失要低于 lnm。本發(fā)明的實(shí)施例采用的方法能夠達(dá)到這個(gè)要求。本發(fā)明所提供的金屬柵/高K介質(zhì)疊層結(jié)構(gòu)的刻蝕方法更適于納米級CMOS器件中高K、金屬柵的集成，更符合超大規(guī)模集成電路的內(nèi)在要求和發(fā)展方向。在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過現(xiàn)有技術(shù)中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實(shí)施例對本發(fā)明予以了說明。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。 不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法，包括在半導(dǎo)體襯底上依次形成界面層、高K柵介質(zhì)層、金屬柵層、多晶硅層和硬掩膜層；根據(jù)需要形成的柵極圖案對所述硬掩膜層和多晶硅層進(jìn)行刻蝕；采用預(yù)刻、主刻和過刻工藝對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行刻蝕；其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行主刻時(shí)，采用包括BCl3和SF6的混合氣體作為工藝氣體。
2.根據(jù)權(quán)利要求1所述的刻蝕方法，其中，在進(jìn)行主刻時(shí)，所述混合氣體進(jìn)一步包括 02、N2和Ar中的任一種或多種的組合。
3.根據(jù)權(quán)利要求1所述的刻蝕方法，其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行預(yù)刻時(shí)，采用Ar或者Ar與Cl2的混合氣體作為工藝氣體。
4.根據(jù)權(quán)利要求3所述的刻蝕方法，其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行預(yù)刻時(shí)，Cl2與Ar的比率小于等于1。
5.根據(jù)權(quán)利要求3或4所述的刻蝕方法，其中，預(yù)刻步驟的工藝條件為上電極功率為 200-450W，下電極功率為40-160W，壓強(qiáng)為6_15mt，氣體的總流量為40-100sccm，腔體和電極的溫度控制在50-80°C。
6.根據(jù)權(quán)利要求1所述的刻蝕方法，其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行過刻時(shí)，采用含有BCl3的工藝氣體。
7.根據(jù)權(quán)利要求6所述的刻蝕方法，其中，所述工藝氣體中進(jìn)一步包括Ar或&中至少一種。
8.根據(jù)權(quán)利要求7所述的刻蝕方法，其中，所述工藝氣體中BCl3與02、Ar混合氣體中 Ar與BCl3的比率為小于等于2 3，O2與BCl3的比率為小于等于1 7。
9.根據(jù)權(quán)利要求6或7或8所述的刻蝕方法，其中，過刻步驟的工藝條件為上電極功率為100-200W，下電極功率為0-80W，壓強(qiáng)為4-8mt，刻蝕氣體的總流量為50_100sccm，腔體和電極的溫度控制在50-80°C。
10.根據(jù)權(quán)利要求1所述的刻蝕方法，其中，主刻步驟的工藝條件為上電極功率為 120-300W，下電極功率為40-150W，壓強(qiáng)為4_10mt，刻蝕氣體的總流量為50-100sccm，腔體和電極的溫度控制在50-80°C。
11.根據(jù)權(quán)利要求1至4中任一項(xiàng)或6至8中任一項(xiàng)或10所述的刻蝕方法，其中，所述高 K 柵介質(zhì)層的材料包括 HfAlON、HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfSiON、HfTaON, HfTiON中的任一種或多種的組合，所述金屬柵層的材料包括TaN、TiN、MoN、Ru、Mo中的任一種或多種的組合。
全文摘要
本發(fā)明公開了一種金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)的刻蝕方法，屬于集成電路制造技術(shù)領(lǐng)域。該方法包括在半導(dǎo)體襯底上依次形成界面層、高K柵介質(zhì)層、金屬柵層、多晶硅層和硬掩膜層；根據(jù)需要形成的柵極圖案對所述硬掩膜層和多晶硅層進(jìn)行刻蝕；采用預(yù)刻、主刻和過刻工藝對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行刻蝕；其中，在對金屬柵層/高K柵介質(zhì)層的疊層結(jié)構(gòu)進(jìn)行主刻時(shí)，采用包括BCl3和SF6的混合氣體作為工藝氣體。本發(fā)明適用于CMOS器件中引入高K介質(zhì)、金屬柵材料后的柵結(jié)構(gòu)刻蝕工藝。
文檔編號H01L21/8238GK102386076SQ201010269029
公開日2012年3月21日 申請日期2010年8月31日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者徐秋霞, 李永亮 申請人:中國科學(xué)院微電子研究所