專利名稱：一種功率mosfet器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率MOSFET器件及其制造方法，特別涉及在同一接觸溝道中通過不同特性金屬分別構(gòu)造漏極肖特基結(jié)和體區(qū)歐姆結(jié)的功率MOSFET器件及其制造方法。
背景技術(shù)：
如圖1所示，是現(xiàn)有功率MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)器件的結(jié)構(gòu)示意圖，以η溝道的MOSFET為例，其包含一生成在η+底部襯底100上的η-外延層200、在 η-外延層200中開設(shè)有若干溝槽柵極310，沿該溝槽柵極310的側(cè)壁和底部設(shè)置有柵極絕緣層320與η-外延層200絕緣隔離。在η_外延層200的頂部部分、圍繞該溝槽柵極310 還形成有P型體區(qū)400和源極區(qū)域450。在上述η-外延層200、溝槽柵極310和源極區(qū)域 450的頂部表面還沉積有含低溫氧化物和硼磷硅玻璃的介電層500。通過刻蝕形成若干貫穿介電層500、源極區(qū)域450和體區(qū)400的接觸溝道600，其底部一直延伸至外延層200中。在上述介電層500的頂部表面和接觸溝道600的側(cè)壁及底部表面上沉積由金屬材料構(gòu)成的界面勢壘導(dǎo)電層700。在界面勢壘導(dǎo)電層700上還沉積有連接金屬層800，該連接金屬層800將接觸溝道600填滿且延伸至所述介電層500頂面上方。后續(xù)通過光刻、刻蝕上述連接金屬層800及界面勢壘導(dǎo)電層700形成半導(dǎo)體器件的電極圖案。上述界面勢壘導(dǎo)電層700的側(cè)面與高濃度摻雜的體區(qū)400之間，由于金屬-半導(dǎo)體接觸形成歐姆結(jié)；而在界面勢壘導(dǎo)電層700的底部與低濃度摻雜的外延層200之間則形成肖特基結(jié)。其中，歐姆結(jié)具有電阻小、I-V(電流-電壓)曲線線性對稱的特點(diǎn)，一般如果在界面勢壘導(dǎo)電層700使用功函數(shù)較高的金屬材料(如功函數(shù)5. 65eV的白金Pt等)與半導(dǎo)體接觸，能夠降低金屬與半導(dǎo)體間的勢壘高度，使歐姆結(jié)的電阻更小。而肖特基結(jié)具有二極管特性的I-V曲線，通常如果使用功函數(shù)適中的金屬材料組合半導(dǎo)體參雜濃度變化，能使肖特基結(jié)的整流效果更好。上述功函數(shù)是指一個電子從費(fèi)米(Fermi)能級上升到金屬表面靜止?fàn)顟B(tài)(即真空能級)所需的最小能量。然而，對于上述現(xiàn)有的功率MOSFET器件來說，由于界面勢壘導(dǎo)電層700側(cè)面形成的歐姆結(jié)與底部形成的肖特基結(jié)共用同一個界面勢壘導(dǎo)電層700，例如在界面勢壘導(dǎo)電層 700使用高功函數(shù)的金屬材料雖然能發(fā)揮歐姆結(jié)電阻小的特性，但由于其必須通過很高的正向電壓才能導(dǎo)通，對于肖特基結(jié)的性能發(fā)揮有很大影響。為了做到對歐姆接觸和肖特基接觸特性的兼顧，往往只能選擇功函數(shù)折衷的金屬材料來制成界面勢壘導(dǎo)電層700，因而不能充分發(fā)揮各自的特性。另外，如圖1中虛線部分所示，接觸溝道600的底部角落位置沒有被體區(qū)400包圍，而是與外延層200接觸形成肖特基結(jié)，在底部的肖特基結(jié)邊沿角會有電場集中的現(xiàn)象， 因而很容易在接觸溝道600底部角落產(chǎn)生很大的反向漏電流。

發(fā)明內(nèi)容
4
本發(fā)明的目的在于提供一種功率MOSFET器件及其制造方法，能夠通過體區(qū)包圍接觸溝道的底部角落來減少反向漏電流；還通過沉積不同功函數(shù)的金屬與半導(dǎo)體分別接觸形成肖特基結(jié)和歐姆結(jié)來發(fā)揮其各自的特性。為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是提供一種功率MOSFET器件，包含設(shè)置在底部襯底上的外延層；形成于外延層中的溝槽內(nèi)的溝槽柵極；形成在外延層的頂部部分，且圍繞溝槽柵極的體區(qū)；形成在體區(qū)頂部部分的源極區(qū)域；形成在溝槽柵極和源極區(qū)域頂部表面上的介電層；若干貫穿介電層、源極區(qū)域形成的接觸溝道；其特征在于，上述接觸溝道底部終止于體區(qū)，使上述接觸溝道的底部角落被上述體區(qū)包圍；還包含形成在接觸溝道下方中間的體區(qū)中、與外延層連接的漂移區(qū)；形成在上述接觸溝道的底部中間區(qū)域的肖特基結(jié)；形成在接觸溝道的側(cè)壁和其底部角落表面上的歐姆結(jié)。上述的功率MOSFET器件，還包含覆蓋在歐姆結(jié)、肖特基結(jié)表面上的連接金屬層， 其填滿上述接觸溝道且延伸至介電層的頂面上方。 上述肖特基結(jié)是由界面勢壘導(dǎo)電材料與上述漂移區(qū)接觸形成的。上述歐姆結(jié)是由界面勢壘導(dǎo)電材料與上述體區(qū)接觸形成的。與上述體區(qū)接觸形成歐姆結(jié)的界面勢壘導(dǎo)電材料，和與上述漂移區(qū)接觸形成肖特基結(jié)的界面勢壘導(dǎo)電材料不同。上述體區(qū)中還設(shè)置有環(huán)繞上述接觸溝道側(cè)壁及底部角落形成的離子注入?yún)^(qū)；上述接觸溝道的底部角落被上述離子注入?yún)^(qū)包圍。一種功率MOSFET器件的制造方法，包含以下步驟a.在底部襯底上形成外延層；b.在外延層中形成溝槽柵極；c.在外延層中離子注入形成體區(qū)；d.在外延層上部離子注入形成源極區(qū)域；e.外延層上方沉積形成介電層；其特征在于，還包含以下步驟f.刻蝕介電層形成若干底部延伸至體區(qū)的接觸溝道；h.沉積并刻蝕形成間隔層；i.在接觸溝道下部中間的體區(qū)中，形成連接外延層的漂移區(qū)；j.沉積第一界面勢壘導(dǎo)電材料，并在接觸溝道底部中間與漂移區(qū)接觸形成肖特基結(jié)；1.沉積第二界面勢壘導(dǎo)電材料，并在接觸溝道的側(cè)壁及其底部角落與體區(qū)接觸形成歐姆結(jié)；m.歐姆結(jié)、肖特基結(jié)上沉積形成連接金屬層。
在步驟f和步驟h之間，還包含在上述接觸溝道側(cè)壁和底部通過傾斜離子注入形成離子注入?yún)^(qū)的步驟g。上述接觸溝道的底部終止于上述體區(qū)或其中的離子注入?yún)^(qū)中，使上述接觸溝道的底部角落被上述體區(qū)或上述離子注入?yún)^(qū)包圍。本發(fā)明的一個優(yōu)選實(shí)施例中，上述間隔層是通過垂直方向各向異性刻蝕形成在上述接觸溝道側(cè)壁及其底部角落，并使上述接觸溝道底部中間區(qū)域的表面露出。上述形成間隔層的步驟h，具體是通過沉積絕緣的犧牲材料實(shí)現(xiàn)的。上述步驟h中，沉積形成間隔層的犧牲材料，是二氧化硅Si02或氮化硅SiN的絕緣材料。上述步驟i和步驟j之間，還包含去除上述絕緣的間隔層的步驟k。本發(fā)明的另一個優(yōu)選實(shí)施例中，上述步驟h中，具體是通過沉積第二界面勢壘導(dǎo)電材料，并刻蝕形成覆蓋在接觸溝道的側(cè)壁及其底部角落的間隔層，并使上述間隔層與上述體區(qū)接觸形成歐姆結(jié)。上述步驟j中，上述肖特基結(jié)是以上述間隔層為掩膜，在上述接觸溝道的底部中間區(qū)域沉積可形成硅化物的金屬實(shí)現(xiàn)的；上述金屬是鈦Ti，或鉭Ta，或鎳Ni。上述步驟i具體是在接觸溝道下面中間的體區(qū)中，通過離子注入和局部反型該體區(qū)，形成上述與外延層連接的漂移區(qū)。本發(fā)明提供的功率MOSFET器件及其制造方法，與現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于本發(fā)明由于沉積高功函數(shù)特性的導(dǎo)電材料，在接觸溝道的側(cè)壁和底部角落與重?fù)诫s的體區(qū)接觸形成歐姆結(jié)；還通過沉積功函數(shù)適中的導(dǎo)電材料，在接觸溝道的底部中間與輕摻雜的外延層接觸形成肖特基結(jié)，因而使本發(fā)明能在同一接觸溝道中構(gòu)造P/N兩種不同類型的硅界面，并和不同功函數(shù)的金屬形成歐姆接觸和肖特基接觸，因此能夠同時發(fā)揮歐姆結(jié)電阻小和肖特基結(jié)整流的特性。本發(fā)明由于使接觸溝道的底部角落被體區(qū)或其中的B+硼P-型離子注入?yún)^(qū)包圍， 能夠在保證肖特基結(jié)的接觸特性同時，有效降低接觸溝道角落位置的反向漏電流。而且由于肖特基結(jié)被設(shè)置在接觸溝道中間這一單一的硅晶面上，因而對肖特基結(jié)的一致性也能有效提高。


圖1是現(xiàn)有技術(shù)提供的功率MOSFET器件的結(jié)構(gòu)剖視圖；圖2是本發(fā)明一種功率MOSFET器件在實(shí)施例1中的結(jié)構(gòu)剖視圖；圖3是本發(fā)明一種功率MOSFET器件的制造方法在實(shí)施例1中的步驟流程圖；圖4至圖7是本發(fā)明一種功率MOSFET器件的制造方法在實(shí)施例1中的步驟示意圖；圖8是本發(fā)明一種功率MOSFET器件的制造方法在實(shí)施例2中的步驟示意圖；圖9至圖12是本發(fā)明一種功率MOSFET器件的制造方法在實(shí)施例2中的步驟示意圖。
具體實(shí)施方式
以下結(jié)合

本發(fā)明的多項(xiàng)實(shí)施方式。實(shí)施例1如圖2所示是本發(fā)明一種功率MOSFET器件的結(jié)構(gòu)剖視圖，以η溝道的該功率 MOSFET器件為例，其包含一 η+重?fù)诫s的底部襯底10和在該底部襯底10上生長的一 η_外延層20 ；開設(shè)有若干延伸至外延層20中一定深度的溝槽30，并在其中填充諸如多晶硅的導(dǎo)電材料以形成溝槽柵極31 ；沿該溝槽柵極31的側(cè)壁和底部形成有較薄的氧化物，作為柵極絕緣層32將溝槽柵極31與外延層20絕緣隔離。在外延層20的頂部、圍繞溝槽柵極31還形成有ρ型的體區(qū)40，ρ型的體區(qū)40頂部還通過離子注入形成有η++型的源極區(qū)域45 ；該體區(qū)40、源極區(qū)域45通過柵極絕緣層32 與溝槽柵極31絕緣隔離。在外延層20、溝槽柵極31和源極區(qū)域45的頂部表面還沉積有由低溫氧化物和硼磷硅玻璃構(gòu)成的介電層50，用于隔絕溝槽柵極31與源極區(qū)域45的接觸。貫穿介電層50開設(shè)有若干接觸溝道60，其一直延伸至體區(qū)40中，使接觸溝道60 的底部角落被P型的體區(qū)40包圍。體區(qū)40中還通過離子注入形成有Π-漂移區(qū)25，使接觸溝道60的底部中間區(qū)域通過該漂移區(qū)25與η-外延層20接觸，并在該接觸溝道60的底部中間與漂移區(qū)25連接的位置沉積第一界面勢壘導(dǎo)電材料(簡稱第一導(dǎo)電材料)形成肖特基結(jié)71。在介電層50的頂部表面、接觸溝道60的側(cè)壁和其底部角落區(qū)域的表面、以及肖特基結(jié)71上，還沉積有第二界面勢壘導(dǎo)電材料(簡稱第二導(dǎo)電材料)，其在接觸溝道60的側(cè)壁和其底部角落區(qū)域與P型體區(qū)20接觸形成歐姆結(jié)72。在第二導(dǎo)電材料上還設(shè)置有連接金屬層80，其填滿接觸溝道60且延伸至介電層50的頂面上方。上述分別形成肖特基結(jié)71和歐姆結(jié)72的界面勢壘導(dǎo)電材料，是功函數(shù)不同的兩種金屬。在接觸溝道60側(cè)面和底部角落位置，沉積高功函數(shù)的金屬與重?fù)诫sρ型的體區(qū)40 接觸形成歐姆結(jié)72 ；本實(shí)施例中，例如可使用功函數(shù)5. 65eV的白金Pt，或者功函數(shù)5. 15eV 的鎳Ni，或者二硅化鎢WSi2等金屬來制成所述的歐姆結(jié)72，使形成的歐姆結(jié)72電阻更小。而在接觸溝道60的底部中間位置，則使用功函數(shù)適中的金屬與輕摻雜η-型的漂移區(qū)25接觸形成肖特基結(jié)71 ；本實(shí)施例中，例如可使用功函數(shù)4. 33eV的鈦Ti，或者功函數(shù) 4. 25eV的鉭Ta等金屬來制成該肖特基結(jié)71，使形成的肖特基結(jié)71的整流效果更好。如圖7所示，在一些更好的實(shí)施例中，還可以在ρ型的體區(qū)40中設(shè)置環(huán)繞上述歐姆結(jié)72形成的B+硼ρ-型離子注入?yún)^(qū)41，使接觸溝道60的底部角落被B+硼ρ-型離子注入?yún)^(qū)41包圍。以下結(jié)合圖3至圖7說明上述設(shè)置有B+硼ρ-型離子注入?yún)^(qū)41的功率MOSFET器件的制造方法，其中圖3是該制造方法的步驟流程圖。首先在步驟a中，在η+重?fù)诫s的底部襯底10上生長形成一 η_外延層20 ；步驟b，在η-外延層20的表面上形成一由二氧化硅構(gòu)成的溝槽30掩模，并以非等向性 (anis-tropically)蝕刻在穿過該溝槽30掩模后將n_外延層20蝕刻至預(yù)設(shè)深度，形成若干溝槽30 ；沿溝槽30的側(cè)壁和底部，通過標(biāo)準(zhǔn)的犧牲氧化層生長和蝕刻工序，形成通常由氧化物構(gòu)成的柵極絕緣層32 ；在溝槽30內(nèi)的剩余空間中以及二氧化硅溝槽30掩模上沉積 η+摻雜多晶硅以形成溝槽柵極31 ；再對二氧化硅溝槽30掩模上的η+摻雜多晶硅進(jìn)行回蝕刻，并剝離該溝槽30掩模。
步驟c至步驟d中，在所述的η-外延層20的頂部部分通過ρ-離子注入和擴(kuò)散形成ρ-體區(qū)40，之后通過η離子注入，在ρ-體區(qū)40中圍繞溝槽30的柵極絕緣層32形成η++ 的源極區(qū)域45。步驟e，在溝槽柵極31、η-外延層20及η++源極區(qū)域45上還沉積有低溫氧化物和硼磷硅玻璃的介電層50，用于與溝槽柵極31的絕緣隔離。步驟f中，通過刻蝕貫穿介電層50和源極區(qū)域45生成若干接觸溝道60，使接觸溝道60底部延伸至ρ型體區(qū)40 中。如圖4所示，步驟g通過傾斜ρ-型離子注入方式在ρ型體區(qū)40中形成圍繞接觸溝道60側(cè)壁及底部的B+硼P-型離子注入?yún)^(qū)41，以強(qiáng)化ρ-型的特性，確實(shí)地將接觸溝道 60底部包圍在B+硼P-型離子注入?yún)^(qū)41中。如圖5所示，步驟h中通過化學(xué)氣相沉積(CVD)的方法，沉積如SW2或SiN等絕緣材料形成間隔層90，并在垂直方向通過非等向性干刻后，使剩余的間隔層90覆蓋在介電層 50及接觸溝道60的側(cè)壁、接觸溝道60的底部角落位置，但是使得接觸溝道60的底部中間區(qū)域的表面露出。隨后在步驟i中，將上述間隔層90作為掩膜，在接觸溝道60下方中間位置的體區(qū) 40中通過磷離子注入和局部反型，將接觸溝道60底部的B+硼P-型離子注入?yún)^(qū)41和ρ型體區(qū)40阻斷，形成連接η-外延層20的η-漂移區(qū)25。由圖5可見，此時該接觸溝道60底部中間區(qū)域與η-漂移區(qū)25直接接觸，而接觸溝道60的底部角落則被ρ型體區(qū)40中的B+ 硼P-型離子注入?yún)^(qū)41所包圍。如圖6所示，在步驟j中同樣利用間隔層90做掩模，在該接觸溝道60底部中間與 η-漂移區(qū)25連接的位置，沉積第一導(dǎo)電材料與η-漂移區(qū)25接觸而形成肖特基結(jié)71。如上所述，沉積的第一導(dǎo)電材料是功函數(shù)適中的金屬，本實(shí)施例中，可使用鈦Ti，或鉭Ta等金屬與來漂移區(qū)25接觸形成該肖特基結(jié)71，使該肖特基結(jié)71的整流效果更好。如圖7所示，步驟k中通過濕法清洗工藝去除絕緣的間隔層90。之后的步驟1中， 在介電層50的頂部表面、接觸溝道60的側(cè)壁和其底部角落區(qū)域的表面、以及肖特基結(jié)71 上，沉積第二導(dǎo)電材料與P型體區(qū)40接觸形成歐姆結(jié)72。如上所述，沉積的第二導(dǎo)電材料是高功函數(shù)的金屬，本實(shí)施例中，可使用白金Pt，或鎳Ni，或二硅化鎢WSi2等金屬來形成該歐姆結(jié)72，使該歐姆結(jié)72電阻更小。步驟m中，在第二導(dǎo)電材料上沉積形成連接金屬層80，其填滿接觸溝道60且延伸至介電層50的頂面上方。其余可按標(biāo)準(zhǔn)程序完成整個設(shè)置有B+硼ρ-型離子注入?yún)^(qū)41的功率MOSFET器件的制造。若僅去除上述通過離子注入在ρ型體區(qū)40中形成圍繞接觸溝道60側(cè)壁和其底部角落區(qū)域的B+硼ρ-型離子注入?yún)^(qū)41的步驟g，則該步驟a至步驟f、步驟h至步驟m的工藝流程可同樣適用于制造如圖2所示不設(shè)置B+硼ρ-型離子注入?yún)^(qū)41的功率MOSFET器件。實(shí)施例2如圖12所示，本實(shí)施例中功率MOSFET器件與實(shí)施例1、2中結(jié)構(gòu)相似，即在η溝道的功率MOSFET器件中，包含一 η+的底部襯底10和在該底部襯底10上的一 η-外延層20 ； 若干溝槽30延伸至外延層20中，填充導(dǎo)電材料后形成溝槽柵極31，并設(shè)置柵極絕緣層32 來與外延層20絕緣隔離。在外延層20的頂部、圍繞溝槽柵極31形成有ρ型的體區(qū)40 ；ρ 型的體區(qū)40頂部還通過離子注入形成有η++型的源極區(qū)域45 ；在外延層20、溝槽柵極31和源極區(qū)域45的頂部表面還沉積有低溫氧化物和硼磷硅玻璃的介電層50。介電層50中貫穿開設(shè)若干接觸溝道60，使接觸溝道60的底部角落被ρ型的體區(qū)40包圍；而在接觸溝道60下方中間形成有η-漂移區(qū)25與外延層20連接，使接觸溝道60的底部中間區(qū)域與該 η-漂移區(qū)25接觸。唯一不同點(diǎn)在于，本實(shí)施例中所包含的間隔層具體是沉積并刻蝕形成在上述接觸溝道60側(cè)壁和其底部角落區(qū)域上的第二導(dǎo)電材料。該導(dǎo)電的間隔層在接觸溝道60側(cè)面和底部角落位置，與重?fù)诫sP型的體區(qū)40接觸形成的歐姆結(jié)72。所述第二導(dǎo)電材料是具有高功函數(shù)特性的WSi2 ( 二硅化鎢)、ρ+多晶硅等等材料，因此其與重?fù)诫sρ型的體區(qū)40接觸形成的歐姆結(jié)72電阻更小。在接觸溝道60底部的第二導(dǎo)電材料之間、與η-漂移區(qū)25連接的位置沉積有第一導(dǎo)體材料。與上述實(shí)施例相同，該第一導(dǎo)體材料是功函數(shù)適中的鈦Ti、鉭Ta等金屬，使其與輕摻雜η-型的漂移區(qū)25接觸形成的肖特基結(jié)71整流特性更好。覆蓋在接觸溝道60側(cè)壁的第二導(dǎo)電材料、以及接觸溝道60底部中間區(qū)域的第一導(dǎo)電材料上，還設(shè)置有連接金屬層80，其填滿接觸溝道60且延伸至介電層50的頂面上方。在一些更好的實(shí)施例中，還可以在ρ型的體區(qū)40中設(shè)置環(huán)繞上述歐姆結(jié)72形成的B+硼P-型離子注入?yún)^(qū)41，使接觸溝道60的底部角落區(qū)域被B+硼P-型離子注入?yún)^(qū)41 所包圍。以下結(jié)合圖8至圖12說明上述設(shè)置有B+硼P-型離子注入?yún)^(qū)41的功率MOSFET 器件的制造方法，其中圖8是該制造方法的步驟流程圖。與實(shí)施例1中類似，首先在步驟a中，在η+重?fù)诫s的底部襯底10上生長形成一 η-外延層20 ；步驟b時，在η-外延層20的表面上形成一由二氧化硅構(gòu)成的溝槽30掩模， 并以非等向性(anis-tropically)蝕刻在穿過該溝槽30掩模后將n_外延層20蝕刻至預(yù)設(shè)深度，形成若干溝槽30 ；沿溝槽30的側(cè)壁和底部，通過標(biāo)準(zhǔn)的犧牲氧化層生長和蝕刻工序，形成通常由氧化物構(gòu)成的柵極絕緣層32 ；在溝槽30內(nèi)的剩余空間中以及二氧化硅溝槽 30掩模上沉積η+摻雜多晶硅以形成溝槽柵極31 ；再對二氧化硅溝槽30掩模上的η+摻雜多晶硅進(jìn)行回蝕刻，并剝離該溝槽30掩模。步驟c至步驟d中，在所述的η-外延層20的頂部部分通過ρ-離子注入和擴(kuò)散形成ρ-體區(qū)40，之后通過η離子注入，在ρ-體區(qū)40中圍繞溝槽30的柵極絕緣層32形成η++ 的源極區(qū)域45。步驟e，在溝槽柵極31、η-外延層20及η++源極區(qū)域45上還沉積有低溫氧化物和硼磷硅玻璃的介電層50，用于與溝槽柵極31的絕緣隔離。步驟f中，通過刻蝕貫穿介電層50和源極區(qū)域45生成若干接觸溝道60，使接觸溝道60底部延伸至ρ型體區(qū)40 中。如圖9所示，步驟g通過傾斜ρ-型離子注入方式在ρ型體區(qū)40中形成圍繞接觸溝道60側(cè)壁及底部的B+硼ρ-型離子注入?yún)^(qū)41，以強(qiáng)化ρ-型的特性，確實(shí)地將接觸溝道 60底部包圍在B+硼ρ-型離子注入?yún)^(qū)41中。從步驟h開始與上述實(shí)施例不同，如圖10所示，沉積如WSi2 ( 二硅化鎢)或ρ+多晶硅的第二導(dǎo)電材料作為間隔層，進(jìn)行非等向性干刻后，使其覆蓋介電層50及接觸溝道60 的側(cè)壁、接觸溝道60的底部角落位置，同時使接觸溝道60的底部中間區(qū)域的表面露出。該第二導(dǎo)電材料具有高功函數(shù)特性，并在接觸溝道60側(cè)面和底部角落位置與重?fù)诫sρ型的體區(qū)40接觸形成歐姆結(jié)72。隨后在步驟i中，將上述第二導(dǎo)電材料作為掩膜，在接觸溝道60下方中間位置的體區(qū)40中通過磷離子注入和局部反型，將接觸溝道60底部的B+硼ρ-型離子注入?yún)^(qū)41和 P型體區(qū)40阻斷，形成連接η-外延層20的η-漂移區(qū)25。由圖10可見，此時該接觸溝道 60底部中間區(qū)域與η-漂移區(qū)25直接接觸，而此時接觸溝道60的底部角落則被B+硼ρ-型離子注入?yún)^(qū)41所包圍。如圖11所示，步驟j中同樣利用第二導(dǎo)電材料做掩模，在該接觸溝道60底部中間與η-漂移區(qū)25連接的位置，沉積第一導(dǎo)電材料與η-漂移區(qū)25接觸而形成肖特基結(jié)71。 如上所述，沉積的第一導(dǎo)電材料是功函數(shù)適中的金屬，本實(shí)施例中，可使用鈦Ti，或鉭Ta等金屬與來漂移區(qū)25接觸形成該肖特基結(jié)71，使該肖特基結(jié)71的整流效果更好。如圖12所示，之后的步驟m中沉積形成連接金屬層80，使其覆蓋接觸溝道60側(cè)壁的歐姆結(jié)72、以及接觸溝道60底部的肖特基結(jié)71上，其填滿接觸溝道60且延伸至介電層50的頂面上方。其余可按標(biāo)準(zhǔn)程序完成整個設(shè)置有B+硼ρ-型離子注入?yún)^(qū)41的功率 MOSFET器件的制造。若僅去除上述通過離子注入在ρ型體區(qū)40中形成圍繞接觸溝道60側(cè)壁和其底部角落區(qū)域的B+硼ρ-型離子注入?yún)^(qū)41的步驟g，則上述工藝流程可同樣適用于制造不設(shè)置 B+硼ρ-型離子注入?yún)^(qū)41的功率MOSFET器件。本發(fā)明中提供的制造方法只要采用與實(shí)施例中相反極性的半導(dǎo)體層和摻雜物之后，同樣可適用于P溝道功率MOSFET器件。綜合上述實(shí)施例1、2所述，本發(fā)明提供的功率MOSFET器件及其制造方法，通過沉積高功函數(shù)特性的導(dǎo)電材料，使其在接觸溝道60的側(cè)壁和底部角落與重?fù)诫s的體區(qū)40接觸形成歐姆結(jié)72 ；還通過沉積功函數(shù)適中的導(dǎo)電性，使其在接觸溝道60的底部中間區(qū)域與輕摻雜的外延層20接觸形成肖特基結(jié)71。因而本發(fā)明在同一接觸溝道60中通過構(gòu)造P/ N兩種不同類型的硅界面，并和不同功函數(shù)的金屬形成歐姆接觸和肖特基接觸，能夠同時發(fā)揮歐姆結(jié)72電阻小和肖特基結(jié)71整流的特性。另外，接觸溝道60的底部角落由于被體區(qū)40或其中的B+硼ρ-型離子注入?yún)^(qū)41 包圍，能夠在保證肖特基結(jié)71的接觸特性同時，有效降低接觸溝道60角落位置的反向漏電流。而且由于肖特基結(jié)71被設(shè)置在接觸溝道60中間這一單一的硅晶面上，因而對肖特基結(jié)71的一致性也能有效提高。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識到上述的描述不應(yīng)被認(rèn)為是對本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
10
權(quán)利要求
1.一種功率MOSFET器件，包含設(shè)置在底部襯底(10)上的外延層00)；形成于外延層00)中的溝槽(30)內(nèi)的溝槽柵極(31)；形成在外延層00)的頂部部分，且圍繞溝槽柵極(31)的體區(qū)00)；形成在體區(qū)GO)頂部部分的源極區(qū)域G5)；形成在溝槽柵極(31)和源極區(qū)域0 頂部表面上的介電層(50)；若干貫穿介電層(50)、源極區(qū)域05)形成的接觸溝道(60)；其特征在于，所述接觸溝道(60)底部終止于體區(qū)(40)，使所述接觸溝道(60)的底部角落被所述體區(qū)GO)包圍；還包含形成在接觸溝道(60)下方中間的體區(qū)GO)中、與外延層OO)連接的漂移區(qū)05)； 形成在所述接觸溝道(60)的底部中間區(qū)域的肖特基結(jié)(71)； 形成在接觸溝道(60)的側(cè)壁和其底部角落表面上的歐姆結(jié)(72)。
2.如權(quán)利要求1所述的功率MOSFET器件，其特征在于，還包含覆蓋在歐姆結(jié)(72)、肖特基結(jié)(71)表面上的連接金屬層(80)，其填滿所述接觸溝道(60)且延伸至介電層(50)的頂面上方。
3.如權(quán)利要求1所述的功率MOSFET器件，其特征在于，所述肖特基結(jié)(71)是由界面勢壘導(dǎo)電材料與所述漂移區(qū)0 接觸形成的。
4.如權(quán)利要求3所述的功率MOSFET器件，其特征在于，所述歐姆結(jié)(72)是由界面勢壘導(dǎo)電材料與所述體區(qū)GO)接觸形成的。
5.如權(quán)利要求4所述的功率MOSFET器件，其特征在于，與所述體區(qū)00)接觸形成歐姆結(jié)(7 的界面勢壘導(dǎo)電材料，和與所述漂移區(qū)接觸形成肖特基結(jié)(71)的界面勢壘導(dǎo)電材料不同。
6.如權(quán)利要求1所述的功率MOSFET器件，其特征在于，所述體區(qū)00)中還設(shè)置有環(huán)繞所述接觸溝道(60)側(cè)壁及底部角落形成的離子注入?yún)^(qū)Gl)；所述接觸溝道(60)的底部角落被所述離子注入?yún)^(qū)Gl)包圍。
7.一種功率MOSFET器件的制造方法，包含以下步驟a.在底部襯底(10)上形成外延層OO)；b.在外延層OO)中形成溝槽柵極(31)；c.在外延層OO)中離子注入形成體區(qū)GO)；d.在外延層OO)上部離子注入形成源極區(qū)域G5)；e.外延層OO)上方沉積形成介電層(50)； 其特征在于，還包含以下步驟f.刻蝕介電層(50)形成若干底部延伸至體區(qū)GO)的接觸溝道(60)；h.沉積并刻蝕形成間隔層(90)；i.在接觸溝道(60)下部中間的體區(qū)GO)中，形成連接外延層OO)的漂移區(qū)05)； j.沉積第一界面勢壘導(dǎo)電材料，并在接觸溝道(60)底部中間與漂移區(qū)0 接觸形成肖特基結(jié)(71)；(1.沉積第二界面勢壘導(dǎo)電材料，并在接觸溝道(60)的側(cè)壁及其底部角落與體區(qū)GO)接觸形成歐姆結(jié)(72)；m.歐姆結(jié)(72)、肖特基結(jié)(71)上沉積形成連接金屬層(80)。
8.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，在步驟f和步驟h 之間，還包含在所述接觸溝道(60)側(cè)壁和底部通過傾斜離子注入形成離子注入?yún)^(qū)Gl)的步驟g。
9.如權(quán)利要求8所述的功率MOSFET器件的制造方法，其特征在于，所述接觸溝道(60) 的底部終止于所述體區(qū)GO)或其中的離子注入?yún)^(qū)Gl)中，使所述接觸溝道(60)的底部角落被所述體區(qū)GO)或所述離子注入?yún)^(qū)Gl)包圍。
10.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，所述間隔層(90) 是通過垂直方向各向異性刻蝕形成在所述接觸溝道(60)側(cè)壁及其底部角落，并使所述接觸溝道(60)底部中間區(qū)域的表面露出。
11.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，所述形成間隔層 (90)的步驟h，具體是通過沉積絕緣的犧牲材料實(shí)現(xiàn)的。
12.如權(quán)利要求11所述的功率MOSFET器件的制造方法，其特征在于，所述步驟h中，沉積形成間隔層(90)的犧牲材料，是二氧化硅SiO2或氮化硅SiN的絕緣材料。
13.如權(quán)利要求11所述的功率MOSFET器件的制造方法，其特征在于，所述步驟i和步驟j之間，還包含去除所述絕緣的間隔層(90)的步驟k。
14.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，所述步驟h中，具體是通過沉積第二界面勢壘導(dǎo)電材料，并刻蝕形成覆蓋在接觸溝道(60)的側(cè)壁及其底部角落的間隔層(90)，使所述間隔層(90)與所述體區(qū)GO)接觸形成歐姆結(jié)(72)。
15.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，所述步驟j中，所述肖特基結(jié)(71)是以所述間隔層(90)為掩膜，在所述接觸溝道(60)的底部中間區(qū)域沉積可形成硅化物的金屬實(shí)現(xiàn)的；所述金屬是鈦Ti，或鉭Ta，或鎳Ni。
16.如權(quán)利要求7所述的功率MOSFET器件的制造方法，其特征在于，所述步驟i具體是在接觸溝道(60)下面中間的體區(qū)GO)中，通過離子注入和局部反型該體區(qū)(40)，形成所述與外延層O0)連接的漂移區(qū)05)。
全文摘要
本發(fā)明涉及的功率MOSFET器件，能在同一個接觸溝道中不同部位選擇性沉積不同功函數(shù)的導(dǎo)電材料，從而形成不同部位各自優(yōu)化的金屬-半導(dǎo)體接觸特性在接觸溝道的側(cè)壁和底部角沉積導(dǎo)電材料與P-型重?fù)诫s的體區(qū)接觸形成歐姆結(jié)；在接觸溝道的底部中間區(qū)域沉積另一導(dǎo)電材料與輕摻雜的N-型外延層接觸形成肖特基結(jié)，以分別保證發(fā)揮器件性能所要求的歐姆結(jié)電阻小和良好肖特基結(jié)整流特性。同時，使P-型重?fù)诫s的硅包圍導(dǎo)接觸溝道的底部角落，形成N-P-M結(jié)構(gòu)因而有效降低接觸溝道角落處的聚集漏電流。本發(fā)明還提出實(shí)現(xiàn)上述器件的工藝方法，即通過構(gòu)造接觸溝道側(cè)面間隔層工藝，制備接觸溝道底部和側(cè)壁不同金屬接觸，優(yōu)化參雜離子的空間分布。
文檔編號H01L21/336GK102347359SQ20101024661
公開日2012年2月8日 申請日期2010年7月29日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者丁永平, 李亦衡, 陳軍 申請人:萬國半導(dǎo)體股份有限公司