專利名稱：薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管，更具體而言，本發(fā)明涉及用于增大溝道區(qū)域的電導(dǎo)率并 抑制背溝道區(qū)域的漏電流的薄膜晶體管。
背景技術(shù)：
隨著對(duì)供信息依賴性用戶使用的各種形式的顯示裝置的需求的增加，大量對(duì)諸如 液晶顯示器(IXD)、等離子體顯示板(PDP)、電致發(fā)光顯示器(ELD)、場發(fā)射顯示器(FED)和 真空熒光顯示器(VFD)等平板顯示裝置的研究正在積極地進(jìn)行。薄膜晶體管(TFT)廣泛用作構(gòu)成IXD等顯示裝置的各像素的開關(guān)裝置，所述薄膜 晶體管具有設(shè)置在半導(dǎo)體層上的溝道區(qū)域，所述半導(dǎo)體層布置在具有絕緣表面的基板上。通常用于顯示裝置的薄膜晶體管的電流電壓性質(zhì)受到諸如薄膜晶體管中的半導(dǎo) 體層和柵極絕緣膜的特性、柵極絕緣膜與半導(dǎo)體層之間的界面性質(zhì)、薄膜晶體管中的半導(dǎo) 體層與源極_漏極之間的歐姆接觸性質(zhì)以及場效應(yīng)電子遷移率等因素的影響。當(dāng)將不低于閾值電壓的電壓施加至薄膜晶體管的柵極時(shí)，活動(dòng)載流子(自由電 子)通過場效應(yīng)被誘導(dǎo)至半導(dǎo)體層中，并因源極和漏極之間形成的偏壓所致而移動(dòng)，由此 電流流經(jīng)薄膜晶體管，后者隨之進(jìn)入導(dǎo)通態(tài)。薄膜晶體管的半導(dǎo)體層通常由非晶硅或多晶硅等半導(dǎo)體材料制成。半導(dǎo)體層由非 晶硅制成時(shí)，實(shí)現(xiàn)電路在高速下運(yùn)行將由于低遷移率而變得困難，這是不利的。由多晶硅制 成的半導(dǎo)體層具有較高的遷移率，但由于不均一的閾值電壓所致需要額外的補(bǔ)償電路，這 是不利的。使用低溫多晶硅(LTPS)制造薄膜晶體管的常用方法不適于大型基板，因?yàn)榧す?熱處理等過程昂貴，且難以控制薄膜晶體管的特性。為解決這些問題，目前正在進(jìn)行將氧化 物用于半導(dǎo)體層的研究。與硅半導(dǎo)體層相比，氧化物半導(dǎo)體層通常顯示出優(yōu)異的遷移率和較高的I開/I關(guān) 比。不過，當(dāng)半導(dǎo)體層全部由氧化物制成時(shí)，其溝道區(qū)域的電導(dǎo)率增大，同時(shí)其背溝道區(qū)域 的電導(dǎo)率也增大。也就是說，當(dāng)使用氧化物形成全部半導(dǎo)體層時(shí)，所述半導(dǎo)體層的溝道區(qū)域 和背溝道區(qū)域由相同組分制成。鑒于此，在溝道區(qū)域的電導(dǎo)率增大時(shí)，處于斷開狀態(tài)的背溝 道區(qū)域中產(chǎn)生的通過泄露通道的漏電流增大。另一方面，如果降低電導(dǎo)率以抑制背溝道區(qū) 域中的漏電流，則溝道區(qū)域中的電導(dǎo)率也降低，由此造成薄膜晶體管的性質(zhì)劣化。如此，當(dāng)半導(dǎo)體層完全由氧化物等相同材料制成時(shí)，由此使得溝道區(qū)域和背溝道 區(qū)域之間顧此失彼，這限制了具有該半導(dǎo)體層的薄膜晶體管的工作性質(zhì)的改善。

發(fā)明內(nèi)容
因此，本發(fā)明涉及薄膜晶體管，所述薄膜晶體管基本上避免了由于現(xiàn)有技術(shù)的局 限和缺點(diǎn)所帶來的一個(gè)或多個(gè)問題。本發(fā)明的一個(gè)目的是提供一種薄膜晶體管，所述薄膜晶體管能夠增大溝道區(qū)域的 電導(dǎo)率并防止背溝道區(qū)域的漏電流。本發(fā)明的另一個(gè)目的是提供諸如具有多個(gè)薄膜晶體管的液晶顯示器裝置等的顯 示裝置，其改善了所述顯示裝置的特性。為實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)并根據(jù)本發(fā)明的目的，正如本文中具體體現(xiàn)和概括描 述的，提供了根據(jù)一個(gè)實(shí)施方式的薄膜晶體管，所述薄膜晶體管包括布置在裝置基板上的 柵極；在所述基板上相互隔開的源極和漏極；使所述柵極與所述源極和漏極絕緣的柵極絕 緣膜；和通過所述柵極絕緣膜與所述柵極絕緣的半導(dǎo)體層，所述半導(dǎo)體層包括溝道區(qū)域和 背溝道區(qū)域，所述半導(dǎo)體層由(In2O3)x(Ga203)y (ZnO)z(0彡χ彡5，0彡y彡5，0彡2彡5)制 成，其中在所述半導(dǎo)體層的所述溝道區(qū)域中X或Z大于Y，和在所述半導(dǎo)體層的所述背溝道 區(qū)域中Y大于X和Z。根據(jù)一個(gè)實(shí)施方式，X、Y和Z可以為任何值，例如，整數(shù)、有理數(shù)等。所述柵極可具有下柵極結(jié)構(gòu)，其中溝道區(qū)域布置在半導(dǎo)體層之下，背溝道區(qū)域布 置在半導(dǎo)體層之上。所述柵極還可具有上柵極結(jié)構(gòu)，其中背溝道區(qū)域布置在半導(dǎo)體層之下， 溝道區(qū)域布置在半導(dǎo)體層之上。此外，在半導(dǎo)體層的溝道區(qū)域中X可大于Z，或者在半導(dǎo)體 層的溝道區(qū)域中X可等于Z。根據(jù)一個(gè)實(shí)施方式，柵極布置在裝置基板上，柵極絕緣膜布置在設(shè)置有柵極的裝 置基板上，源極和漏極布置在柵極絕緣膜上以致源極和漏極與柵極部分交疊，半導(dǎo)體層布 置在柵極絕緣膜上以致半導(dǎo)體層覆蓋源極和漏極。根據(jù)一個(gè)實(shí)施方式，柵極布置在裝置基板上，柵極絕緣膜布置在設(shè)置有柵極的裝 置基板上，半導(dǎo)體層布置在柵極絕緣膜上以致半導(dǎo)體層與柵極交疊，源極和漏極布置在半 導(dǎo)體層上以致源極和漏極相互隔開并與柵極部分交疊。根據(jù)一個(gè)實(shí)施方式，源極和漏極在裝置基板上相互隔開，半導(dǎo)體層布置在裝置基 板上以致半導(dǎo)體層覆蓋源極和漏極，柵極絕緣膜布置在設(shè)置有半導(dǎo)體層的裝置基板上，柵 極布置在柵極絕緣膜上以致柵極與源極和漏極部分交疊。根據(jù)一個(gè)實(shí)施方式，半導(dǎo)體層布置在裝置基板上，源極和漏極在半導(dǎo)體層上相互 隔開，柵極絕緣膜布置在設(shè)置有源極和漏極的半導(dǎo)體層上，柵極布置在柵極絕緣膜上以致 柵極與源極和漏極部分交疊。應(yīng)當(dāng)理解本發(fā)明的以上概述和以下詳細(xì)描述是示例性和解釋性的，并旨在對(duì)所要 求保護(hù)的本發(fā)明提供更多說明。


附圖包括在本文中以提供對(duì)本發(fā)明的進(jìn)一步理解，將其引入并構(gòu)成本申請(qǐng)的一部 分，所述附圖描述了本發(fā)明的實(shí)施方式并與說明書一起用于解釋本發(fā)明的原理。在所述圖 中圖IA和IB分別是圖示根據(jù)本發(fā)明第一和第二實(shí)施方式的具有下柵極結(jié)構(gòu)的薄膜 晶體管的截面5
圖IC和ID分別是圖示根據(jù)本發(fā)明第三和第四實(shí)施方式的具有上柵極結(jié)構(gòu)的薄膜 晶體管的截面圖；圖2是根據(jù)本發(fā)明一個(gè)實(shí)施方式的In2O3-ZnO-Ga2O3三元體系中通過霍耳效應(yīng)繪制 的遷移率和載流子水平的圖的實(shí)例；和圖3是比較現(xiàn)有技術(shù)和本發(fā)明一個(gè)實(shí)例的效果的圖的實(shí)例。
具體實(shí)施例方式下面將參考附圖描述根據(jù)本發(fā)明各實(shí)施方式的薄膜晶體管(TFT)。根據(jù)本發(fā)明一個(gè)實(shí)施方式的薄膜晶體管(TFT)包括柵極、柵極絕緣膜、氧化物半 導(dǎo)體層和相互隔開的源極和漏極。氧化物半導(dǎo)體層由溝道區(qū)域和背溝道區(qū)域所限定。所述半導(dǎo)體層可以由ZnO、Ga2O3^ In2O3或其組合形成。當(dāng)半導(dǎo)體層的溝道區(qū)域布置在下部時(shí)，半導(dǎo)體層的下部包含的Zn或In(摩爾％ ) 多于Ga(摩爾％ )以增大溝道區(qū)域的電導(dǎo)率，而布置有背溝道區(qū)域的半導(dǎo)體層的上部包含 的Ga(摩爾％)多于Zn和In (摩爾％)以減小背溝道區(qū)域的電導(dǎo)率。作為選擇，當(dāng)半導(dǎo)體層的溝道區(qū)域布置在上部時(shí)，半導(dǎo)體層的上部包含的Zn或 In (摩爾％ )多于Ga (摩爾％ )，以增大溝道區(qū)域的導(dǎo)電率，而布置有背溝道區(qū)域的半導(dǎo)體 層的下部包含的Ga(摩爾％ )多于Zn或In (摩爾％ )。下面將詳細(xì)探討本發(fā)明優(yōu)選實(shí)施方式的薄膜晶體管。圖IA和IB分別是圖示根據(jù)本發(fā)明的第一和第二實(shí)施方式的具有下柵極結(jié)構(gòu)的薄 膜晶體管的截面圖。圖IC和ID分別是圖示根據(jù)本發(fā)明第三和第四實(shí)施方式的具有上柵極 結(jié)構(gòu)的薄膜晶體管的截面圖。參考圖1A，根據(jù)第一實(shí)施方式的設(shè)置有下柵極結(jié)構(gòu)的薄膜晶體管(TFT)包括裝置 基板110、布置在裝置基板110上的柵極122、布置在柵極122上的柵極絕緣膜114、和在柵 極絕緣膜114上相互隔開的源極126和漏極128以及覆蓋源極126和漏極128的半導(dǎo)體層 124。薄膜晶體管的所有元件以運(yùn)轉(zhuǎn)方式配置。此外，在第一至第四實(shí)施方式中，裝置基板 110,210,310或410可以是LCD、PDP、ELD、FED、VFD或OLED等顯示裝置中的基板，或是其他 電子裝置中的基板。柵極122由金屬制成，并處于例如島狀形式或其它形式。構(gòu)成柵極122的金屬可 具有層積結(jié)構(gòu)。柵極絕緣膜114由位于設(shè)置有柵極122的裝置基板110的整個(gè)表面上的氮化硅 層、氧化硅層或氮化硅氧化物層構(gòu)成。柵極絕緣膜114增大了裝置基板110與柵極絕緣膜 114之間的附著力，并防止了雜質(zhì)由裝置基板110至半導(dǎo)體層124的擴(kuò)散以及柵極122的氧 化。源極126和漏極128由金屬制成，在柵極絕緣膜114上相互隔開。此時(shí)，源極126 的一端和漏極128的一端與柵極122交疊。構(gòu)成源極126和漏極128的金屬可具有層積結(jié) 構(gòu)。半導(dǎo)體層124布置在柵極絕緣膜114上以致其覆蓋源極126和漏極128。半導(dǎo)體 層124包括在相互隔開的源極126和漏極128之間形成溝道區(qū)域(C)的下部區(qū)域，和形成 有背溝道區(qū)域(BC)的上部區(qū)域。
6
半導(dǎo)體層124由氧化物形成。構(gòu)成半導(dǎo)體層124的氧化物可以是(G^O3)x(In2O3) ^x 、(In2O3)x(ZnO)1-P (ZnO) x (Gei2O3) & 或(In2O3) x (Gei2O3) y (ZnO) z，其中 0<x<5，0<y<5， 0 < ζ < 5。此處，χ、y和ζ可以是任何值，例如，整數(shù)、有理數(shù)等。根據(jù)第二實(shí)施方式，參考圖1Β，具有下柵極結(jié)構(gòu)的薄膜晶體管(TFT)包括裝置基 板210、布置在裝置基板210上的柵極222、布置在柵極222上的柵極絕緣膜214、柵極絕緣 膜214上與柵極222交疊的半導(dǎo)體層224、和半導(dǎo)體層2Μ上相互隔開的源極2 和228。 圖IB的薄膜晶體管的所有元件以運(yùn)轉(zhuǎn)方式配置。柵極222由金屬制成，并處于例如島狀形式或其它形式。構(gòu)成柵極222的金屬可 具有層積結(jié)構(gòu)。柵極絕緣膜214由位于設(shè)置有柵極222的整個(gè)表面上的氮化硅層、氧化硅 層或氮化硅氧化物層構(gòu)成。半導(dǎo)體層2M布置在柵極絕緣膜214上以致半導(dǎo)體層224與柵極222交疊。半 導(dǎo)體層2M包括下部區(qū)域——該區(qū)域包括其中的半導(dǎo)體層2M與柵極222交疊的溝道區(qū)域 (C)，和在半導(dǎo)體層224中的相互隔開的源極2 和漏極2 之間形成背溝道區(qū)域(BC)的 上部區(qū)域。半導(dǎo)體層2 由氧化物形成。構(gòu)成半導(dǎo)體層2 的氧化物可以是(Gii2O3)x(In2O3) ^x 、(In2O3)x(ZnO)1-P (ZnO) x (Gei2O3) & 或(In2O3) x (Gei2O3) y (ZnO) z，其中 0<x<5，0<y<5， 0 < ζ < 5。此處，χ、y和ζ可以是任何值，例如，整數(shù)、有理數(shù)等。源極2 和漏極228由金屬制成，在半導(dǎo)體層2M上相互隔開。此時(shí)，源極226的 一端和漏極2 的一端與柵極222交疊。構(gòu)成源極2 和漏極2 的金屬可具有層積結(jié)構(gòu)。根據(jù)第三實(shí)施方式，參考圖1C，具有上柵極結(jié)構(gòu)的薄膜晶體管(TFT)包括在裝置 基板310上相互隔開的源極3 和漏極328，布置在裝置基板310上以與源極3 和漏極 328交疊或覆蓋源極3 和漏極3 的半導(dǎo)體層324、布置在半導(dǎo)體層3M上的柵極絕緣膜 314和布置在柵極絕緣膜314上的柵極322，由此柵極322部分與在裝置基板310的整個(gè)表 面上布置的源極3 和漏極3 交疊。源極3 和漏極328由金屬制成，在裝置基板310上相互隔開。源極3 的一端和 漏極328的一端通過布置在柵極322的下面而與柵極322交疊。構(gòu)成源極3 和漏極3 的金屬可具有層積結(jié)構(gòu)。半導(dǎo)體層324由氧化物制成，并布置在裝置基板310上以致其與源極3 和漏極 328交疊或覆蓋源極3 和漏極328。半導(dǎo)體層3M包括在相互隔開的源極3 和漏極3 之間布置有背溝道區(qū)域(BC)的下部區(qū)域，和包括有與柵極絕緣膜314接觸的溝道區(qū)域C的 上部區(qū)域。構(gòu)成半導(dǎo)體層324 的氧化物可以是(Ga2O3)x(In2O3)1-^ (In2O3)x(ZnO)1^, (ZnO) x (Gei2O3) & 或(In2O3) x (Gei2O3) y (ZnO) z，其中 0 彡 χ 彡 5，0 彡 y 彡 5，0 彡 ζ 彡 5。此處，x、y 和 ζ可以是任何值，例如，整數(shù)、有理數(shù)等。柵極絕緣膜314由位于設(shè)置有源極3 和漏極328以及半導(dǎo)體層324的裝置基板 310的整個(gè)表面上的氮化硅層、氧化硅層或氮化硅氧化物層構(gòu)成。柵極322例如以島狀形式 或其它形式形成在半導(dǎo)體層3M上以致其與源極3 和漏極3 部分交疊。構(gòu)成柵極322 的金屬可具有層積結(jié)構(gòu)。根據(jù)第四實(shí)施方式，參考圖1D，具有上柵極結(jié)構(gòu)的薄膜晶體管(TFT)包括裝置基板410、布置在裝置基板410上的半導(dǎo)體層424、在半導(dǎo)體層似4上相互隔開的源極似6和 漏極428、布置在設(shè)置有源極似6和漏極4 的半導(dǎo)體層似4上的柵極絕緣膜414和布置在 柵極絕緣膜414上的柵極422，由此柵極422與布置在半導(dǎo)體層似4上的源極似6和漏極 428部分交疊。半導(dǎo)體層424由氧化物制成，并在裝置基板410上形成。半導(dǎo)體層似4包括形成 有背溝道區(qū)域(BC)的下部區(qū)域，和其中溝道區(qū)域(C)與布置在相互隔開的源極似6和漏極 428之間和之上的柵極絕緣膜414接觸的上部區(qū)域。構(gòu)成半導(dǎo)體層424 的氧化物可以是(Ga2O3)x(In2O3)1-^ (In2O3)x(ZnO)1^, (ZnO) x (Gei2O3) & 或(In2O3) x (Gei2O3) y (ZnO) z，其中 0 彡 χ 彡 5，0 彡 y 彡 5，0 彡 ζ 彡 5。此處，x、y 和 ζ可以是任何值，例如，整數(shù)、有理數(shù)等。源極似6和漏極428由金屬制成，并在柵極絕緣膜414上相互隔開。源極似6的一 端和漏極428的一端與柵極422交疊。構(gòu)成源極4 和漏極428的金屬可具有層積結(jié)構(gòu)。柵極絕緣膜414使用氮化硅層、氧化硅層或氮化硅氧化物層形成在裝置基板410 的整個(gè)表面上。柵極422以例如島狀形式或其它形式形成在半導(dǎo)體層似4上，以致其與源 極4 和漏極4 部分交疊。構(gòu)成柵極422的金屬可具有層積結(jié)構(gòu)。在本發(fā)明的各實(shí)施方式中，半導(dǎo)體層(例如124、224、324、424)可使用已知技術(shù)形 成。例如，半導(dǎo)體層可以使用涂層法施用至柵極絕緣層或基板上。在那樣的情況中，不同的 材料可以在涂布過程中混合施用以提供具有分別由不同材料構(gòu)成的第一和第二區(qū)域的半 導(dǎo)體層。在一個(gè)實(shí)例中，當(dāng)將用于半導(dǎo)體層的第一材料涂布在柵極絕緣層或基板上時(shí)，隨后 可加入用于半導(dǎo)體層的第二材料，從而以第一和第二材料的混合物選擇性地涂布在柵極絕 緣層或基板的某些區(qū)域中。結(jié)果，可以形成本發(fā)明的半導(dǎo)體層。在另一個(gè)實(shí)例中，具有不 同材料的第一和第二半導(dǎo)體子層可以形成在柵極絕緣層或基板上，以提供本發(fā)明的半導(dǎo)體 層。圖2是根據(jù)本發(fā)明一個(gè)實(shí)施方式Wh2O3-ZnO-Ga2O3三元體系中通過霍耳效應(yīng)繪制 的遷移率和載流子水平的圖的實(shí)例?；谠趯?shí)驗(yàn)過程中改變X的值而得到的一些測定值生 成該圖。參考圖2，當(dāng)化和Si增加時(shí)，遷移率和載流子水平升高。當(dāng)( 增加時(shí)，遷移率和 載流子水平降低。因此，關(guān)于本發(fā)明第一和第二實(shí)施方式的具有下柵極結(jié)構(gòu)的薄膜晶體管， 半導(dǎo)體層IM或2M的下部區(qū)域基于溝道區(qū)域(C)而包含大量的A區(qū)組分，而半導(dǎo)體層IM 或224的上部區(qū)域基于背溝道區(qū)域(BC)而包含大量的B區(qū)組分。也就是說，關(guān)于第一和第二實(shí)施方式的具有下柵極結(jié)構(gòu)的薄膜晶體管，基于溝道 區(qū)域(C)，半導(dǎo)體層IM或224的下部區(qū)域包含的ZnO或^i2O3(摩爾％)多于Ga2O3(摩 爾％ )，而基于背溝道區(qū)域(BC)，半導(dǎo)體層IM或224的上部區(qū)域包含的Ga2O3 (摩爾％ )多 于SiO或M2O3 (摩爾％ )。具體而言，當(dāng)半導(dǎo)體層IM或224由(In2O3)x (SiO)1I構(gòu)成時(shí)，基于溝道區(qū)域(C)， 半導(dǎo)體層124的下部區(qū)域包含的In2O3 (摩爾％ )的量等于或大于SiO(摩爾％ )的量。同樣，當(dāng)半導(dǎo)體層1 或224由(Gii2O3)x (In2O3)1I構(gòu)成時(shí)，基于溝道區(qū)域(C)，半導(dǎo) 體層IM或224的下部區(qū)域包含的^i2O3 (摩爾％ )多于Ga2O3 (摩爾％)，而基于背溝道區(qū) 域(BC)，半導(dǎo)體層IM或224的上部區(qū)域包含的Gii2O3 (摩爾％ )多于h203(摩爾％ )。
同樣，當(dāng)半導(dǎo)體層1 或224由(SiO)x(Ga2O3)^構(gòu)成時(shí)，基于溝道區(qū)域(C)，半導(dǎo) 體層IM或224的下部區(qū)域包含的ZnO (摩爾％ )多于Ga2O3 (摩爾％ )，而基于背溝道區(qū)域 (BC)，半導(dǎo)體層IM或224的上部區(qū)域包含的Ga2O3 (摩爾％ )多于SiO (摩爾％ )。同樣，當(dāng)半導(dǎo)體層IM或2M由(In2O3) x(Zn0)y(Gii203) 2構(gòu)成時(shí)，基于溝道區(qū)域(C)， 半導(dǎo)體層IM或224的下部區(qū)域包含的ZnO (摩爾％ )多于Ga2O3 (摩爾％ )，而基于背溝道 區(qū)域(BC)，半導(dǎo)體層IM或224的上部區(qū)域包含的Ga2O3 (摩爾％)多于^i2O3 (摩爾％)或 ZnO (摩爾 ％ )。對(duì)于構(gòu)成半導(dǎo)體層124或2M的氧化物，圖2的圖使用的x、y和ζ如下0彡χ彡5， 0彡y彡5，0彡ζ彡5。關(guān)于本發(fā)明第三和第四實(shí)施方式的具有上柵極結(jié)構(gòu)的薄膜晶體管，半導(dǎo)體層3M 或424的上部區(qū)域基于溝道區(qū)域(C)而包含大量的A區(qū)組分，而其下部區(qū)域基于背溝道區(qū) 域(BC)而包含大量的B區(qū)組分。也就是說，半導(dǎo)體層3M或424的上部區(qū)域基于溝道區(qū)域 (C)而包含的ZnO或In2O3 (摩爾％ )多于Gei2O3 (摩爾％ )，而半導(dǎo)體層3M或424的下部區(qū) 域基于背溝道區(qū)域(BC)而包含的Ga2O3 (摩爾％ )多于ZnO或h203 (摩爾％ )。具體而言，當(dāng)半導(dǎo)體層3 或424由(In2O3) x (SiO) h構(gòu)成時(shí)，基于溝道區(qū)域(C)， 半導(dǎo)體層3M或424的上部區(qū)域包含的In2O3 (摩爾％)的量等于或大于SiO (摩爾％ )的 量。同樣，當(dāng)半導(dǎo)體層3 或424由(Gii2O3) x (In2O3) h構(gòu)成時(shí)，基于溝道區(qū)域(C)，半導(dǎo) 體層3 或424的上部區(qū)域包含的^i2O3 (摩爾％ )多于Ga2O3 (摩爾％ )，而基于背溝道區(qū) 域(BC)，半導(dǎo)體層3M或424的下部區(qū)域包含的Ga2O3 (摩爾％ )多于h203 (摩爾％ )。同樣，當(dāng)半導(dǎo)體層3M或424由(ZnO) x (Ga2O3) h構(gòu)成時(shí)，基于溝道區(qū)域(C)，半導(dǎo) 體層3 或424的上部區(qū)域包含的ZnO (摩爾％ )多于Ga2O3 (摩爾％ )，而基于背溝道區(qū)域 (BC)，半導(dǎo)體層3M或424的下部區(qū)域包含的Ga2O3 (摩爾％ )多于SiO (摩爾％ )。同樣，當(dāng)半導(dǎo)體層3M或似4由(In2O3) x(Zn0)y(Gii203) 2構(gòu)成時(shí)，基于溝道區(qū)域(C)， 半導(dǎo)體層3M或424的上部區(qū)域包含的^i2O3或SiO (摩爾％ )多于Ga2O3 (摩爾％)，而基 于背溝道區(qū)域(BC)，半導(dǎo)體層3 或424的下部區(qū)域包含的Ga2O3 (摩爾％)多于^i2O3 (摩 爾％ )或SiO (摩爾％ )。在構(gòu)成半導(dǎo)體層3M或似4的氧化物中，圖2的圖使用的x、y和ζ如下0彡χ彡5， 0彡y彡5，0彡ζ彡5。如此，基于溝道區(qū)域(C)，具有下柵極結(jié)構(gòu)的薄膜晶體管(TFT)在半導(dǎo)體層的下部 區(qū)域包含比( 更多的ai或h (以增大遷移率和載流子水平)，而基于背溝道區(qū)域(Be)，在 半導(dǎo)體層的上部區(qū)域包含比h或更多的Ga(與氧的結(jié)合強(qiáng)度更高)。同樣，基于溝道區(qū)域(C)，具有上柵極結(jié)構(gòu)的薄膜晶體管(TFT)在半導(dǎo)體層的上部 區(qū)域包含比( 更多的ai或h (以增大遷移率和載流子水平)，而基于背溝道區(qū)域(Be)，在 半導(dǎo)體層的下部區(qū)域包含比h或ai更多的以減小遷移率和載流子水平)。因此，關(guān)于本發(fā)明的具有上柵極結(jié)構(gòu)的薄膜晶體管和具有下柵極結(jié)構(gòu)的薄膜晶體 管，由于半導(dǎo)體層的溝道區(qū)域(C)的電導(dǎo)率增加，所以斷開狀態(tài)的半導(dǎo)體層的背溝道區(qū)域 (BC)中由氧損失導(dǎo)致的載流子的生成受到抑制，并且通過泄露通道的漏電流減少，由此改 善了薄膜晶體管(TFT)的性質(zhì)。
同時(shí)，半導(dǎo)體層1M、2M、3M或424的溝道區(qū)域(C)和背溝道區(qū)域(BC)并不限于 圖中所示的圓點(diǎn)，而可具有擴(kuò)大的范圍或具有不同的形狀和/或大小。圖3是比較現(xiàn)有技術(shù)的薄膜晶體管(裝置A和B)和根據(jù)本發(fā)明一個(gè)實(shí)例的 薄膜晶體管(裝置C)的效果的圖的實(shí)例。參考圖3，根據(jù)本發(fā)明一個(gè)實(shí)例的薄膜晶 體管(裝置C)包括如上文所述的具有下部區(qū)域和上部區(qū)域的半導(dǎo)體層，其中設(shè)置有 溝道區(qū)域的下部區(qū)域由例如anAh^r^jGaWl制成，設(shè)置有背溝道區(qū)域的上部 區(qū)域由例如(In2O3) L7 (ZnO) 3.3 (Ga2O3) 5 ^ 在該實(shí)例中，與半導(dǎo)體層的整個(gè)區(qū)域由 (工 仏夂口勸夂出^！⑷山制成的現(xiàn)有技術(shù)的裝置A相比，本發(fā)明的薄膜晶體管(裝置C)顯示 了較低的切斷電流，而與半導(dǎo)體層的整個(gè)區(qū)域由(In2O3)U(ZnO)i3(Gii2O3)5制成的現(xiàn)有技術(shù) 的裝置B相比，顯示了較高的切斷電流。因此，本發(fā)明的薄膜晶體管增大了導(dǎo)通電流和遷移率，并抑制了漏電流，由此改善 了薄膜晶體管的工作性質(zhì)。本發(fā)明的薄膜晶體管的柵極結(jié)構(gòu)不限于前述實(shí)施方式的結(jié)構(gòu)，而可以是單柵極或 雙柵極。本發(fā)明的薄膜晶體管可用于集成電路，或包括該集成電路的結(jié)構(gòu)體，如顯示面板 (例如，平板顯示器如IXD、PDP、ELD、FED、VFD或0LED)。例如，本發(fā)明的IXD包括多個(gè)根據(jù) 以上本發(fā)明任何實(shí)施方式所討論的TFT和其他已知的元件，如數(shù)據(jù)線、柵極線、像素區(qū)、液 晶層、黑色矩陣層(black matrix layer)、濾色片等等。同樣，PDP、ELD、FED、VFD或OLED 包括多個(gè)根據(jù)以上本發(fā)明任何實(shí)施方式所討論的TFT和其他已知的元件。對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是可在不背離本發(fā)明的實(shí)質(zhì)或范圍的條件下獲 得本發(fā)明的各種改進(jìn)和變化。因此，倘若本發(fā)明的改進(jìn)和變化進(jìn)入了所附權(quán)利要求和其等 價(jià)變換的范圍內(nèi)，則本發(fā)明將涵蓋所述改進(jìn)和變化。
權(quán)利要求
1.一種薄膜晶體管，所述薄膜晶體管包括 布置在基板上的柵極；在所述基板上相互隔開的源極和漏極；使所述柵極與所述源極和漏極絕緣的柵極絕緣膜；和通過所述柵極絕緣膜與所述柵極絕緣的半導(dǎo)體層，所述半導(dǎo)體層包括第一區(qū)域和第二 區(qū)域，所述半導(dǎo)體層由(In2O3)x(Ga2O3)y (ZnO)z制成，其中0彡χ彡5，0彡y彡5，0≤ζ≤5， 其中在所述半導(dǎo)體層的所述第一區(qū)域中X或Z大于Y，和 在所述半導(dǎo)體層的所述第二區(qū)域中Y大于X和Ζ。
2.如權(quán)利要求1所述的薄膜晶體管，其中所述第一和第二區(qū)域分別是溝道區(qū)域和背溝 道區(qū)域。
3.如權(quán)利要求2所述的薄膜晶體管，其中所述柵極具有下柵極結(jié)構(gòu)，其中所述溝道區(qū) 域布置在所述半導(dǎo)體層中的所述源極和漏極之間，所述背溝道區(qū)域布置在所述溝道區(qū)域上方。
4.如權(quán)利要求2所述的薄膜晶體管，其中所述柵極具有上柵極結(jié)構(gòu)，其中所述背溝道 區(qū)域布置在所述半導(dǎo)體層中的所述源極和漏極之間，所述溝道區(qū)域布置在所述背溝道區(qū)域 上方。
5.如權(quán)利要求1所述的薄膜晶體管，其中在所述半導(dǎo)體層的所述第一區(qū)域中X大于Ζ。
6.如權(quán)利要求1所述的薄膜晶體管，其中在所述半導(dǎo)體層的所述第一區(qū)域中X等于Ζ。
7.如權(quán)利要求1所述的薄膜晶體管，其中在所述基板上布置所述柵極， 在設(shè)置有所述柵極的所述基板上布置所述柵極絕緣膜，在所述柵極絕緣膜上布置所述源極和漏極，其中所述源極和漏極與所述柵極部分交 疊，和在所述柵極絕緣膜上布置所述半導(dǎo)體層，其中所述半導(dǎo)體層覆蓋所述源極和漏極。
8.如權(quán)利要求1所述的薄膜晶體管，其中在所述基板上布置所述柵極， 在設(shè)置有所述柵極的所述基板上布置所述柵極絕緣膜，在所述柵極絕緣膜上布置所述半導(dǎo)體層，其中所述半導(dǎo)體層與所述柵極交疊，和 在所述半導(dǎo)體層上布置所述源極和漏極，其中所述源極和漏極相互隔開并與所述柵極 部分交疊。
9.如權(quán)利要求1所述的薄膜晶體管，其中所述源極和漏極在所述基板上相互隔開， 在所述基板上布置所述半導(dǎo)體層，其中所述半導(dǎo)體層覆蓋所述源極和漏極， 在設(shè)置有所述半導(dǎo)體層的所述基板上布置所述柵極絕緣膜，和在所述柵極絕緣膜上布置所述柵極，其中所述柵極與所述源極和漏極部分交疊。
10.如權(quán)利要求1所述的薄膜晶體管，其中在所述基板上布置所述半導(dǎo)體層， 所述源極和漏極在所述半導(dǎo)體層上相互隔開，在設(shè)置有所述源極和漏極的所述半導(dǎo)體層上布置所述柵極絕緣膜，和 在所述柵極絕緣膜上布置所述柵極，其中所述柵極與所述源極和漏極部分交疊。
11.一種薄膜晶體管，所述薄膜晶體管包括 布置在基板上的柵極；在所述基板上相互隔開的源極和漏極；使所述柵極與所述源極和漏極絕緣的柵極絕緣膜；通過所述柵極絕緣膜與所述柵極絕緣的半導(dǎo)體層，所述半導(dǎo)體層包括第一區(qū)域和第二 區(qū)域，其中所述第一區(qū)域包含的ZnO和In2O3中的至少一種多于Ga2O3，和 其中所述第二區(qū)域包含的Ga2O3多于ZnO和In2O3中的至少一種。
12.如權(quán)利要求11所述的薄膜晶體管，其中所述第一區(qū)域是溝道區(qū)域，所述第二區(qū)域 是背溝道區(qū)域。
13.一種顯示裝置，所述顯示裝置包括 包括多個(gè)薄膜晶體管的顯示板，所述薄膜晶體管中的每一個(gè)包括布置在基板上的柵極；在所述基板上相互隔開的源極和漏極；使所述柵極與所述源極和漏極絕緣的柵極絕緣膜；和通過所述柵極絕緣膜與所述柵極絕緣的半導(dǎo)體層，所述半導(dǎo)體層包括第一區(qū)域和第二 區(qū)域，其中所述第一區(qū)域包含的ZnO和In2O3中的至少一種多于Ga2O3，和 其中所述第二區(qū)域包含的Ga2O3多于ZnO和In2O3中的至少一種。
14.如權(quán)利要求13所述的顯示裝置，其中所述第一區(qū)域是溝道區(qū)域，和所述第二區(qū)域 是背溝道區(qū)域。
15.如權(quán)利要求13所述的顯示裝置，所述下柵極結(jié)構(gòu)包括 形成在基板上的柵極；和覆蓋所述柵極的柵極絕緣層， 其中所述柵極處于所述源極和漏極的下方。
16.如權(quán)利要求15所述的顯示裝置，其中所述源極和漏極形成在所述柵極絕緣層上并 由所述半導(dǎo)體層覆蓋，所述半導(dǎo)體層中的溝道區(qū)域形成在所述半導(dǎo)體層下部的所述源極和 漏極之間。
17.如權(quán)利要求15所述的顯示裝置，其中所述半導(dǎo)體層形成在所述柵極絕緣層上，所 述源極和漏極形成在所述半導(dǎo)體層上，溝道區(qū)域形成在所述半導(dǎo)體層的下部。
18.如權(quán)利要求13所述的顯示裝置，所述上柵極結(jié)構(gòu)包括 在形成于基板上的所述半導(dǎo)體層上形成的柵極絕緣層；和 形成在所述柵極絕緣層上的所述柵極，其中所述柵極形成在所述源極和漏極的上方。
19.如權(quán)利要求18所述的顯示裝置，其中所述源極和漏極形成在所述基板上并由所述 半導(dǎo)體層覆蓋，溝道區(qū)域形成在所述半導(dǎo)體層的上部。
20.如權(quán)利要求18所述的顯示裝置，其中所述源極和漏極形成在所述半導(dǎo)體層上并由 所述柵極絕緣層覆蓋，溝道區(qū)域形成在所述半導(dǎo)體層的上部。
全文摘要
本發(fā)明涉及一種薄膜晶體管，所述薄膜晶體管用于增大溝道區(qū)域的電導(dǎo)率并抑制背溝道區(qū)域的漏電流，以及包括所述薄膜晶體管的顯示裝置。根據(jù)一個(gè)實(shí)施方式，所述薄膜晶體管包括布置在基板上的柵極；在基板上相互隔開的源極和漏極；使柵極與源極和漏極絕緣的柵極絕緣膜；和通過柵極絕緣膜與柵極絕緣的半導(dǎo)體層，所述半導(dǎo)體層包括溝道區(qū)域和背溝道區(qū)域，所述半導(dǎo)體層由(In2O3)x(Ga2O3)y(ZnO)z(0≤x≤5，0≤y≤5，0≤z≤5)制成，其中在所述半導(dǎo)體層的溝道區(qū)域中X或Z大于Y，而在所述半導(dǎo)體層的背溝道區(qū)域中Y大于X和Z。
文檔編號(hào)H01L29/786GK102117836SQ20101022603
公開日2011年7月6日 申請(qǐng)日期2010年7月6日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者徐知延, 許宰碩 申請(qǐng)人:樂金顯示有限公司