專利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)(hetero-structure)。更具體地，本發(fā) 明涉及在絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的語義內(nèi)的缺陷減少的半導(dǎo)體層。
背景技術(shù)：
半導(dǎo)體結(jié)構(gòu)典型地包括半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)和半導(dǎo)體襯底上形成了半導(dǎo) 體裝置，半導(dǎo)體裝置比如但不限于電阻器、晶體管、電容器和二極管。使用由電介質(zhì)層分離 的構(gòu)圖的導(dǎo)電層而連接和互連所述半導(dǎo)體裝置。隨著半導(dǎo)體技術(shù)的進步，半導(dǎo)體襯底材料也從通常的傳統(tǒng)主要含硅半導(dǎo)體材料 (即大于50原子百分比的硅)演化到包括替代的半導(dǎo)體材料，例如主要含鍺半導(dǎo)體材料 (即大于50原子百分比的鍺)，以及化合物半導(dǎo)體材料。例如，主要含鍺半導(dǎo)體材料和化合 物半導(dǎo)體材料是期望的，因為在與主要含硅半導(dǎo)體材料相比，主要含鍺半導(dǎo)體材料和化合 物半導(dǎo)體材料經(jīng)常提供較高的載流子遷移率。
隨著與半導(dǎo)體制造范疇的主導(dǎo)的含鍺半導(dǎo)體材料和化合物半導(dǎo)體材料的演化，與 體半導(dǎo)體襯底相比，也發(fā)展了絕緣體上半導(dǎo)體襯底。在半導(dǎo)體制造領(lǐng)域內(nèi)，絕緣體上半導(dǎo) 體襯底與體半導(dǎo)體襯底相比是理想的，因為絕緣體上半導(dǎo)體襯底提供杰出的半導(dǎo)體裝置隔 離。結(jié)合用于絕緣體上半導(dǎo)體襯底內(nèi)的基半導(dǎo)體襯底的和表面半導(dǎo)體層的不同半導(dǎo)體材 料，半導(dǎo)體制造范疇的進一步的發(fā)展涉及絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的制造。雖然主導(dǎo)的含鍺半導(dǎo)體材料和化合物半導(dǎo)體材料因而在半導(dǎo)體制造領(lǐng)域內(nèi)在絕 緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的范疇是理想的，但是在絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的范疇內(nèi)主導(dǎo)的 含鍺半導(dǎo)體材料和化合物半導(dǎo)體材料不是完全沒有問題。在該方面，在絕緣體上半導(dǎo)體異 質(zhì)結(jié)構(gòu)的范疇的主導(dǎo)含鍺半導(dǎo)體材料和化合物半導(dǎo)體材料制造經(jīng)常難于沒有晶體缺陷，所 述缺陷例如但不限于堆疊(即失配)位錯缺陷和螺位錯缺陷。因而，期望在半導(dǎo)體制造領(lǐng)域提供具有減少了的缺陷(即小于IO6缺陷每平方厘 米并且更加優(yōu)選小于IO5缺陷每平方厘米，并且還更加優(yōu)選小于IO4缺陷每排平方厘米)的 絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)內(nèi)的主要含鍺層和化合物半導(dǎo)體層的方法和材料。

發(fā)明內(nèi)容
本發(fā)明包括絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)，以及絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的制造方 法。在總體的實施例中，絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)包括晶體襯底，在晶體襯底上形成有電介 質(zhì)層(即可以包括，但是不必限于多個電介質(zhì)層)，電介質(zhì)層包括暴露晶體襯底的孔。與晶 體襯底成份不同的半導(dǎo)體層位于并且形成于孔內(nèi)和孔上方。位于孔內(nèi)和孔上方的半導(dǎo)體層 的部分包括相對高的缺陷密度。位于電介質(zhì)層的上方的半導(dǎo)體層的部分(優(yōu)選平面)包括 相對低的缺陷密度。本發(fā)明還設(shè)想從總體實施例導(dǎo)出的另外的更為具體的實施例。下面將 更為詳細地界定相對高的缺陷密度和相對低的缺陷密度。根據(jù)本發(fā)明的制造絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的方法包括掩模垂直外延法和掩模選擇性橫向(即水平)外延法，掩模垂直外延法提供位于孔內(nèi)和上方的、包括相對高缺陷密 度的半導(dǎo)體層的部分，掩模選擇性橫向(即水平)外延法提供位于電介質(zhì)層上方的、包括相 對低的缺陷密度的半導(dǎo)體層的部分。在實施例和本發(fā)明的范疇內(nèi)，位于孔內(nèi)和孔上方的、包括相對高缺陷密度的半導(dǎo) 體層的部分具有大于IO7每平方厘米的缺陷密度，并且更為典型地大于IO8每平方厘米的缺 陷密度，更加典型地從IO7至IO9缺陷每平方厘米。根據(jù)下面的進一步描述，這樣的缺陷典型 地可以包括，但不必限于，螺位錯缺陷和堆疊位錯缺陷，但是具體地不是側(cè)壁缺陷。在實施 例和本發(fā)明的范疇內(nèi)，具有相對低的缺陷密度的、位于電介質(zhì)層上方的半導(dǎo)體層的部分具 有小于106、更為優(yōu)選小于IO5并且更加優(yōu)選小于IO4缺陷每平方厘米的缺陷密度。這些具 體的缺陷還可以包括，但不必限于螺位錯缺陷和堆疊位錯缺陷，并且也旨在包括表面缺陷。根據(jù)本發(fā)明的具體的半導(dǎo)體結(jié)構(gòu)包括晶體襯底。該具體半導(dǎo)體結(jié)構(gòu)還包括位于晶 體襯底上的電介質(zhì)層，該電介質(zhì)層具有暴露部分晶體襯底的孔。該具體的半導(dǎo)體結(jié)構(gòu)還包 括位于孔內(nèi)和孔上方和電介質(zhì)層上的、與晶體襯底成份不同的半導(dǎo)體層。位于孔內(nèi)并且也 位于孔上方的半導(dǎo)體層的部分包括相對高的缺陷密度。位于電介質(zhì)層上方的半導(dǎo)體層的部 分包括相對低的缺陷密度。根據(jù)本發(fā)明的另一具體半導(dǎo)體結(jié)構(gòu)包括晶體襯底。該其它的具體的半導(dǎo)體結(jié)構(gòu)包 括位于晶體襯底上并且具有暴露部分的晶體襯底的孔的電介質(zhì)層。該其它具體半導(dǎo)體結(jié)構(gòu) 包括位于孔內(nèi)、在孔上方延伸和孔上方的、與晶體襯底成份不同的晶體材料層，并且在晶體 材料層內(nèi)包括較高的缺陷密度。該其它的具體半導(dǎo)體結(jié)構(gòu)包括鄰接晶體材料層的、并且位 于電介質(zhì)層上方的、與晶體材料層成份不同的應(yīng)變半導(dǎo)體層，并且在應(yīng)變半導(dǎo)體層內(nèi)包括 相對低的缺陷密度。根據(jù)本發(fā)明的制造半導(dǎo)體結(jié)構(gòu)的具體方法包括在晶體襯底上形成包括暴露部分 的晶體襯底的孔的電介質(zhì)層。該具體方法還包括在孔內(nèi)和孔上方，并且在電介質(zhì)層上形成 與晶體襯底成份不同的半導(dǎo)體層。形成于孔內(nèi)以及孔上方的半導(dǎo)體層的部分包括相對高的 缺陷密度。形成于電介質(zhì)層上方的半導(dǎo)體層的部分包括相對低的缺陷密度。根據(jù)本發(fā)明的制造半導(dǎo)體結(jié)構(gòu)的另一具體方法包括在晶體襯底上形成具有暴露 部分的晶體襯底的孔的電介質(zhì)層。該其它具體方法包括形成晶體襯底不同成份的晶體材料 層于孔內(nèi)、在孔上方延伸、并且在孔上方，并且在晶體材料層中包括相對高的缺陷密度。該 其它具體方法包括形成鄰接晶體材料層、并且位于電介質(zhì)層上方的、與晶體材料層成份不 同的應(yīng)變半導(dǎo)體層，并且在半導(dǎo)體層內(nèi)包括相對低的缺陷密度。


本發(fā)明包括了絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)以及絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的制造方 法，根據(jù)在如下面所闡述的具體實施例部分來理解本發(fā)明。在形成根據(jù)本公開的實質(zhì)部分 的附圖理解具體實施例，在附圖中圖1至圖8示出了根據(jù)作為多個本發(fā)明的更為具體的實施例的基礎(chǔ)的本發(fā)明的第 一總體實施例、制造絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)中漸進的工藝步驟的結(jié)果的一系列示意性透 視圖，所述工藝步驟為電介質(zhì)層制造和掩模(圖1)，電介質(zhì)層構(gòu)圖(圖2)，垂直異質(zhì)外延生 長(圖3)，選擇性帽層生長(圖4)，部分電介質(zhì)層剝離(圖5)，選擇性帽層氧化(圖6)，和選擇性橫向外延生長(圖7和圖8)。圖9至圖12示出了根據(jù)本發(fā)明的更為具體的實施例的、制造絕緣體上半導(dǎo)體異質(zhì) 結(jié)構(gòu)中漸進的工藝步驟的結(jié)果的一系列示意性截面圖，所述工藝步驟為第二半導(dǎo)體層沉積 (圖9)，選擇性掩模剝離(圖10)，半導(dǎo)體層構(gòu)圖(圖11)和隔離區(qū)形成(圖12)。圖13至圖16示出了根據(jù)本發(fā)明另一更為具體的實施例的、制造絕緣體上半導(dǎo)體 異質(zhì)結(jié)構(gòu)中漸進的工藝步驟的結(jié)果的一系列示意性截面圖，所述工藝步驟為第二半導(dǎo)體層 沉積(圖13)，選擇性掩模剝離(圖14)，半導(dǎo)體層構(gòu)圖(圖15)和隔離區(qū)形成(圖16)。圖17至圖20示出了根據(jù)本發(fā)明的另一更為具體的實施例的、制造絕緣體上半導(dǎo) 體異質(zhì)結(jié)構(gòu)中漸進的工藝步驟的結(jié)果的一系列示意性截面圖，所述工藝步驟為第二半導(dǎo)體 層沉積(圖17)，選擇性掩模剝離(圖18)，半導(dǎo)體層構(gòu)圖(圖19)和隔離區(qū)形成(圖20)。圖21至圖23示出了示出根據(jù)本發(fā)明第二總體實施例的、制造絕緣體上半導(dǎo)體異 質(zhì)結(jié)構(gòu)中在漸進的工藝步驟的結(jié)果的一系列示意性截面圖，所述工藝步驟為外延孔填充層 (圖21)，選擇性掩模形成(圖22)和應(yīng)變的外延平面層(圖23)。
具體實施例方式本發(fā)明包括了絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)以及絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的制造方 法，根據(jù)下面所闡述的說明書來理解本發(fā)明。下述的說明書根據(jù)在上面描述的圖來理解。由 于圖旨在示意性的目的，所以所述圖不一定按比例繪制。圖1至圖8示出了根據(jù)本發(fā)明的具體實施例的制造絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)中的 漸進的階段的結(jié)果的一系列示意性透視圖。本發(fā)明的該具體實施例包括本發(fā)明的第一總 體實施例，根據(jù)下面進一步的公開從該第一總體實施例導(dǎo)出本發(fā)明的多個更為具體的實施 例。圖1示出了根據(jù)該第一總體實施例的在制造其的早期階段的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu) 的示意性透視圖。圖1示出了晶體襯底10。第一電介質(zhì)層12位于并且形成于晶體襯底10上。第 二電介質(zhì)層14位于并且形成于第一電介質(zhì)層12上。第三電介質(zhì)層15位于并且形成于第 二電介質(zhì)層14上并且掩模16位于并且形成于第三電介質(zhì)層15上。在該第一總體實施例 中，晶體襯底10、第一電介質(zhì)層12、第二電介質(zhì)層14、第三電介質(zhì)層15和掩模16可以包括 在半導(dǎo)體制造領(lǐng)域中通常傳統(tǒng)的材料和尺寸。晶體襯底10可以包括任何幾個合適的晶體材料，尤其包括晶體含硅半導(dǎo)體材料 (它對于形成更為富鍺的半導(dǎo)體材料可以提供外延基)，和晶體藍寶石材料(它可以對于形 成氮化鎵半導(dǎo)體材料提供外延基)。典型地，晶體襯底10包括具有從0. 3至1毫米的厚度 的硅半導(dǎo)體材料(即體硅半導(dǎo)體襯底)。第一電介質(zhì)層12、第二電介質(zhì)層14和第三電介質(zhì)層15包括不同的電介質(zhì)材料，在 絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的進一步工藝的范疇內(nèi)所使用的具體的蝕刻劑中具有不同的蝕 刻選擇性能，絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的示意性透視圖在圖1中示出。通常，第一電介質(zhì)層 12、第二電介質(zhì)層14和第三電介質(zhì)層15可以各自包括單獨的電介質(zhì)材料，其選自包括但不 限于氧化硅電介質(zhì)材料、氮化硅電介質(zhì)材料和氧氮化硅電介質(zhì)材料的組。作為第一電介質(zhì) 層12、第二電介質(zhì)層14和第三電介質(zhì)層15的電介質(zhì)材料，也不排除其它元素的氧化物、氮 化物和氧氮化物。第一電介質(zhì)層12、第二電介質(zhì)層14和第三電介質(zhì)層15可以使用適合于第一電介質(zhì)層12，第二電介質(zhì)層14和第三電介質(zhì)層15的電介質(zhì)材料的方法和材料而被形 成。這樣的方法可以具體地包括，但不必須限于，化學(xué)氣相沉積法和物理氣相沉積法。典型 地，第一電介質(zhì)層12和第三電介質(zhì)層15包括氧化硅電介質(zhì)材料，其對于第一電介質(zhì)層12 具有1至1000納米的厚度，并且對于第三電介質(zhì)層15具有1至50納米的厚度。典型地， 第二電介質(zhì)層14包括具有5至100納米厚度的氮化硅電介質(zhì)材料。對于第一電介質(zhì)層12， 第二電介質(zhì)層14和第三電介質(zhì)層15也不排除替代的材料選擇和厚度尺寸。掩模16包括掩模材料。合適的掩模材料可以包括，但不必限于，硬掩模材料和抗 蝕劑掩模材料，例如但不限于光致抗蝕劑掩模材料。光致抗蝕劑掩模材料被認為更為普通。 光致抗蝕劑掩模材料可以包括但不必限于正光致抗蝕劑材料、負光致抗蝕劑材料和包括正 光致抗蝕劑材料和負光致抗蝕劑材料的特征和性能的混合光致抗蝕劑材料。當(dāng)使用旋涂 法，跟隨著恰當(dāng)?shù)钠毓夂惋@影時，光致抗蝕劑掩模材料被典型地形成為掩模16。典型地，掩 模16包括具有0. 1至3微米的厚度的正光致抗蝕劑材料或者負光致抗蝕劑材料。圖2示出了當(dāng)使用掩模16作為蝕刻掩模時，構(gòu)圖第三電介質(zhì)層15、第二電介質(zhì)層 14和第一電介質(zhì)層12從而形成界定多個孔A的第三電介質(zhì)層15’、第二電介質(zhì)層14’和第 一電介質(zhì)層12’的結(jié)果。如在圖2的示意性透視圖內(nèi)所示出的，各多個孔A具有10至1000 納米的線寬LW并且在孔A的底部暴露晶體襯底10。線寬LW必須大于半導(dǎo)體襯底上橫向 生長的半導(dǎo)體層的平衡位錯間距以便確保橫向生長半導(dǎo)體層的弛豫。雖然在圖2的示意性 透視圖內(nèi)未被具體示出，孔A經(jīng)常趨向作為格珊形狀的單孔，盡管這樣的幾何形狀不限制 本發(fā)明的實施例。在這樣的環(huán)境下，第一電介質(zhì)層12’、第二電介質(zhì)層14’和第三電介質(zhì)層 15’將典型地包括多個分離的第一電介質(zhì)層、多個分離的第二電介質(zhì)層和多個分離的第三 電介質(zhì)層，盡管本公開的剩余部分將以單數(shù)描述第一電介質(zhì)層12’、第二電介質(zhì)層14’和第 三電介質(zhì)層15’。當(dāng)使用掩模16作為蝕刻掩模時，第三電介質(zhì)層15、第二電介質(zhì)層14和第 一電介質(zhì)層12可以被蝕刻并且構(gòu)圖以形成第三電介質(zhì)層15’、第二電介質(zhì)層14’和第一電 介質(zhì)層12’，當(dāng)使用在半導(dǎo)體制造領(lǐng)域通常傳統(tǒng)的蝕刻法和蝕刻材料時。這樣的蝕刻法和蝕 刻材料可以包括但不必限于，濕法化學(xué)蝕刻法和材料、和干法等離子體蝕刻法和材料。干法 等離子體蝕刻法和材料通常被優(yōu)選，因為在與濕法化學(xué)蝕刻法和材料相比，干法等離子體 法和材料典型地提供通常構(gòu)圖的層的直的側(cè)壁。圖3示出了在分離圖2中所示出的第一電介質(zhì)層12’、第二電介質(zhì)層14’和第三電 介質(zhì)層15’，并且還暴露晶體襯底10的多個孔A內(nèi)垂直外延生長和沉積多個半導(dǎo)體材料層 18的結(jié)果(再次可以趨向于，但不必限于，作為單個格柵形狀的半導(dǎo)體材料層)。在該具體 實施例內(nèi)，半導(dǎo)體材料層18包括與晶體襯底10不同的材料。因為半導(dǎo)體材料層18被外延 生長，半導(dǎo)體材料層18復(fù)制晶體襯底10的晶向。但是，由于半導(dǎo)體材料層18和晶體襯底 10包括具有不同晶格間距的不同材料，半導(dǎo)體材料層18 (它趨向于被完全弛豫地形成)包 括例如但不限于螺位錯缺陷和堆疊位錯缺陷的缺陷(如上面在發(fā)明內(nèi)容內(nèi)定義的)，所述 缺陷在由第一電介質(zhì)層12’，第二電介質(zhì)層14’和第三電介質(zhì)層15’所界定的孔A內(nèi)在晶體 襯底10上方。所述缺陷，例如在垂直生長半導(dǎo)體層和襯底之間的界面形成的歸因于晶格失 配的位錯，在位錯傳播的整個過程中，留下螺臂并且形成層錯。對于給定的半導(dǎo)體襯底取向 例如<100>，存在二種形式的位錯，它包括90度位錯和60度位錯。90度位錯以相對于襯底 的直角垂直運動，使得90度位錯傳播的副產(chǎn)品缺陷不到達側(cè)壁，而是延伸至外延生長半導(dǎo)
7體材料層的頂表面。作為對比，60度位錯的傳播導(dǎo)致在外延生長半導(dǎo)體材料層的側(cè)壁的缺 陷形成，由于這樣的缺陷鄰近于外延生長半導(dǎo)體材料層的表面?zhèn)鞑?3. 5度。因而，當(dāng)后續(xù) 的半導(dǎo)體層從外延生長半導(dǎo)體材料層橫向外延生長時，由60度位錯傳播所形成的缺陷終 止于橫向外延生長半導(dǎo)體材料層的邊緣而不是橫向外延生長半導(dǎo)體材料層的剩余部分。圖4示出了位于并且形成于半導(dǎo)體材料層18上的多個帽層20。帽層20可以包 括任何幾種帽材料，所述帽材料包括但不限于導(dǎo)電帽材料、半導(dǎo)體帽材料和電介質(zhì)帽材料。 在圖4的示意圖的范疇內(nèi)，帽層20優(yōu)選但不必須包括硅帽材料。硅帽材料可以使用用于沉 積半導(dǎo)體材料層18的相同的外延沉積法被沉積。典型地，帽層20形成至1至10納米的厚 度。圖5以放大的透視圖示出了從圖4的半導(dǎo)體結(jié)構(gòu)內(nèi)的第一電介質(zhì)層12’剝離第三 電介質(zhì)層15’和第二電介質(zhì)層14’的結(jié)果。這樣的剝離導(dǎo)致較小高度的孔，并且因而部分 的半導(dǎo)體材料層18位于孔A內(nèi)以及位于孔A上方。第三電介質(zhì)層15’和第二電介質(zhì)層14’ 可以從圖4的半導(dǎo)體結(jié)構(gòu)內(nèi)的第一電介質(zhì)層12’被剝離，以當(dāng)使用在半導(dǎo)體制造技術(shù)中通 常傳統(tǒng)的剝離方法和剝離材料時，至少部分提供圖5的半導(dǎo)體結(jié)構(gòu)。剝離方法和剝離材料 具體地包括，但也不限于，濕法化學(xué)剝離法和材料和干法等離子體剝離法和材料。作為非限 制性示例，當(dāng)?shù)谝浑娊橘|(zhì)層12’包括氧化硅電介質(zhì)材料時，第二電介質(zhì)層14’包括氮化硅電 介質(zhì)材料并且第三電介質(zhì)層15’包含氧化硅電介質(zhì)材料，當(dāng)在升高的溫度使用包含氫氟酸 的水溶液時，第三電介質(zhì)層15’可以相對于第二電介質(zhì)層14’被選擇性地剝離，并且當(dāng)在升 高的溫度使用水系磷酸蝕刻劑時，第二電介質(zhì)層14’可以相對于第一電介質(zhì)層12’被選擇 性地剝離(并且典型地還有其它周圍的層)。圖6示出了將帽層20轉(zhuǎn)變?yōu)樵诎雽?dǎo)體材料層18的頂表面上而不在側(cè)壁表面上的 選擇性掩模20’的結(jié)果。當(dāng)使用在半導(dǎo)體制造領(lǐng)域中通常傳統(tǒng)的方法和材料時，選擇性掩 模20’可以選擇性的在半導(dǎo)體材料層18的頂表面上但不在半導(dǎo)體材料層18的側(cè)壁表面上 形成。當(dāng)帽層20包括硅材料時，帽層20可以通過簡單的熱、化學(xué)或者等離子體氧化法轉(zhuǎn)變 為包括硅氧化物材料的選擇性掩模20’。圖7和圖8示出了在圖6中示出的選擇性地外延生長半導(dǎo)體材料層18的結(jié)果，以 提供在圖7中示出的半導(dǎo)體材料層18’并且最終提供在圖8中示出的半導(dǎo)體材料層18”。在圖6中示出的半導(dǎo)體材料層18的橫向外延生長以最后提供圖8中示出的半導(dǎo) 體材料層18”，由于選擇性掩模20’的存在而實現(xiàn)，選擇性掩模20’阻止在圖8中示出的半 導(dǎo)體材料層18”的垂直生長。因而，半導(dǎo)體材料層18的厚度可以通過控制半導(dǎo)體材料層18 的暴露的側(cè)壁的厚度而以某種精度被控制。如在圖8的示意性透視圖中所示出的，半導(dǎo)體材料層18”具有包括相對高缺陷密 度的第一部和由于缺少第一部分中的側(cè)壁缺陷而包括相對低的缺陷密度的第二部，第一部 位于并且形成于高度減小的孔內(nèi)和孔上方，所述缺陷還包含側(cè)壁缺陷之外的缺陷(即，例 如但不限于螺位錯缺陷和堆疊位錯缺陷)，第二部位于并且共形和平面地形成于第一電介 質(zhì)層12’上方和之上(如上在發(fā)明內(nèi)容內(nèi)定義)。圖8示出了根據(jù)本發(fā)明的第一總體實施例并且從其導(dǎo)出下述本發(fā)明的多個更為 具體的實施例的本發(fā)明的具體的總體實施例的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的示意性透視圖。 絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)包括晶體襯底10和位于并且形成于晶體襯底10上的第一電介質(zhì)層12’。第一電介質(zhì)層12’包括從暴露晶體襯底10的多個孔A( S卩，可以包括單個孔)導(dǎo) 出的多個高度減小的孔。其示意性透視圖在圖8中示出的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)內(nèi)還包 括半導(dǎo)體材料層18”，其具有(1)位于孔內(nèi)并且在孔上方并且包括相對高缺陷密度的第一 部；和(2)位于第一電介質(zhì)層12’上方并且包括相對低的缺陷密度的第二部。圖9至圖12示出了示出其示意性透視圖在圖8中示出的進一步制造絕緣體上半 導(dǎo)體異質(zhì)結(jié)構(gòu)的漸進的階段的結(jié)果的一系列示意性截面圖，以便提供本發(fā)明的更為具體的 實施例。圖9首先示出了選擇性掩模20’下面的半導(dǎo)體材料層18”的輕微的凹陷(即，1 至20納米)。當(dāng)使用在半導(dǎo)體制造領(lǐng)域通常傳統(tǒng)的選擇性蝕刻法時，半導(dǎo)體材料層18”在 選擇性掩模20’下面可以被輕微的凹陷。選擇性蝕刻法具體地包括但不限于濕法化學(xué)蝕刻 法和干法等離子體蝕刻法，濕法化學(xué)蝕刻法和干法等離子體蝕刻法使用適于半導(dǎo)體材料層 18”的材料具體的選擇性蝕刻劑。圖9還示出了位于并且形成于半導(dǎo)體材料層18”上的第二半導(dǎo)體材料層22。與半 導(dǎo)體材料層18”相比，第二半導(dǎo)體材料層22典型地包括不同的半導(dǎo)體材料。例如，當(dāng)半導(dǎo) 體材料層18”包括鍺半導(dǎo)體材料時，第二半導(dǎo)體材料層22可以包括作為傳統(tǒng)半導(dǎo)體材料的 硅半導(dǎo)體材料，或者替代地化合物半導(dǎo)體材料，例如但不限于砷化鎵半導(dǎo)體材料。典型地， 這樣的硅半導(dǎo)體材料和化合物半導(dǎo)體材料形成至1至10納米的厚度。圖10示出了從圖9的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)剝離選擇性掩模20’的結(jié)果。選 擇性掩模20’可以從圖9的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)被剝離，以當(dāng)使用在半導(dǎo)體制造領(lǐng)域 中的通常傳統(tǒng)的剝離方法和材料時，提供圖10的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)。傳統(tǒng)的剝離方 法和材料具體地包括但不必限于，濕法化學(xué)剝離法和材料和干法等離子剝離法和材料。圖11示出了當(dāng)使用第二半導(dǎo)體材料層22作為掩模時蝕刻半導(dǎo)體材料層18”的結(jié) 果，以提供與第一電介質(zhì)層12’和第二半導(dǎo)體材料層22對齊的多個半導(dǎo)體材料層18”’，因 此繼而又提供暴露晶體襯底10的多個孔A。前述蝕刻典型地使用第二半導(dǎo)體材料層22作 為蝕刻掩模并且同時使用包括但不限于濕法化學(xué)蝕刻法和干法等離子體蝕刻法的蝕刻方 法而實現(xiàn)。根據(jù)上述公開，通常優(yōu)選干法等離子體蝕刻法，因為與濕法化學(xué)蝕刻法相比，干 等離子體蝕刻法典型地對于任何類型的構(gòu)圖的層提供較直的側(cè)壁。圖12示出了用多個隔離區(qū)24回填在圖11中示出的多個孔A的結(jié)果。隔離區(qū)24 可以包括任何幾種電介質(zhì)隔離材料，其通常選自與作為在圖1中示出的第一電介質(zhì)層12和 第二電介質(zhì)層14相同的電介質(zhì)隔離材料組。典型地，隔離區(qū)24繼而使用第二半導(dǎo)體層22 作為平坦化停止層，使用毯層沉積和平坦化工藝而形成。合適的平坦化方法可以包括但不 必限于，機械平坦化法和化學(xué)機械拋光平坦化法。化學(xué)機械拋光平坦化法通常更為普通，但 是不意味著限制本發(fā)明。圖12示出了根據(jù)本發(fā)明第一更為具體的實施例的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的示 意性截面圖。絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)從圖8的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)導(dǎo)出，并且包括 構(gòu)圖半導(dǎo)體材料層18”以提供的半導(dǎo)體材料層18”’，以及位于并形成于半導(dǎo)體材料層18”’ 上的多個第二半導(dǎo)體層22。期望進一步制造鍺金屬氧化物半導(dǎo)體場效應(yīng)晶體管裝置的情況 下，圖12的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)是理想的，在該結(jié)構(gòu)內(nèi)，半導(dǎo)體材料層18”’包括鍺半 導(dǎo)體材料且第二半導(dǎo)體材料層22包括硅半導(dǎo)體材料。
圖13至圖16示出了根據(jù)包括本發(fā)明的更為具體的第二實施例的本發(fā)明的另一具 體的更為具體的實施例的圖8的進一步制造絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)中的漸進的階段的 結(jié)果的一系列示意性截面圖。圖13至圖16總體對應(yīng)于圖9至圖12，但是具體地在第二半導(dǎo)體材料層22’的厚 度上不同，由于當(dāng)形成第二半導(dǎo)體材料層22時，其示意性截面圖在圖9至圖12中示出的實 施例不使用選擇性的掩模20作為平坦化停止層，而當(dāng)形成第二半導(dǎo)體材料層22’時，其示 意性截面圖在圖13至16中示出的實施例提供并且設(shè)想選擇性的掩模20可以被用作平坦
化停止層。除此之外，圖13至圖16的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的半導(dǎo)體工藝遵循與圖9至 圖12的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)類似的半導(dǎo)體工藝。圖16的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)在化合物半導(dǎo)體材料的互補金屬氧化物半導(dǎo)體 場效應(yīng)晶體管制造范疇可以是理想的。圖17至圖20示出了根據(jù)包含本發(fā)明的第三更為具體的實施例的本發(fā)明的另一具 體的更為具體的實施例的制造絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)中的漸進的階段的結(jié)果的一系列 示意性截面圖。圖17至圖20總體對應(yīng)于圖12至圖16，但是僅包括一個第二半導(dǎo)體材料層22’以 及相關(guān)的較厚的半導(dǎo)體材料層18””，以在單絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)內(nèi)提供不同類型的半 導(dǎo)體裝置的機會。當(dāng)使用提供半導(dǎo)體材料層18””和第二半導(dǎo)體材料層22’的單獨的掩模順序外延 法時，其示意性截面圖在圖17中示出的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)可以從其示意性透視圖 在圖8中示出的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)制造。在半導(dǎo)體材料層18””的構(gòu)圖之后，如在圖 19中所示出的，獲得半導(dǎo)體材料層18””和第一半導(dǎo)體材料層18”’。圖21至23示出了一系列示意性截面圖，其示出可以被用于替代圖1至圖8的示 意性透視圖內(nèi)所示出的本發(fā)明的第一總體實施例的本發(fā)明的替代(即第二)總體實施例。圖21至23示出了，替代填充位于晶體襯底10上方的電介質(zhì)層12’內(nèi)的孔并且共 形和平面地在電介質(zhì)層12’上擴展的單半導(dǎo)體材料層18/18’ /18”(1)孔填充晶體層19， 其位于孔上方并且填充孔，并且接觸晶體襯底10但是不擴展到電介質(zhì)層上方；和(2)分離 的半導(dǎo)體材料層18a，位于并形成于第一電介質(zhì)層12’上，但是不擴展到或位于孔上方。其示意性截面圖在圖21至23中示出的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)是期望的，因為 對于孔填充晶體層19 (S卩，例如但是不限于硅鍺合金，當(dāng)晶體襯底10包括硅半導(dǎo)體襯底時) 和半導(dǎo)體材料層18a(即，例如但不限于鍺材料，當(dāng)孔填充晶體層19包括硅鍺合金時)使用 不同的材料，應(yīng)變可以被引入半導(dǎo)體材料層18a同時由于缺乏孔填充晶體層19內(nèi)的側(cè)壁缺 陷其仍然以減少的缺陷形成。本發(fā)明的優(yōu)選實施例，即總體實施例和更為具體的實施例，都是為了說明本發(fā)明 而非限制本發(fā)明?？梢詫τ诟鶕?jù)優(yōu)選實施例的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)的方法、材料、結(jié)構(gòu) 和尺寸進行修訂和改進，同時仍然提供根據(jù)本發(fā)明，進而根據(jù)所附權(quán)利要求的絕緣體上半 導(dǎo)體異質(zhì)結(jié)構(gòu)及其制造方法。
10
權(quán)利要求
一種半導(dǎo)體結(jié)構(gòu)，包括晶體襯底；位于所述晶體襯底上并且具有暴露部分所述晶體襯底的孔的電介質(zhì)層；位于所述孔內(nèi)并且在所述孔上方并且在所述電介質(zhì)層上的、與所述晶體襯底的成份不同的半導(dǎo)體層，其中位于所述孔內(nèi)和所述孔上方的所述半導(dǎo)體層的部分包括相對高的缺陷密度區(qū)；并且位于所述電介質(zhì)層上方的半導(dǎo)體層的部分包括相對低的缺陷密度區(qū)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述相對高的缺陷密度區(qū)具有大于每平方厘米IO7的缺陷密度；并且 所述相對低的缺陷密度區(qū)具有小于每平方厘米IO6的缺陷密度。
3.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述晶體襯底是晶體硅半導(dǎo)體襯底。
4.根據(jù)權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體層包括含鍺半導(dǎo)體材料。
5.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述晶體襯底包括藍寶石襯底。
6.根據(jù)權(quán)利要求5的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體層包括氮化鎵半導(dǎo)體材料。
7.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，還包括與所述半導(dǎo)體層成份不同的的、位于所述半 導(dǎo)體層上方的第二半導(dǎo)體層。
8.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，還包括與所述半導(dǎo)體層成份不同的、僅位于部分半 導(dǎo)體層上的第二半導(dǎo)體層，以留下所述半導(dǎo)體層的被暴露的部分和第二半導(dǎo)體層。
9.根據(jù)權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中 所述半導(dǎo)體層包括含鍺半導(dǎo)體材料；并且 所述第二半導(dǎo)體層包括化合物半導(dǎo)體材料。
10.一種半導(dǎo)體結(jié)構(gòu)，包括 晶體襯底；位于所述晶體襯底上并且具有暴露部分的所述晶體襯底的孔的電介質(zhì)層； 與所述晶體的成份不同的、位于所述孔內(nèi)、在所述孔上方延伸和在所述孔上方對齊的 晶體材料層，并且在所述晶體材料層內(nèi)包括相對高的缺陷密度；和與所述晶體材料層成份不同的、鄰接所述晶體材料層、并且在所述電介質(zhì)層上方對齊 的應(yīng)變半導(dǎo)體層，并且在所述應(yīng)變半導(dǎo)體層內(nèi)包括相對低的缺陷密度。
11.根據(jù)權(quán)利要求10的半導(dǎo)體結(jié)構(gòu)，其中所述晶體材料層具有大于每平方厘米IO7的缺陷密度；并且 所述應(yīng)變半導(dǎo)體層具有小于每平方厘米IO6的缺陷密度。
12.根據(jù)權(quán)利要求10的半導(dǎo)體結(jié)構(gòu)，其中 所述晶體襯底包括晶體硅半導(dǎo)體襯底； 所述晶體材料層包括硅鍺合金半導(dǎo)體材料；以及 所述應(yīng)變半導(dǎo)體層包括鍺半導(dǎo)體材料。
13.—種制造半導(dǎo)體結(jié)構(gòu)的方法，包括在晶體襯底上形成電介質(zhì)層，所述電介質(zhì)層包括暴露部分所述晶體襯底的孔； 在所述孔內(nèi)和所述孔上方并且在所述電介質(zhì)層上形成與所述晶體襯底成份不同的半 導(dǎo)體層，其中，位于所述孔內(nèi)和所述孔上方的半導(dǎo)體層的部分包括相對高的缺陷密度；以及 位于所述電介質(zhì)層上方的半導(dǎo)體層的部分包括相對低的缺陷密度。
14.根據(jù)權(quán)利要求13的方法，其中所述包括相對高缺陷密度的半導(dǎo)體層的部分具有大于每平方厘米IO7的缺陷密度；并且所述包括相對低缺陷密度的半導(dǎo)體層的部分具有小于每平方厘米IO6的缺陷密度。
15.根據(jù)權(quán)利要求13的方法，其中 所述晶體襯底是晶體硅半導(dǎo)體襯底， 所述半導(dǎo)體層包括含鍺半導(dǎo)體材料。
16.根據(jù)權(quán)利要求13的方法，其中 所述晶體襯底包括藍寶石襯底，所述半導(dǎo)體層包括氮化鎵半導(dǎo)體材料。
17.根據(jù)權(quán)利要求13的方法，還包括在所述半導(dǎo)體層上形成與所述半導(dǎo)體層成份不同的第二半導(dǎo)體層。
18.根據(jù)權(quán)利要求13的方法，還包括僅在部分半導(dǎo)體層上形成與所述半導(dǎo)體層成份不 同的第二半導(dǎo)體層，以留下所述半導(dǎo)體層的被暴露的部分和第二半導(dǎo)體層。
19.根據(jù)權(quán)利要求18的方法，其中 所述半導(dǎo)體層包括含鍺半導(dǎo)體材料；并且 所述第二半導(dǎo)體層包括化合物半導(dǎo)體材料。
20.根據(jù)權(quán)利要求13的方法，其中所述形成所述半導(dǎo)體層包括形成在包括所述缺陷的所述孔內(nèi)和所述孔上方的所述部分的掩模垂直外延沉積法；和 形成在不包括缺陷的所述電介質(zhì)層上方的所述部分的掩模選擇性水平外延沉積法。
21.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括在晶體襯底上形成具有暴露部分所述晶體襯底的孔的電介質(zhì)層； 形成位于所述孔內(nèi)、在所述孔上方延伸和在所述孔上方對齊的與所述晶體襯底成份不 同的晶體材料層，并且在所述晶體材料層內(nèi)包括相對高的缺陷密度；并且形成與所述晶體材料層鄰接并且位于所述電介質(zhì)層上方的、與所述晶體材料層成份不 同的應(yīng)變半導(dǎo)體層，并且在所述半導(dǎo)體層內(nèi)包括相對低的缺陷密度。
22.根據(jù)權(quán)利要求21的方法，其中所述晶體材料層具有大于每平方厘米IO7的缺陷密度；并且 所述應(yīng)變半導(dǎo)體層具有小于每平方厘米IO6的缺陷密度。
23.根據(jù)權(quán)利要求21的方法，其中所述晶體襯底包括晶體硅半導(dǎo)體襯底； 所述晶體材料層包括硅鍺合金半導(dǎo)體材料；并且 所述應(yīng)變半導(dǎo)體層包括鍺半導(dǎo)體材料。
24.根據(jù)權(quán)利要求21的方法，其中所述形成所述晶體材料層使用掩模垂直外延沉積法。
25.根據(jù)權(quán)利要求21的方法，其中所述形成所述應(yīng)變半導(dǎo)體層使用掩模選擇性水平外 延沉積法。
全文摘要
本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。該半導(dǎo)體結(jié)構(gòu)包括晶體襯底和位于其上的具有暴露部分晶體襯底的孔的電介質(zhì)層。該半導(dǎo)體結(jié)構(gòu)還包括位于孔內(nèi)和電介質(zhì)層上的、與所述晶體襯底成份不同的半導(dǎo)體層。位于所述孔上方的所述半導(dǎo)體層的部分包括缺陷。位于所述電介質(zhì)層上方的所述半導(dǎo)體層的部分不包括缺陷。通過去除位于所述孔上方的半導(dǎo)體層的部分，形成了缺陷減少的絕緣體上半導(dǎo)體異質(zhì)結(jié)構(gòu)。
文檔編號H01L21/22GK101944538SQ20101022096
公開日2011年1月12日 申請日期2010年7月1日 優(yōu)先權(quán)日2009年7月1日
發(fā)明者亞歷山大·雷茲尼塞克, 德溫德拉·K·薩達納, 斯蒂芬·W·貝德爾, 金志煥 申請人:國際商業(yè)機器公司