專利名稱：防止浮體及自加熱效應(yīng)的mos器件結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種MOS器件結(jié)構(gòu)及其制作工藝，尤其涉及一種防止浮體效應(yīng) (Floating Body Effect)及自加熱效應(yīng)(Self-heating Effect)的MOS器件結(jié)構(gòu)及其制作 工藝，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。
背景技術(shù)：
SOI (Silicon On Insulator)是指絕緣體上硅技術(shù)，由于SOI技術(shù)減小了源漏的寄 生電容，SOI電路的速度相對傳統(tǒng)體硅電路的速度有顯著的提高，同時SOI還具有短溝道效 應(yīng)小，很好的抗閉鎖性，工藝簡單等一系列優(yōu)點，因此SOI技術(shù)已逐漸成為制造高速、低功 耗、高集成度和高可靠超大規(guī)模硅集成電路的主流技術(shù)。然而，SOI器件存在浮體效應(yīng)及自 加熱效應(yīng)，它們會導(dǎo)致器件性能的退化，嚴重影響器件的可靠性，當(dāng)器件尺寸縮小時，其負 面影響顯得更為突出，因此大大限制了 SOI技術(shù)的推廣。SOI中埋氧層(BOX)的隔離作用， 使得體區(qū)處于懸空狀態(tài)，碰撞電離產(chǎn)生的電荷無法迅速移走，導(dǎo)致了 SOI器件的浮體效應(yīng)。 另外，埋氧層的熱導(dǎo)率很低，因此使SOI器件存在自加熱效應(yīng)，當(dāng)SOI器件工作時，埋氧層熱 阻大，器件溫度過高，從而影響了器件性能。近年來，為了克服上述問題，新型的器件結(jié)構(gòu)SON (Silicon On Nothing) 和DSOI (Drain/source On Insulator)等相繼被提出。美國專利號為7361956的 發(fā) 明專禾ll ((Semiconductor device having partially insulated field effect transistor (PIFET) and method of fabricating the same》就公開了一種部分絕緣隔離的 場效應(yīng)管及其制作方法。該結(jié)構(gòu)在溝道下方開設(shè)了窗口，使溝道區(qū)與襯底連通，可消除浮體 效應(yīng)，而器件工作時產(chǎn)生的熱量也可以通過溝道下的襯底傳導(dǎo)出去，從而有效抑制自加熱 效應(yīng)，其源漏區(qū)與半導(dǎo)體襯底之間設(shè)有埋層空隙隔離區(qū)，可減小源漏的寄生電容。然而，這 種結(jié)構(gòu)的制造工藝較為復(fù)雜，需要在溝道位置開設(shè)窗口再填充半導(dǎo)體材料與襯底連通，這 種復(fù)雜的工藝，在器件尺寸進一步縮小時，將面臨挑戰(zhàn)。在此，本發(fā)明將提出另一種新型的可以防止浮體效應(yīng)及自加熱效應(yīng)的MOS器件結(jié) 構(gòu)及其制作工藝，其制造工藝簡單，器件可靠性強。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于提供一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu) 及其制造方法，可在防止浮體效應(yīng)及自加熱效應(yīng)的同時減小源漏區(qū)的寄生電容。為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)，包括Si襯底、絕緣埋層、SiGe隔層、 有源區(qū)、柵區(qū)和淺溝槽隔離結(jié)構(gòu)；所述有源區(qū)位于Si襯底之上，所述有源區(qū)包括溝道以及 分別位于溝道兩端的源區(qū)和漏區(qū)；所述柵區(qū)位于溝道之上；所述絕緣埋層設(shè)置在所述源區(qū) 與Si襯底之間，以及漏區(qū)與Si襯底之間；所述SiGe隔層設(shè)置在溝道與Si襯底之間；對于 NMOS器件，SiGe隔層采用P型的SiGe材料；對于PMOS器件，SiGe隔層采用N型的SiGe材料；所述淺溝槽隔離結(jié)構(gòu)設(shè)置在有源區(qū)周圍。一種上述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的制造方法，包括以下步驟步驟一、在Si襯底上依次外延生長SiGe層和Si層；步驟二、刻蝕所述SiGe層和Si層，并進行摻雜，使它們在Si襯底上形成第一導(dǎo)電 類型SiGe層和第一導(dǎo)電類型Si層，所述第一導(dǎo)電類型Si層用于形成有源區(qū)；步驟三、在第一導(dǎo)電類型Si層上涂覆光刻膠，使其覆蓋用于形成溝道的區(qū)域表 面，并由兩側(cè)向外延伸覆蓋該區(qū)域之下的第一導(dǎo)電類型SiGe層的部分側(cè)壁，然后利用選擇 性刻蝕技術(shù)去除位于第一導(dǎo)電類型Si層之下的部分第一導(dǎo)電類型SiGe層以形成SiGe隔 層，使第一導(dǎo)電類型Si層中用于形成源區(qū)及漏區(qū)的區(qū)域下方懸空；步驟四、去除光刻膠，并在Si襯底上方的SiGe隔層和第一導(dǎo)電類型Si層周圍填 充絕緣介質(zhì)；步驟五、在第一導(dǎo)電類型Si層上制作柵區(qū)，并通過摻雜工藝在第一導(dǎo)電類型Si層 中形成第二導(dǎo)電類型的源區(qū)及漏區(qū)，完成MOS器件結(jié)構(gòu)。本發(fā)明公開的防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)及其制造方法，其有益效果 在于在溝道與Si襯底之間設(shè)有SiGe隔層，使溝道可以通過SiGe隔層向Si襯底導(dǎo)電導(dǎo) 熱，防止了器件的浮體效應(yīng)及自加熱效應(yīng)；在源區(qū)及漏區(qū)與Si襯底之間保留絕緣埋層，從 而可減小源漏區(qū)的寄生電容；并且該器件結(jié)構(gòu)的制備工藝簡單，易于實施，具有重要的應(yīng)用 價值。


圖1為本發(fā)明防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)示意圖；圖2a_2g為利用本發(fā)明方法制備CMOS器件結(jié)構(gòu)的工藝流程示意圖。
具體實施例方式下面結(jié)合附圖進一步說明本發(fā)明的器件結(jié)構(gòu)，為了示出的方便附圖并未按照比例 繪制。如圖1所示，一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)，包括Si襯底1和位于 Si襯底1之上的有源區(qū)。所述有源區(qū)包括溝道31以及分別位于溝道31兩端的源區(qū)32和 漏區(qū)33，在溝道31之上設(shè)有柵區(qū)。所述柵區(qū)包括柵介質(zhì)層42和位于所述柵介質(zhì)層42上的 柵電極41。在所述柵區(qū)周圍還設(shè)有絕緣側(cè)墻隔離結(jié)構(gòu)43。所述有源區(qū)周圍設(shè)有淺溝槽隔 離結(jié)構(gòu)(STI)52。其中，在所述源區(qū)32與Si襯底1之間，以及漏區(qū)33與Si襯底1之間分 別設(shè)有絕緣埋層51將它們電隔離，在溝道31與Si襯底1之間設(shè)有SiGe隔層2將它們分 隔開但同時又能電熱導(dǎo)通。對于NMOS而言，源區(qū)32和漏區(qū)33采用重摻雜的N型半導(dǎo)體材料，溝道31采用P 型半導(dǎo)體材料，SiGe隔層2采用P型的SiGe材料；而對于PM0S，源區(qū)32和漏區(qū)33采用重 摻雜的P型半導(dǎo)體材料，溝道31采用N型半導(dǎo)體材料，SiGe隔層2采用N型的SiGe材料。 所述絕緣埋層51采用氧化硅或氮化硅等材料。所述Si襯底可采用P型Si襯底。制備上述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的工藝方法，包括以下步驟步驟一、在Si襯底1上依次外延生長SiGe層和Si層，Si襯底可為P型Si襯底。
步驟二、刻蝕所述SiGe層和Si層，并進行離子注入等摻雜工藝，使它們在Si襯底 上形成第一導(dǎo)電類型SiGe層和第一導(dǎo)電類型Si層，所述第一導(dǎo)電類型Si層用于形成有源 區(qū)。步驟三、在第一導(dǎo)電類型Si層上涂覆光刻膠，使其覆蓋用于形成溝道的區(qū)域表 面，并由兩側(cè)向外延伸覆蓋該區(qū)域之下的第一導(dǎo)電類型SiGe層的部分側(cè)壁，保護溝道兩側(cè) 下方的第一導(dǎo)電類型SiGe層不受刻蝕，然后利用選擇性刻蝕技術(shù)，例如采用600 800°C 的H2和HCl混合氣體，利用次常壓化學(xué)氣相刻蝕法進行選擇性刻蝕，其中HCl的分壓大于 300ΤΟΠ·，去除位于第一導(dǎo)電類型Si層之下的部分第一導(dǎo)電類型SiGe層形成SiGe隔層2， 僅使第一導(dǎo)電類型Si層中用于形成源區(qū)及漏區(qū)的區(qū)域下方懸空。步驟四、去除光刻膠，并在Si襯底上方SiGe隔層2和第一導(dǎo)電類型Si層周圍填 充絕緣介質(zhì)，使第一導(dǎo)電類型Si層中用于形成源區(qū)及漏區(qū)的區(qū)域下方形成絕緣埋層51，并 在第一導(dǎo)電類型Si層周圍形成淺溝槽隔離結(jié)構(gòu)52，填充的絕緣介質(zhì)可采用氧化硅或氮化 硅等材料。步驟五、在第一導(dǎo)電類型Si層上制作柵區(qū)，所述柵區(qū)包括柵介質(zhì)層42和位于所述 柵介質(zhì)層42上的柵電極41，柵介質(zhì)材料可以為二氧化硅、氮氧硅化合物、或鉿基的高介電 常數(shù)材料等，柵電極材料可以為鈦、鎳、鉭、鎢、氮化鉭、氮化鎢、氮化鈦、硅化鈦、硅化鎢或硅 化鎳中的一種或其組合。然后通過離子注入等摻雜工藝在第一導(dǎo)電類型Si層中形成第二 導(dǎo)電類型的源區(qū)32及漏區(qū)33，此時，可通過離子注入先進行源區(qū)輕摻雜(LDS)、漏區(qū)輕摻雜 (LDD)以及暈環(huán)注入(Halo)，最后進行源區(qū)32、漏區(qū)33的第二導(dǎo)電類型離子注入，在所述柵 區(qū)周圍還可制作絕緣側(cè)墻隔離結(jié)構(gòu)43，其材料可以是二氧化硅、氮化硅等，最終完成MOS器 件的制作。以該MOS器件結(jié)構(gòu)為基礎(chǔ)的CMOS器件如圖2g所示。以下是利用本發(fā)明方法制備 該CMOS器件結(jié)構(gòu)的優(yōu)選實施例(請參看圖2a-2g)步驟一、在Si襯底10上依次外延生長SiGe層20和Si層30，Si襯底10為P型 Si襯底，如圖2a所示。步驟二、刻蝕所述SiGe層20和Si層30，并進行離子注入，使它們在Si襯底10上 分別形成P型SiGe層201、P型Si層301和N型SiGe層202、N型Si層302，如圖2b所示。 其中P型Si層301和N型Si層302分別用于形成NMOS和PMOS的有源區(qū)。步驟三、在P型Si層301和N型Si層302上涂覆光刻膠40，使光刻膠40分別覆 蓋P型Si層301和N型Si層302用于形成溝道的區(qū)域表面，并由其兩側(cè)向外延伸覆蓋該 區(qū)域之下的P型SiGe層201和N型SiGe層202的部分側(cè)壁。然后利用選擇性刻蝕技術(shù)， 例如采用600 800°C的H2和HCl混合氣體，利用次常壓化學(xué)氣相刻蝕法進行選擇性刻蝕， 其中HCl的分壓大于300Torr，去除位于P型Si層301和N型Si層302之下的部分P型 SiGe層201和N型SiGe層202形成P型SiGe隔層201，和N型SiGe隔層202，，僅使P型 Si層301和N型Si層302中用于形成源區(qū)及漏區(qū)的區(qū)域下方懸空，如圖2c所示，去除光刻 膠后的俯視示意圖如圖2d，L為器件結(jié)構(gòu)沿溝道方向的長度，W為器件結(jié)構(gòu)寬度。步驟四、去除光刻膠40，并在Si襯底10上方P型SiGe隔層201、P型Si層301和 N型SiGe隔層202、N型Si層302周圍填充SiO2絕緣介質(zhì)，使P型Si層301和N型Si層 302中用于形成源區(qū)及漏區(qū)的區(qū)域下方形成絕緣埋層501，并在P型Si層301和N型Si層
5302周圍形成淺溝槽隔離結(jié)構(gòu)502。然后CMP化學(xué)機械拋光表面。步驟五、分別在P型Si層301和N型Si層302的溝道上制作柵區(qū)，其中NMOS的 柵區(qū)包括柵介質(zhì)層602和位于所述柵介質(zhì)層602上的柵電極601，PMOS的柵區(qū)包括柵介質(zhì) 層604和位于所述柵介質(zhì)層604上的柵電極603。然后通過離子注入分別在P型Si層301 和N型Si層302中形成源區(qū)及漏區(qū)，此時，可先進行源區(qū)輕摻雜(LDS)、漏區(qū)輕摻雜(LDD) 以及暈環(huán)注入(Halo)，最后進行源區(qū)、漏區(qū)的重摻雜離子注入，在柵區(qū)周圍還可制作絕緣側(cè) 墻隔離結(jié)構(gòu)70。在該器件結(jié)構(gòu)的基礎(chǔ)上，經(jīng)后續(xù)半導(dǎo)體制造工藝即可得到完整的CMOS器件。該方 法制備的CMOS器件，可消除浮體效應(yīng)及自加熱效應(yīng)，同時減小源漏區(qū)的寄生電容，并且其 制備工藝簡單，易于實施。本發(fā)明中涉及的其他技術(shù)屬于本領(lǐng)域技術(shù)人員熟悉的范疇，在此不再贅述。上述 實施例僅用以說明而非限制本發(fā)明的技術(shù)方案。任何不脫離本發(fā)明精神和范圍的技術(shù)方案 均應(yīng)涵蓋在本發(fā)明的專利申請范圍當(dāng)中。
權(quán)利要求
一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)，其特征在于，包括Si襯底、絕緣埋層、SiGe隔層、有源區(qū)、柵區(qū)和淺溝槽隔離結(jié)構(gòu)；所述有源區(qū)位于Si襯底之上，所述有源區(qū)包括溝道以及分別位于溝道兩端的源區(qū)和漏區(qū)；所述柵區(qū)位于溝道之上；所述絕緣埋層設(shè)置在所述源區(qū)與Si襯底之間，以及漏區(qū)與Si襯底之間；所述SiGe隔層設(shè)置在溝道與Si襯底之間；對于NMOS器件，SiGe隔層采用P型的SiGe材料；對于PMOS器件，SiGe隔層采用N型的SiGe材料；所述淺溝槽隔離結(jié)構(gòu)設(shè)置在有源區(qū)周圍。
2.根據(jù)權(quán)利要求1所述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)，其特征在于所述柵 區(qū)周圍設(shè)有絕緣側(cè)墻隔離結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)，其特征在于所述絕 緣埋層采用氧化硅或氮化硅材料。
4.一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的制造方法，其特征在于，包括以下步驟步驟一、在Si襯底上依次外延生長SiGe層和Si層；步驟二、刻蝕所述SiGe層和Si層，并進行摻雜，使它們在Si襯底上形成第一導(dǎo)電類型 SiGe層和第一導(dǎo)電類型Si層，所述第一導(dǎo)電類型Si層用于形成有源區(qū)；步驟三、在第一導(dǎo)電類型Si層上涂覆光刻膠，使其覆蓋用于形成溝道的區(qū)域表面，并 由兩側(cè)向外延伸覆蓋該區(qū)域之下的第一導(dǎo)電類型SiGe層的部分側(cè)壁，然后利用選擇性刻 蝕技術(shù)去除位于第一導(dǎo)電類型Si層之下的部分第一導(dǎo)電類型SiGe層以形成SiGe隔層，使 第一導(dǎo)電類型Si層中用于形成源區(qū)及漏區(qū)的區(qū)域下方懸空；步驟四、去除光刻膠，并在Si襯底上方的SiGe隔層和第一導(dǎo)電類型Si層周圍填充絕 緣介質(zhì)；步驟五、在第一導(dǎo)電類型Si層上制作柵區(qū)，并通過摻雜工藝在第一導(dǎo)電類型Si層中形 成第二導(dǎo)電類型的源區(qū)及漏區(qū)，完成MOS器件結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的制造方法，其特征在 于在所述柵區(qū)周圍制備絕緣側(cè)墻隔離結(jié)構(gòu)。
6.根據(jù)權(quán)利要求4所述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的制造方法，其特征在 于在步驟五中形成第二導(dǎo)電類型的源區(qū)及漏區(qū)時，通過離子注入先進行源區(qū)輕摻雜、漏區(qū) 輕摻雜以及暈環(huán)注入，最后進行源區(qū)、漏區(qū)的第二導(dǎo)電類型離子注入。
7.根據(jù)權(quán)利要求4所述防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)的制造方法，其特征在 于步驟四填充的絕緣介質(zhì)采用氧化硅或氮化硅材料。
全文摘要
本發(fā)明公開了一種防止浮體及自加熱效應(yīng)的MOS器件結(jié)構(gòu)及其制造方法。該MOS器件結(jié)構(gòu)，包括Si襯底和位于Si襯底之上的有源區(qū)，所述有源區(qū)包括溝道以及分別位于溝道兩端的源區(qū)和漏區(qū)，在溝道之上設(shè)有柵區(qū)，在源區(qū)與Si襯底之間，以及漏區(qū)與Si襯底之間分別設(shè)有絕緣埋層，在溝道與Si襯底之間設(shè)有SiGe隔層。該MOS器件結(jié)構(gòu)的溝道可以通過SiGe隔層向Si襯底導(dǎo)電導(dǎo)熱，防止了器件的浮體效應(yīng)及自加熱效應(yīng)；在源區(qū)及漏區(qū)與Si襯底之間保留絕緣埋層，可減小源漏區(qū)的寄生電容。該器件結(jié)構(gòu)采用Si\SiGe\Si外延層通過刻蝕、摻雜、選擇性刻蝕、填充絕緣介質(zhì)等工藝制備，其步驟簡單，易于實施，具有重要的應(yīng)用價值。
文檔編號H01L29/78GK101986435SQ20101021213
公開日2011年3月16日 申請日期2010年6月25日 優(yōu)先權(quán)日2010年6月25日
發(fā)明者王曦, 肖德元, 陳靜, 黃曉櫓 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所