專(zhuān)利名稱(chēng)：靜電放電保護(hù)電路、結(jié)構(gòu)及射頻接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子電路，特別涉及一種靜電放電(electrostatic discharge) 保護(hù)電路。
背景技術(shù)：
連接天線的射頻(radio frequency ;RF)接收器在操作時(shí)，很容易受到靜電放電 (electrostatic discharge ；ESD)脈沖的影響。在集成電路的尺寸不斷變小的情況下，具有 RF接收器的集成電路很容易受到ESD的影響。在公知技術(shù)中，通常利用互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal oxidesemiconductor ；CMOS)或是雙極性箝制二極管(bipolar clamp diode)，將ESD電流引離集成電路。然而，在高頻(如5GHz)操作下時(shí)，傳統(tǒng)的ESD 保護(hù)電路的寄生阻抗可能會(huì)扭曲正常信號(hào)，而造成失真現(xiàn)象。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種靜電放電保護(hù)電路，包括一硅控整流器以及一電感。硅控整流器包括一第一 P型半導(dǎo)體材料、一第一 N型半導(dǎo)體材料、一第二 P型半導(dǎo)體材料及一第二 N型半導(dǎo)體材料。第一 P型半導(dǎo)體材料、第一 N型半導(dǎo)體材料、第二 P型半導(dǎo)體材料及第二 N型半導(dǎo)體材料交錯(cuò)排列，并且電性耦接至一陽(yáng)極與一陰極。陽(yáng)極電性耦接第一P型半導(dǎo)體材料。陰極電性耦接第二N型半導(dǎo)體材料。電感電性耦接于陽(yáng)極與第二 P型半導(dǎo)體材料之間，或是電性耦接于陰極與第一 N型半導(dǎo)體材料之間。本發(fā)明另提供一種結(jié)構(gòu)，包括一 P型基底、一 N型阱區(qū)、一 P型阱區(qū)、一 P+半導(dǎo)體材料、一 N+半導(dǎo)體材料以及一電感。N型阱區(qū)形成在P型基底之中。P型阱區(qū)形成在P型基底之中。P+半導(dǎo)體材料形成在N型阱區(qū)之中。N+半導(dǎo)體材料形成在P型阱區(qū)之中。P+ 半導(dǎo)體材料、N型阱區(qū)、P型阱區(qū)及N+半導(dǎo)體材料交錯(cuò)排列。電感電性耦接于P+半導(dǎo)體材料與P型阱區(qū)之間，或是電性耦接于N型阱區(qū)與N+半導(dǎo)體材料之間。本發(fā)明更提供一種射頻接收器，包括一天線以及一靜電放電保護(hù)電路。天線接收多個(gè)射頻信號(hào)。靜電放電保護(hù)電路具有一輸入端，用以接收射頻信號(hào)。靜電放電保護(hù)電路釋放射頻接收器所接收到的靜電放電事件。靜電放電保護(hù)電路包括一硅控整流器以及一電感。硅控整流器包括一第一 P型半導(dǎo)體材料、一第一 N型半導(dǎo)體材料、一第二 P型半導(dǎo)體材料及一第二 N型半導(dǎo)體材料。第一 P型半導(dǎo)體材料、第一 N型半導(dǎo)體材料、第二 P型半導(dǎo)體材料及第二 N型半導(dǎo)體材料交錯(cuò)排列，并且電性耦接至一陽(yáng)極與一陰極。陽(yáng)極電性耦接第一P型半導(dǎo)體材料。陰極電性耦接第二N型半導(dǎo)體材料。電感電性耦接于陽(yáng)極與第二P型半導(dǎo)體材料之間，或是電性耦接于陰極與第一 N型半導(dǎo)體材料之間。根據(jù)本發(fā)明提供靜電放電保護(hù)電路，在ESD事件發(fā)生時(shí)，可觸發(fā)硅控整流器。另外，在射頻頻段下，可補(bǔ)償硅控整流器的寄生電容所造成的影響。為讓本發(fā)明的特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下


圖1為本發(fā)明的射頻接收器的一可能實(shí)施例。 圖2為本發(fā)明的ESD保護(hù)電路的一可能實(shí)施例。 圖3為本發(fā)明的ESD保護(hù)電路的另一可能實(shí)施例。 圖4A為本發(fā)明的ESD保護(hù)電路的另一可能實(shí)施例。 圖4B及圖4C為本發(fā)明的硅控整流器的可能結(jié)構(gòu)示意圖。 圖5A-圖5D及圖6A-圖6D圖為本發(fā)明的硅控整流器的實(shí)施方式c 其中，附圖標(biāo)記說(shuō)明如下 100 射頻接收器； 105 天線； 110 ESD保護(hù)電路； 115 低噪聲放大器； 120 帶通濾波器； 125 混波器； 130 頻率合成器； 135 中頻信號(hào)； 140 本機(jī)振蕩器信號(hào)； 145 射頻信號(hào)；
200、300、405、410、500A 500D、600A 600D 硅控整流器； 205、350、415、435 陽(yáng)極； 215 半導(dǎo)體材料層； 210、360、425、445 陰極； 220 偏壓源； 310 :P型基底；
315、320、325、420、430、440、450 阱區(qū)； 330 SCR 路徑； 335 二極管路徑； 505A 505D 電感； 515A 515D 晶體管； 5IOA 5IOD =ESD檢測(cè)電路； 605A.605B 二極管。
具體實(shí)施例方式圖1為本發(fā)明的射頻接收器的一可能實(shí)施例。如圖所示，射頻接收器100具有ESD 保護(hù)電路110。射頻接收器100更具有天線105。天線105接收射頻信號(hào)145，并將射頻信號(hào)145傳送至ESD保護(hù)電路110。一般而言，ESD保護(hù)電路110用以避免ESD電流進(jìn)入射頻接收器100的其它元件中。稍后在圖2-圖6中，將詳細(xì)說(shuō)明ESD保護(hù)電路110。ESD保護(hù)電路110使射頻信號(hào)145進(jìn)入低噪聲放大器115。低噪聲放大器115放大射頻信號(hào)，并將放大后的射頻信號(hào)傳送至帶通濾波器(band passfilter)120o帶通濾波器120對(duì)放大后的射頻信號(hào)進(jìn)行濾波功能，并將濾波后的結(jié)果傳送至混波器(mixer) 125。 混波器125將帶通濾波器120的濾波結(jié)果與本機(jī)振蕩器(local oscillator)信號(hào)140混合在一起。本機(jī)振蕩器信號(hào)140由頻率合成器(frequency synthesizer) 130所產(chǎn)生?；觳ㄆ?25產(chǎn)生中頻(intermediate frequency ；IF)信號(hào)135。中頻信號(hào)135會(huì)再經(jīng)過(guò)射頻接收器100的其它元件(未顯示)所處理。由于處理中頻信號(hào)的元件為本領(lǐng)域普通技術(shù)人員所深知，故不再贅述。圖2為本發(fā)明的ESD保護(hù)電路110的一可能實(shí)施例。在本實(shí)施例中，ESD保護(hù)電路110為一硅控整流器(silicon controlled rectifier ;SCR) 200。如圖所示，硅控整流器200由多個(gè)P型及N型半導(dǎo)體材料層215所構(gòu)成，如PNPN四層。硅控整流器200的陽(yáng)極 205電性耦接至P+半導(dǎo)體材料。P+半導(dǎo)體材料為半導(dǎo)體材料層215的其中一層。硅控整流器200的陰極210電性耦接至N+半導(dǎo)體材料。N+半導(dǎo)體層為半導(dǎo)體材料層215的其中一層。當(dāng)偏壓源220提供電流Ibias予P型基底P_sub的P+半導(dǎo)體材料時(shí)，硅控整流器200 的陽(yáng)極205所接收到的電流會(huì)流過(guò)硅控整流器200而到陰極210。這種使電流流過(guò)硅控整流器的導(dǎo)通方式稱(chēng)為觸發(fā)(triggering)。圖3為本發(fā)明的ESD保護(hù)電路的另一可能實(shí)施例。在本實(shí)施例中，ESD保護(hù)電路為硅控整流器300。硅控整流器300具有陽(yáng)極350以及兩陰極360。在本實(shí)施例中，硅控整流器300具有兩硅控整流單元。上述兩硅控整流單元以并聯(lián)方式排列，并具有P型基底310。 P型基底310具有阱區(qū)315、320及325。阱區(qū)315、320及325形成在P型基底310之中。 阱區(qū)315、320及325分別為P+、N+及P+摻雜區(qū)，并且在阱區(qū)315、320及325之間具有淺溝槽隔離(Shallow Trench Isolation ;STI)。陽(yáng)極350耦接P+、N+及P+半導(dǎo)體材料。陽(yáng)極 350所耦接的P+、N+及P+半導(dǎo)體材料被注入在N型阱區(qū)320之中。陰極360耦接P+及N+ 半導(dǎo)體材料。圖3左側(cè)的陰極360所耦接的P+及N+半導(dǎo)體材料被注入在P型阱區(qū)315之中。圖3右側(cè)的陰極360所耦接的P+及N+半導(dǎo)體材料被注入在P型阱區(qū)325之中。圖3 所示的結(jié)構(gòu)圖也包括硅控整流器300的等效電路圖305。一般而言，當(dāng)ESD事件發(fā)生時(shí)，硅控整流器300的SCR路徑330會(huì)將ESD電流由陽(yáng)極350引導(dǎo)至陰極360。硅控整流器300 可被設(shè)計(jì)成，在ESD電流為中間電平時(shí)，才被觸發(fā)，因而將ESD電流從其它電子元件中，弓丨導(dǎo)至硅控整流器300，然后再由陽(yáng)極350被引導(dǎo)至陰極360。若發(fā)生負(fù)ESD事件時(shí)，則硅控整流器300可透過(guò)二極管路徑335，將ESD電流由陰極360引導(dǎo)至陽(yáng)極350。圖4A為本發(fā)明的ESD保護(hù)電路的另一可能實(shí)施例。在本實(shí)施例中，ESD保護(hù)電路具有硅控整流器405及410。硅控整流器405及410電性耦接至低噪聲放大器115。圖4B 及圖4C顯示二極管路徑335及SCR路徑330。圖4B為硅控整流器405的一可能結(jié)構(gòu)示意圖。在本實(shí)施例中，硅控整流器405具有陽(yáng)極415以及陰極425。陽(yáng)極415耦接一 P+半導(dǎo)體材料，其中，該P(yáng)+半導(dǎo)體材料被注入在N型阱區(qū)420之中。陰極425耦接一 N+半導(dǎo)體材料，其中，該N+半導(dǎo)體材料被注入在P型阱區(qū)430之中。注入在P型阱區(qū)430的P+半導(dǎo)體材料可觸發(fā)硅控整流器405。圖4C為硅控整流器410的一可能結(jié)構(gòu)示意圖。硅控整流器410具有陽(yáng)極435以及陰極445。陽(yáng)極435耦接一 P+半導(dǎo)體材料，其中，該P(yáng)+半導(dǎo)體材料被注入在N型阱區(qū)440之中。陰極445耦接一 N+半導(dǎo)體材料，其中，該N+半導(dǎo)體材料被注入在P型阱區(qū)450之中。注入在N型阱區(qū)440的N+半導(dǎo)體材料可觸發(fā)硅控整流器410。
6然而，硅控整流器405及410具有寄生電容，其將影響低噪聲放大器115的效能。硅控整流器405及410可耦接電感，用以補(bǔ)償寄生電容所造成的影響。稍后在圖5A-圖5D圖以及圖 6A 圖6D將說(shuō)明硅控整流器與電感的連接方式。圖5A-圖5D圖分別顯示硅控整流器500A 500D的實(shí)施方式。如圖5A所示，硅控整流器500A耦接電感505A及晶體管515A。晶體管515A耦接ESD檢測(cè)電路510A。如圖5B所示，硅控整流器500B耦接電感505B及晶體管515B。晶體管515B耦接ESD檢測(cè)電路510B。如圖5C所示，硅控整流器500C耦接電感505C及晶體管515C。晶體管515C耦接 ESD檢測(cè)電路510C。如圖5D所示，硅控整流器500D耦接電感505D及晶體管515D。晶體管 515D耦接ESD檢測(cè)電路510D。請(qǐng)參考圖5A及圖5B，硅控整流器500A及500B具有多P型及N型半導(dǎo)體層215。陰極210電性耦接半導(dǎo)體層215的下N型半導(dǎo)體材料。電感505A及 505B均電性耦接于陽(yáng)極205與半導(dǎo)體層215的兩N型半導(dǎo)體材料間的P型材料。ESD檢測(cè)電路510A及510B分別透過(guò)晶體管515A及515B，耦接電感505A及505B。請(qǐng)參考圖5A，當(dāng)陽(yáng)極205發(fā)生ESD事件時(shí)，硅控整流器500A會(huì)被觸發(fā)，因此，ESD電流流過(guò)硅控整流器500A，以及流過(guò)電感505A和ESD檢測(cè)電路510A。在射頻頻段(RF bands) 下，電感505A可補(bǔ)償硅控整流器500A的寄生電容所造成的影響。電感505A也可提供一導(dǎo)通路徑，用以觸發(fā)硅控整流器500A。同樣地，在圖5B中，當(dāng)陽(yáng)極205發(fā)生ESD事件時(shí)，硅控整流器500B會(huì)被觸發(fā)，因此，ESD電流流過(guò)硅控整流器500B，以及流過(guò)電感505B和ESD檢測(cè)電路510B。在射頻頻段下，電感505B可補(bǔ)償硅控整流器500B的寄生電容所造成的影響。 電感505B也可提供一導(dǎo)通路徑，用以觸發(fā)硅控整流器500B。請(qǐng)參考圖5C及圖OT，硅控整流器500C及500D具有電感505C及50OT。電感505C 及505D電性耦接于陰極210與一 N型半導(dǎo)體材料間。上述N型半導(dǎo)體材料位于半導(dǎo)體層 215的兩P型半導(dǎo)體材料間。在其它實(shí)施例中，PMOS晶體管515C可設(shè)置在電感505C之上， 而NMOS晶體管515D可設(shè)置在電感505D之下。請(qǐng)參考圖5C，當(dāng)陰極210發(fā)生ESD事件時(shí)，硅控整流器500C會(huì)被觸發(fā)，因此，ESD 電流流過(guò)硅控整流器500C，以及流過(guò)電感505C和ESD檢測(cè)電路510C。請(qǐng)參考圖5D，當(dāng)陰極210發(fā)生ESD事件時(shí)，硅控整流器500D會(huì)被觸發(fā)，因此，ESD電流流過(guò)硅控整流器500D， 以及流過(guò)電感505D和ESD檢測(cè)電路510D。電感505C及505D與圖5A及圖5B圖所示的電感505A及505B相同，均用以在射頻頻段下，補(bǔ)償硅控整流器500C及500D的寄生電容所造成的影響。圖5A-圖5D所顯示的電感505A-505D觸發(fā)硅控整流器500A-500D，借由箝制正 ESD脈沖或是負(fù)ESD脈沖，便可預(yù)防低噪聲放大器115損壞。圖6A-圖6D圖為硅控整流器600A 600D的實(shí)施方式。圖6A及圖6C顯示硅控整流器600A及600C與單一電感505A及505C的連接方式。圖6B及圖6D顯示硅控整流器600B 及600D與電感505B、505D及二極管605A及605B之間的串聯(lián)連接方式。圖6A-圖6D圖顯示了硅控整流器與電感的其它可能連接方式。圖6A-圖6D圖的操作原理與圖5A-圖5D圖相似。在ESD事件發(fā)生時(shí)，圖6A-圖6D圖的電感505A-505D可觸發(fā)硅控整流器600A-600D。 另外，在射頻頻段下，圖6A-圖6D圖的電感505A-505D可補(bǔ)償硅控整流器600A-600D的寄生電容所造成的影響。雖然本發(fā)明已以?xún)?yōu)選實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，包括一硅控整流器，包括一第一 P型半導(dǎo)體材料、一第一 N型半導(dǎo)體材料、一第二 P型半導(dǎo)體材料及一第二 N型半導(dǎo)體材料，該第一 P型半導(dǎo)體材料、該第一 N型半導(dǎo)體材料、該第二 P型半導(dǎo)體材料及該第二 N型半導(dǎo)體材料交錯(cuò)排列，并且電性耦接至一陽(yáng)極與一陰極，其中該陽(yáng)極電性耦接該第一 P型半導(dǎo)體材料，該陰極電性耦接該第二 N型半導(dǎo)體材料；以及一電感，電性耦接于該陽(yáng)極與該第二 P型半導(dǎo)體材料之間，或是電性耦接于該陰極與該第一N型半導(dǎo)體材料之間。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，還包括至少一二極管，該二極管電性耦接該電感，并與該電感串聯(lián)于該陽(yáng)極與該第二 P型半導(dǎo)體材料之間，或是與該電感串聯(lián)于該陰極與該第一 N型半導(dǎo)體材料之間。
3.如權(quán)利要求1所述的靜電放電保護(hù)電路，還包括一 PMOS晶體管，該P(yáng)MOS晶體管電性耦接該電感，并與該電感串聯(lián)于該陽(yáng)極與該第二 P 型半導(dǎo)體材料之間，或是與該電感串聯(lián)于該第一 N型半導(dǎo)體材料與該陰極之間；以及一靜電放電檢測(cè)電路，該靜電放電檢測(cè)電路耦接該P(yáng)MOS晶體管的柵極。
4.如權(quán)利要求1所述的靜電放電保護(hù)電路，還包括一 NMOS晶體管，該NMOS晶體管電性耦接該電感，并與該電感串聯(lián)于該陽(yáng)極與該第二 P 型半導(dǎo)體材料之間，或是與該電感串聯(lián)于該第一 N型半導(dǎo)體材料與該陰極之間；以及一靜電放電檢測(cè)電路，該靜電放電檢測(cè)電路耦接該NMOS晶體管的柵極
5.一種結(jié)構(gòu)，包括 一 P型基底；一 N型阱區(qū)，形成在該P(yáng)型基底之中； 一 P型阱區(qū)，形成在該P(yáng)型基底之中； 一 P+半導(dǎo)體材料，形成在該N型阱區(qū)之中；一 N+半導(dǎo)體材料，形成在該P(yáng)型阱區(qū)之中，其中該P(yáng)+半導(dǎo)體材料、該N型阱區(qū)、該P(yáng)型阱區(qū)及該N+半導(dǎo)體材料交錯(cuò)排列；以及一電感，電性耦接于該P(yáng)+半導(dǎo)體材料與該P(yáng)型阱區(qū)之間，或是電性耦接于該N型阱區(qū)與該N+半導(dǎo)體材料之間。
6.如權(quán)利要求5所述的結(jié)構(gòu)，還包括至少一二極管，該二極管電性耦接該電感，并與該電感串聯(lián)于該P(yáng)+半導(dǎo)體材料與該P(yáng) 型阱區(qū)之間，或是與該電感串聯(lián)于該N型阱區(qū)與該N+半導(dǎo)體材料之間。
7.如權(quán)利要求5所述的結(jié)構(gòu)，還包括一 PMOS晶體管，電性耦接該電感，并與該電感串聯(lián)于該P(yáng)+半導(dǎo)體材料與該P(yáng)型阱區(qū)之間，或是與該電感串聯(lián)于該N型阱區(qū)與該N+半導(dǎo)體材料之間；以及一靜電放電檢測(cè)電路，耦接該P(yáng)MOS晶體管的柵極。
8.如權(quán)利要求5所述的結(jié)構(gòu)，還包括一 NMOS晶體管，電性耦接該電感，并與該電感串聯(lián)于該P(yáng)+半導(dǎo)體材料與該P(yáng)型阱區(qū)之間，或是與該電感串聯(lián)于該N型阱區(qū)與該N+半導(dǎo)體材料之間；以及一靜電放電檢測(cè)電路，耦接該NMOS晶體管的柵極。
9.一種射頻接收器，包括一天線，接收多個(gè)射頻信號(hào)；一靜電放電保護(hù)電路，具有一輸入端，用以接收所述多個(gè)射頻信號(hào)，其中該靜電放電保護(hù)電路釋放該射頻接收器所接收到的靜電放電事件，該靜電放電保護(hù)電路包括一硅控整流器，包括一第一 P型半導(dǎo)體材料、一第一 N型半導(dǎo)體材料、一第二 P型半導(dǎo)體材料及一第二 N型半導(dǎo)體材料，該第一 P型半導(dǎo)體材料、該第一 N型半導(dǎo)體材料、該第二 P型半導(dǎo)體材料及該第二 N型半導(dǎo)體材料交錯(cuò)排列，并且電性耦接至一陽(yáng)極與一陰極，其中該陽(yáng)極電性耦接該第一 P型半導(dǎo)體材料，該陰極電性耦接該第二 N型半導(dǎo)體材料；以及一電感，電性耦接于該陽(yáng)極與該第二 P型半導(dǎo)體材料之間，或是電性耦接于該陰極與該第一N型半導(dǎo)體材料之間。
10.如權(quán)利要求9所述的射頻接收器，其中該射頻接收器還包括一放大器，接收并放大所述多個(gè)射頻信號(hào)；一帶通濾波器，接收被放大的所述多個(gè)射頻信號(hào)；以及一混波器，接收被濾波的所述多個(gè)射頻信號(hào)，并將被濾波的所述多個(gè)射頻信號(hào)與多個(gè)本機(jī)振蕩器信號(hào)混合在一起，其中該混波器混合后的結(jié)果為一中頻信號(hào)。
全文摘要
本發(fā)明提供一種靜電放電保護(hù)電路、結(jié)構(gòu)及射頻接收器，該保護(hù)電路包括一硅控整流器以及一電感。硅控整流器包括一第一P型半導(dǎo)體材料、一第一N型半導(dǎo)體材料、一第二P型半導(dǎo)體材料及一第二N型半導(dǎo)體材料。第一P型半導(dǎo)體材料、第一N型半導(dǎo)體材料、第二P型半導(dǎo)體材料及第二N型半導(dǎo)體材料交錯(cuò)排列，并且電性耦接至一陽(yáng)極與一陰極。陽(yáng)極電性耦接第一P型半導(dǎo)體材料。陰極電性耦接第二N型半導(dǎo)體材料。電感電性耦接于陽(yáng)極與第二P型半導(dǎo)體材料之間，或是電性耦接于陰極與第一N型半導(dǎo)體材料之間。本發(fā)明提供靜電放電保護(hù)電路可補(bǔ)償在高頻頻段下硅控整流器的寄生電容所造成的影響，從而避免失真現(xiàn)象。
文檔編號(hào)H01L27/04GK102163840SQ20101020748
公開(kāi)日2011年8月24日 申請(qǐng)日期2010年6月17日 優(yōu)先權(quán)日2010年2月24日
發(fā)明者林群祐, 柯明道 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司