專利名稱：一種融入了阻變材料的多位快閃存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路中的非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域，具體涉及多位快閃存儲器。
背景技術(shù)：
隨著當(dāng)前各類可移動(dòng)的消費(fèi)電子產(chǎn)品(數(shù)碼相機(jī)、MP3及筆記本電腦等)的大量出現(xiàn)，人們對高性能、大容量、低成本非揮發(fā)性存儲設(shè)備的需求也越來越大?？扉W存儲器(Flash Memory，也稱為閃存)是近年來被業(yè)界十分看好并有著較大市場占有份額的一種非揮發(fā)性半導(dǎo)體存儲器。自從上個(gè)世紀(jì)八十年代第一代閃存產(chǎn)品問世以來，在各類可移動(dòng)的消費(fèi)電子產(chǎn)品中得到了廣泛的應(yīng)用。當(dāng)前應(yīng)用比較多的快閃存儲器有浮柵型閃存(Floating Gate Flash Memory)和分離陷阱型閃存(Discrete Trap Flash Memory)兩類。前者的存儲電荷在多晶硅浮柵中是連續(xù)分布的，而后者是利用電荷存儲層(氮化硅)中的分離陷阱來存儲電荷的?？扉W存儲器的具體結(jié)構(gòu)如圖1所示，在源、漏之間溝道之上依次疊加遂穿氧化層、多晶硅浮柵(對應(yīng)于浮柵型閃存)或氮化硅陷阱層(對應(yīng)于分離陷阱型閃存)、阻擋氧化層和控制柵。這兩種快閃存儲技術(shù)分別利用在浮柵上存儲電荷(對應(yīng)于浮柵型閃存)和氮化硅陷阱層俘獲電荷(對應(yīng)于分離陷阱型閃存)來使閾值發(fā)生相應(yīng)的變化，實(shí)現(xiàn)信息的存儲。近來隨著研究的深入，快閃存儲器也有了新的技術(shù)一通過調(diào)整加在控制柵或漏端上的編程電壓的大小、時(shí)間等因素來控制注入到浮柵的電荷數(shù)量(對應(yīng)于浮柵型閃存) 或通過源漏互換來控制電荷在氮化硅層中的俘獲位置(對應(yīng)于分離陷阱型閃存)等來實(shí)現(xiàn)多位存儲，參見文獻(xiàn)① A 98mm2 die size 3. 3-V 64-Mb flash memory with FN-NOR type four-level cell, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 3 1，NO. 11，1584-1589， N0VEMB0ER1996 ；② Two-bit S0N0S type Flash using a band engineering in the nitride layer, Microelectronic Engineering 80 (2005),256-259。另一方面，阻變隨機(jī)存取存儲器(resistive random access memory，RRAM)作為一種新的存儲方案，以其結(jié)構(gòu)簡單等優(yōu)點(diǎn)近來也成為人們的研究熱點(diǎn)。具體而言這種存儲方案是利用在外界電壓激勵(lì)下，阻變材料(resistive switching material)的電阻發(fā)生相應(yīng)變化，以其電阻值的高低來區(qū)分存儲狀態(tài)的一種方法。針對不同的材料制成的RRAM有單、雙極之分，也就是使得電阻值由高變低和由低變高所施加的電壓極性可以是相同的也可以是相反的。從最開始一位RRAM(即兩個(gè)阻值狀態(tài))到近來的多位RRAM(即多個(gè)存儲狀態(tài))的出現(xiàn)，這種存儲方案最近也備受關(guān)注，參見文獻(xiàn)③Multi-level operation of fully compatibleffOx resistive random access memory (RRAM),Memory Workshop,2009. IMW ' 09. IEEEInternational, 1一2。

發(fā)明內(nèi)容
本發(fā)明在當(dāng)前研究的基礎(chǔ)之上，針對消費(fèi)電子類產(chǎn)品對高密度非揮發(fā)性半導(dǎo)體存儲器件的巨大需求，提出了以快閃存儲單元為基本架構(gòu)，融入了阻變材料的一種多位非揮發(fā)性半導(dǎo)體存儲器。該存儲器與當(dāng)前的主流閃存制備工藝兼容性較好，并且在很大程度上提高了單位面積上的存儲密度。本發(fā)明的技術(shù)方案如下一種多位快閃存儲器，包括襯底、源端和漏端，以及依次層疊在溝道之上的遂穿氧化層、多晶硅浮柵(對應(yīng)于浮柵型閃存)或氮化硅陷阱層(對應(yīng)于分離陷阱型閃存)、阻擋氧化層，其特征在于，在阻擋氧化層上依次層疊金屬下電極、阻變材料層和金屬上電極。從原理上講，具有變阻特性的材料(如鈣鈦礦氧化物、固態(tài)電解質(zhì)、有機(jī)物等)都可用于本發(fā)明的阻變材料層，但為了與當(dāng)前主流半導(dǎo)體工藝相兼容，阻變材料宜選取具有阻變特性的金屬氧化物，如氧化鋁、氧化鈦、氧化鎢、氧化鎳、氧化鋅、氧化鉿等。阻變材料層的厚度通常以10nm-300nm為宜，優(yōu)選為10nm_200nm。上述金屬下電極與金屬上電極的選取除了要選可以與阻變材料一起形成功能結(jié)構(gòu)外，還要兼顧與當(dāng)前主流半導(dǎo)體工藝的兼容性。這種融入了阻變材料的多位快閃存儲器，與傳統(tǒng)快閃存儲工藝的兼容性較好，既可以制成浮柵型的多位快閃存儲單元，也可以制成分離陷阱型的多位快閃存儲單元。金屬下電極在讀取操作時(shí)，通過外面串聯(lián)的電阻(可以采用半導(dǎo)體工藝中成熟的多晶硅電阻) 接地，使得位于器件上部的阻變材料層起到明顯的分壓效果。本發(fā)明的多位快閃存儲器，在基本快閃存儲單元所形成的閾值分布基礎(chǔ)上，根據(jù)阻變材料層所處的阻態(tài)會發(fā)生閾值偏移。這樣在兩種不同機(jī)制造成閾值偏移的共同作用下，就實(shí)現(xiàn)了多位存儲功能。如果位于器件下部的的基本快閃存儲單元的存儲位數(shù)為m位 (即2m個(gè)閾值)，而上部的阻變材料層可以擁有的電阻狀態(tài)為2n個(gè)(即存儲η位)，通過對閾值偏移間隔的合理控制，使得在不發(fā)生閾值重疊的情況下，本發(fā)明的這種融合了阻變材料的快閃存儲器就可以形成m+n位(即個(gè)閾值)的存儲功能。為了便于說明情況，下面以最簡單，也最容易實(shí)現(xiàn)的1位(21 = 2個(gè)閾值分布)基本快閃存儲單元和2個(gè)阻態(tài)(1位)的阻變材料層為例，來說明本發(fā)明的2位(22 = 4個(gè)閾值分布)快閃存儲器，其閾值分布如圖3所示。當(dāng)阻變材料層處于低阻態(tài)時(shí)，浮柵上未注入電子或氮化硅層中的陷阱未俘獲電子，對應(yīng)的閾值電壓為V1 ；而浮柵上已注入電子或氮化硅層陷阱已俘獲電子，閾值升高為V2,閾值分布如圖3 (a)所示。當(dāng)阻變材料層處于高阻態(tài)時(shí)，這層高電阻態(tài)的阻變材料層會分得較大一部分電壓，故而相較于前面的閾值電壓A、V2， 新的閾值會變大，分別變?yōu)閂/ >V2‘。因此整個(gè)結(jié)構(gòu)所構(gòu)成的快閃存儲器就形成了共計(jì)2 位(四個(gè)閾值分布)的存儲功能，見圖3(b)。下面來具體說明這種結(jié)構(gòu)的浮柵型快閃存儲器的工作原理對于基本快閃存儲單元，其編程采用傳統(tǒng)的溝道熱電子注入方式，即在下電極上施加正的編程電壓Vp，源端S接地，漏端D加正向電壓Vd。擦除采用FN遂穿的方式，即襯底B接地，源端S和漏端D浮置，下電極接負(fù)的擦除電壓Ve。阻變材料層則根據(jù)所使用的具體材料，來決定最終采用單極還是雙極電壓激勵(lì)來實(shí)現(xiàn)高低阻態(tài)間的轉(zhuǎn)變。以雙極型阻變材料為例，相較于下電極電位，上電極施加一合適的高電壓，整個(gè)阻變材料層就會變?yōu)楦咦锠顟B(tài)；而上電極施加一合適的低電壓，整個(gè)阻變材料層就會變?yōu)榈妥钁B(tài)。
為便于后面的敘述，對阻變材料層的編程和擦除電壓采用一些符號標(biāo)記在下電極接地的情況下，上電極上施加一正的電壓脈沖Vp'，阻變材料層就變?yōu)楦咦钁B(tài)；在下電極接地的情況下，上電極上施加一負(fù)的電壓脈沖Ve'，阻變材料層就變?yōu)榈妥钁B(tài)。我們把閾值為W、V2、V2'的四種狀態(tài)依次記為(00)、(01)、(10)、(11)狀態(tài)。 器件的這些狀態(tài)分別對應(yīng)的物理實(shí)質(zhì)描述如下(00)狀態(tài)基本快閃存儲單元未編程，即浮柵上未注入電子或氮化硅層未俘獲電子，阻變材料層處于低阻狀態(tài)；(01)狀態(tài)基本快閃存儲單元未編程，即浮柵上未注入電子或氮化硅層未俘獲電子，阻變材料層處于高阻狀態(tài)；(10)狀態(tài)基本快閃存儲單元已經(jīng)編程，即浮柵上已注入電子或氮化硅層已俘獲電子，阻變材料層處于低阻狀態(tài)；(11)狀態(tài)基本快閃存儲單元已經(jīng)編程，即浮柵上已注入電子或氮化硅層已俘獲電子，阻變材料層處于高阻狀態(tài)。要實(shí)現(xiàn)這些狀態(tài)以及對其進(jìn)行擦除所需要的外界電學(xué)條件描述如下(00)狀態(tài)記為擦除狀態(tài)。(01)狀態(tài)編程條件下電極、襯底B、源端S和漏端D接地，上電極接正的電壓脈沖Vp'；擦除條件下電極、襯底B、源端S和漏端D接地，上電極接負(fù)的電壓脈沖Ve'。(10)狀態(tài)編程條件源端S和襯底B接地，漏端D加正向電壓Vd，下電極和上電極同時(shí)接正的編程電壓脈沖Vp。擦除條件源端S和漏端D浮置，襯底B接地，上電極和下電極同時(shí)接負(fù)的電壓脈沖Ve。(11)狀態(tài)編程條件源端S和襯底B接地，漏端D加正向電壓Vd，下電極接正的編程電壓脈沖Vp，上電極接的電壓脈沖為Vp+Vp ‘。擦除條件源端S和漏端D浮置，襯底B接地，下電極接負(fù)的電壓脈沖Ve，上電極接的電壓脈沖為Ve+Ve'。本發(fā)明的這種多位非揮發(fā)性快閃存儲器的讀取方式與傳統(tǒng)的多位快閃存儲器的讀取方式相同，現(xiàn)在簡略敘述如下上述四種狀態(tài)讀取方式相同，都為襯底B和源端S接地， 漏端D接一正的電壓Vd'，下電極通過外面串接的電阻接地，然后通過在上電極施加一系列的正向讀取電壓Vr，從漏端讀取漏電流Id，然后通過Id與參考電流的對比來判斷確定相應(yīng)的閾值。通過前面的分析可以看出，本發(fā)明的多位快閃存儲器將兩種不同存儲機(jī)理的存儲單元結(jié)合起來，有著與當(dāng)前主流快閃存儲器工藝相兼容、存儲密度高、成本低等特點(diǎn)。因此， 在將來的非揮發(fā)性半導(dǎo)體存儲器市場上會有著廣闊的應(yīng)用前景。


圖1為現(xiàn)有快閃存儲器的剖面結(jié)構(gòu)示意圖，其中
101-體硅襯底(ρ-摻雜)；102-n+漏端；103-遂穿氧化層；104-多晶硅浮柵(對應(yīng)于浮柵型)或氮化硅陷阱層(對應(yīng)于分離陷阱型)；105-阻擋氧化層；106-控制柵；107-n+ 源端；108-溝道。圖2為本發(fā)明的多位快閃存儲器的剖面結(jié)構(gòu)示意圖，其中201-體硅襯底(ρ-摻雜)；202-n+漏端；203-遂穿氧化層；204-多晶硅浮柵(對應(yīng)于浮柵型)或氮化硅陷阱層(對應(yīng)于分離陷阱型)；205-阻擋氧化層；206-金屬下電極； 207-阻變材料層；208-金屬上電極；209-n+源端；210-溝道。圖3為本發(fā)明的2位快閃存儲器的閾值分布示意圖，其中(a)是基本快閃存儲單元的閾值分布示意圖；(b)是融入了阻變材料后的快閃存儲器的閾值分布示意。融入阻變材料后，在阻變材料層處于高阻態(tài)時(shí)，存儲器的閾值會因?yàn)樽枳儾牧蠈拥姆謮鹤饔枚兇螅?分別由阻變材料層處于低阻態(tài)時(shí)的Vp V2變?yōu)閂1' ,V2'。圖4為通過傳輸門的方式實(shí)現(xiàn)本發(fā)明多位存儲器的下電極在讀取、和編程、擦除操作時(shí)不同連接的電學(xué)示意圖。
具體實(shí)施例方式下面通過實(shí)施例進(jìn)一步對本發(fā)明進(jìn)行詳細(xì)描述，但不以任何方式限制本發(fā)明的范圍。下述實(shí)施例以基本快閃存儲單元為浮柵型的快閃存儲器為基本架構(gòu)，同時(shí)阻變材料選取雙極型的氧化鈦，金屬電極材料為金屬鋁，來具體描述本發(fā)明融入了阻變材料的多位快閃存儲器的實(shí)現(xiàn)方式。但需要說明的是，本發(fā)明同樣適用于基本快閃存儲單元為分離陷阱型，阻變材料為其他與當(dāng)前主流半導(dǎo)體工藝相兼容的阻變材料(如氧化鉿、氧化鎢等， 且可以是單極型的阻變材料)，電極為其他與當(dāng)前主流半導(dǎo)體工藝相兼容的金屬材料所形成的器件，只是對編程、擦除時(shí)的電壓極性、大小等應(yīng)做一些相應(yīng)的調(diào)整。本實(shí)施例的多位快閃存儲器的基本結(jié)構(gòu)如圖2所示，與傳統(tǒng)的快閃存儲器類似， 包括體硅襯底201、源端209和漏端202，溝道210上面依次層疊遂穿氧化層203、多晶硅浮柵204、阻擋氧化層205和金屬下電極206(相當(dāng)于傳統(tǒng)快閃存儲器的控制柵)，所不同的是，在金屬下電極206上依次再疊加阻變材料層207和金屬上電極208。其中金屬下電極 206和金屬上電極208可選用常用的鋁質(zhì)電極，而阻變材料層采用具有阻變特性的氧化鈦。上述器件下部的浮柵型快閃存儲單元制備方式與傳統(tǒng)的快閃存儲器并無二致， 同樣是在溝道上依次生長遂穿氧化層、多晶硅浮柵、阻擋氧化層和鋁質(zhì)下電極，然后再在P型硅襯底上通過離子注入和熱退火等工序形成源(S)、漏(D)。不同之處在于，鋁質(zhì)下電極O00-300nm厚的Al)形成之后，通過淀積的方法形成氧化鈦的阻變材料層(厚約lOmiHBOOnm)，再在這層阻變材料的上面用與形成下電極相同的方法形成鋁質(zhì)上電極 (200-300nm 厚的 Al)。需要說明的是，為了降低功耗，下電極只有在讀取時(shí)是通過多晶硅電阻接地的，在編程或擦除時(shí)下電極直接加外部電壓脈沖。圖4所示給出了一種采用CMOS傳輸門的解決方案R代表讀取信號，當(dāng)要進(jìn)行讀操作時(shí)，R為高電平，R為低電平，上面的傳輸門導(dǎo)通，下電極將通過多晶硅電阻接地，而下面的傳輸門斷開；當(dāng)要進(jìn)行編程或擦除操作時(shí)，R為低電平，R為高電平，則下面的傳輸門導(dǎo)通，下電極將直接施加上編程或擦除電壓脈沖，而上面的傳輸門斷開。 值得注意的是，雖然在單個(gè)存儲單元看來由于額外增加了兩個(gè)傳輸門，看似增大了面積，但實(shí)際上這種半導(dǎo)體存儲器一般都會制成陣列的形式，因此共用字線的單元是完全可以共用這部分電路的，這樣造成的面積上的耗費(fèi)并不太明顯。
權(quán)利要求
1.一種多位快閃存儲器，包括襯底、源端和漏端，以及依次層疊在溝道之上的遂穿氧化層、多晶硅浮柵和阻擋氧化層，其特征在于，在阻擋氧化層上依次層疊金屬下電極、阻變材料層和金屬上電極。
2.如權(quán)利要求1所述的多位快閃存儲器，其特征在于，所述阻變材料層的材料為具有阻變特性的金屬氧化物。
3.如權(quán)利要求2所述的多位快閃存儲器，其特征在于，所述金屬氧化物選自氧化鋁、氧化鈦、氧化鎢、氧化鎳、氧化鉿和氧化鋅中的一種。
4.如權(quán)利要求1所述的多位快閃存儲器，其特征在于，所述阻變材料層的厚度為 IOnm 300nmo
5.如權(quán)利要求1所述的多位快閃存儲器，其特征在于，所述金屬下電極和金屬上電極為鋁質(zhì)電極。
6.一種多位快閃存儲器，包括襯底、源端和漏端，以及依次層疊在溝道之上的遂穿氧化層、氮化硅陷阱層和阻擋氧化層，其特征在于，在阻擋氧化層上依次層疊金屬下電極、阻變材料層和金屬上電極。
7.如權(quán)利要求6所述的多位快閃存儲器，其特征在于，所述阻變材料層的材料為具有阻變特性的金屬氧化物。
8.如權(quán)利要求7所述的多位快閃存儲器，其特征在于，所述金屬氧化物選自氧化鋁、氧化鈦、氧化鎢、氧化鎳、氧化鉿和氧化鋅中的一種。
9.如權(quán)利要求6所述的多位快閃存儲器，其特征在于，所述阻變材料層的厚度為 IOnm 300nmo
10.如權(quán)利要求6所述的多位快閃存儲器，其特征在于，所述金屬下電極和金屬上電極為鋁質(zhì)電極。
全文摘要
本發(fā)明公開了一種多位快閃存儲器，包括襯底、源端和漏端，以及依次層疊在溝道之上的遂穿氧化層、多晶硅浮柵(對應(yīng)于浮柵型閃存)或氮化硅陷阱層(對應(yīng)于分離陷阱型閃存)、阻擋氧化層、金屬下電極、阻變材料層和金屬上電極。其中金屬下電極在讀取時(shí)，通過外面串聯(lián)的電阻接地，使得阻變材料層起到明顯的分壓效果。本發(fā)明以現(xiàn)有的快閃存儲單元為基本架構(gòu)，融入了阻變材料存儲單元，與當(dāng)前的主流閃存制備工藝兼相兼容，并在很大程度上提高了單位面積上的存儲密度。
文檔編號H01L27/24GK102194849SQ20101012470
公開日2011年9月21日 申請日期2010年3月12日 優(yōu)先權(quán)日2010年3月12日
發(fā)明者唐粕人, 張麗杰, 秦石強(qiáng), 蔡一茂, 黃如 申請人:北京大學(xué)