專利名稱：非對稱半導體的結構及其形成方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種非對稱半導體的結構及其形成方法。
背景技術：
目前，F(xiàn)ET(Field Effect Transistor，場效應晶體管)是集成電路中最廣泛使用的組件之一，因為場效應晶體管電路可以執(zhí)行多種不同的功能，且場效應晶體管的制造具有高度的再生性與可預測性，其另一個優(yōu)點是該結構可以制作得非常小，并且可以被緊密地排列和安裝。典型的場效應晶體管由襯底、源極、漏極和一個可以導電的柵極組成。其中，源極和漏極位于溝道區(qū)的兩邊，而柵極則由柵極氧化層與溝道區(qū)分隔開。場效應晶體管生長于硅芯片或者其他半導體襯底的表面，具有第一導電型的摻雜。在襯底表面生成一層柵極氧化物層，通常是利用熱氧化工藝生成一層均勻緊密的氧化物層，其具有可以預設的厚度與可以預設且低程度的固定電荷，接著沉積多晶硅層并蝕刻以形成柵極，可以利用在淀積過程中摻雜或者用擴散工藝，或在沉積后進行離子注入，賦予該多晶硅層導電性。通常，可在多晶硅層上方生成一層導電物質，例如金屬或金屬硅化物以降低柵極的電阻率。再以柵極為保護層，利用第二導電型的摻質對襯底進行離子注入，以制作源極和漏極，該源極、漏極與溝道區(qū)自對準于柵極。目前，典型的 MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor, 金屬_氧化層_半導體_場效晶體管)都被制作為柵極氧化層對稱的器件，但是考慮到在AC和DC器件中源極和漏極的功能不同，所以希望實際操作中形成源極和漏極不對稱的 MOSFET結構，因此如何制作不對稱的MOSFET結構是一個亟待解決的問題。

發(fā)明內容
針對現(xiàn)有技術的不足，本發(fā)明的目的是要提供一種工作性能好的非對稱半導體的結構及其形成方法。為了實現(xiàn)上述目的，本發(fā)明提供了一種非對稱半導體結構，包括襯底；形成在所述襯底上的柵堆疊，所述柵堆疊包括一個或多個柵介質層和柵電極層；形成在所述柵堆疊側壁的一個或多個側墻；以及形成在所述襯底中，位于所述柵堆疊側壁的源極和漏極；其中所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高。本發(fā)明的有益效果是，該半導體器件采用非對稱的結構，與漏極和源極的實際功能相對應，可以更好地發(fā)揮漏極和源極的功能，從而在整體上極大地提高半導體器件的工作性能，不僅可以減小漏極的電容，而且還可以有助于提高源極的載流子密度，以及提高 MOSFET的驅動電流，從而提高器件的DC和AC性能。相應地，本發(fā)明還提供了一種非對稱半導體結構的形成方法，包括以下步驟a.形成襯底；b.在所述襯底之上形成偽柵堆疊、所述柵堆疊側壁的一個或多個側墻、以及源極和漏極；c.去除所述偽柵堆疊，以形成開口 ；d.在所述開口中形成一個或多個柵介質層，所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高；e.在所述柵介質層上形成新的柵堆疊。根據(jù)本發(fā)明的形成方法采用改變柵介質層的離子注入濃度來改變柵介質層兩端的EOT，從而使得柵介質層兩端的EOT不相同，可以適應漏極和源極的不同工作需要，因此， 可以極大地提高該半導體器件的工作性能，不僅可以減小漏極的電容，而且還可以有助于提高源極的載流子密度，以及提高MOSFET的驅動電流，從而提高器件的DC和AC性能。


本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中圖1-4是根據(jù)本發(fā)明第一實施例的非對稱半導體器件的各個階段的示意圖；圖5-7是根據(jù)本發(fā)明第二實施例的非對稱半導體器件的各個階段的示意圖；圖8-10是根據(jù)本發(fā)明第三實施例的非對稱半導體器件的各個階段的示意圖；以及 圖11是根據(jù)本發(fā)明的實施例非對稱半導體器件的制造方法的流程圖。
具體實施例方式下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結構。為了簡化本發(fā)明的公開， 下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復參考數(shù)字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。本發(fā)明主要在于通過形成等效氧化層厚度(EOT，Equivalent OxideThick)不同的柵介質層以達到形成不對稱MOSFET結構的目的。另外，在本發(fā)明中，可以選擇EOT相對高的一側作為漏極，選擇EOT相對低的一側作為源極，這樣不僅可以減小漏極的電容，而且還可以有助于提高源極的載流子密度，以及提高MOSFET的驅動電流，從而提高器件的DC和AC 性能。本發(fā)明所提出的非對稱半導體結構，包括襯底101，形成在所述襯底上的柵堆疊 118，所述柵堆疊包括一個或多個柵介質層111、112和柵電極層114 ；形成在所述柵堆疊側壁的一個或多個側墻106 ；以及形成在所述襯底中，位于所述柵堆疊兩側的源極104和漏極 102 ；其中所述柵介質層111、112在源極區(qū)104 —側的等效氧化層厚度相對較低，在漏極區(qū)102 一側的等效氧化層厚度相對較高。根據(jù)本發(fā)明的非對稱半導體結構的形成方法利用柵替代工藝進行半導體器件的制造，包括以下步驟形成襯底；在所述襯底之上形成偽柵堆疊、所述柵堆疊側壁的一個或多個側墻、以及源極和漏極；去除所述偽柵堆疊，以形成開口 ；在所述開口中形成一個或多個柵介質層，所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高；在所述柵介質層上形成新的柵堆疊。所述柵介質層可以是一層或者多層，在第一和第二實施例中，柵介質層為一層，它可以為在襯底上的界面層111，所述界面層111可以是氧化物層。在第三實施例中，柵介質層可以是多層，例如可以為界面層111和高k介質層112，這將在下文中進行詳細描述。第一實施例在本實施例中，可以通過如下方法制造本發(fā)明的非對稱半導體結構。本發(fā)明采用柵替代工藝，如圖11所示，首先依照傳統(tǒng)的柵替代工藝流程制造半導體器件，在步驟101， 形成襯底100。在本實施例中，襯底100包括位于晶體結構中的硅襯底(例如晶片)。根據(jù)現(xiàn)有技術公知的設計要求(例如P型襯底或者η型襯底)，襯底100可以包括各種摻雜配置。其他例子的襯底100還可以包括其他基本半導體，例如鍺和金剛石?；蛘?，襯底100可以包括化合物半導體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底100可以可選地包括外延層，可以被應力改變以增強性能，以及可以包括絕緣體上硅(SOI)結構。在步驟102，在所述襯底100之上形成偽柵堆疊(未示出)、所述偽柵堆疊側壁的一個或多個側墻106、以及源極104和漏極102。偽柵堆疊為犧牲層，可以包括偽柵介質層和偽柵極層。所述偽柵介質層可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅。偽柵極層可以例如為多晶硅。在一個實施例中，偽柵極層包括非晶硅。偽柵介質層和偽柵極層可以由MOS技術工藝，例如沉積、光亥lj、蝕刻及/或其他合適的方法形成。源/漏極區(qū)104、102可以通過根據(jù)期望的晶體管結構，注入ρ型或η型摻雜物或雜質到襯底100中而形成。源/漏極區(qū)104、102可以由包括光刻、離子注入、擴散和/或其他合適工藝的方法形成。利用通常的半導體加工工藝和步驟，對所述器件進行熱退火，以激活源極和漏極104、102中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領域技術人員所知曉的工藝進行。覆蓋所述偽柵堆疊形成側墻106。側墻106可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k電介質材料及其組合，和/或其他合適的材料形成。側墻106 可以具有多層結構，在本實施例中側墻具有雙層結構，即側墻106-1和106-2。側墻106可以通過包括沉積合適的電介質材料的方法形成。側墻106可以有一段覆蓋在偽柵堆疊上， 這結構可以用本領域技術人員所知曉的工藝得到。在其它實施例中，側墻106也可以沒有覆蓋在偽柵堆疊上。特別地，還可以在所述襯底上沉積形成層間介質層(ILD) 108，所述可以是但不限于例如未摻雜的氧化硅(Si02)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅 (Si3N4)。所述層間介質層108可以使用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的工藝等方法形成。層間介質層108可以具有多層結構。 在一個實施例中，層間介質層108的厚度范圍為大約30到90納 米。
而后，對所述層間介質層108和所述側墻106平坦化處理以暴露所述偽柵極的上表面。例如可以通過化學機械拋光(CMP)方法來去除所述層間介質層108，直至暴露所述側墻106的上表面。而后再對所述側墻106進行化學機械拋光或反應離子刻蝕，從而去除所述側墻106的上表面，從而暴露所述偽柵極層。以上步驟均依照傳統(tǒng)的柵替代工藝流程制造，因此為了簡化本發(fā)明的描述，未在附圖中示出，但是本領域的技術人員應該知道，上述描述并不意在限制本發(fā)明，本發(fā)明可以采 用不同于上述工藝流程的其他工藝來制造，只要其可以應用于柵替代工藝中。而后，在步驟103，去除所述偽柵堆疊，以形成開口 120。在步驟104，在所述開口 120中形成一個或多個柵介質層，所述柵介質層在源極區(qū) 104 —側的等效氧化層厚度相對較低，在漏極區(qū)102—側的等效氧化層厚度相對較高。在本實施例中，所述柵介質層為一層，具體來說，所述柵介質層為界面層111，其可以為氧化物層?？梢酝ㄟ^如下步驟來形成所述界面層111。如圖1所示，從所述開口 120對襯底進行離子注入以形成離子注入?yún)^(qū)110，所述離子注入在源極區(qū)104 —側具有相對較高的離子注入濃度，在漏極區(qū)102—側具有相對較低的離子注入濃度，在圖1中通過漸進的灰度圖案來表示離子注入?yún)^(qū)110的濃度變化，深色表示相對較高的離子注入濃度，淺色表示相對較低的離子注入濃度。這可以通過從開口進行有角度的離子注入來實現(xiàn)，例如可以以與垂直方向成大約20-60度的角度對開口下方的襯底進行離子注入，優(yōu)選地所述離子注入為低能離子注入，所述離子注入的深度優(yōu)選為小于大約5nm。離子注入的元素包括Hf、Zr、Ti、Ta、La、 N、0及其組合。注入的元素應具有與襯底的材料相比具有較高的相對介電常數(shù)，在本實施例中襯底為硅襯底。而后，如圖2所示，進行熱生長，以形成界面層111。由于在源極區(qū)104 具有相對較高的離子注入濃度，在漏極區(qū)102具有相對較低的離子注入濃度，因此在氧環(huán)境中進行熱生長的過程中，具有較高離子注入濃度即相對介電常數(shù)較高的一側將具有較高的單位面積電容，所形成的等效氧化層厚度也會相對較??；而具有較低離子注入濃度即相對介電常數(shù)較低的一側將具有較低的單位面積電容，所形成的等效氧化層厚度也會相對較大。即源極區(qū)104 —側的等效氧化層厚度將會小于漏極區(qū)102 —側的等效氧化層厚度。而后在步驟105，如圖3、圖4所示，在所述界面層111上形成新的柵堆疊118，例如可以形成高k介質層112和金屬柵極層114。高k介質層112為高介電常數(shù)(高k)材料。在一個實施例中，高k材料包括二氧化鉿(HfO2)。其他例子的高k材料包括HfSiO、HfSiON、HfTaO, HfTiO, HfZrO及其組合，以及/或者其他合適的材料。高k介質層112可以包括大約12埃到35埃范圍之間的厚度。 高k介質層112可以通過例如化學氣相沉積(CVD)或者原子層沉積(ALD)的工藝來形成。 高k介質層112還可以具有多層結構，包括具有上述材料的一個以上的層。之后在所述高k介質層112之上形成金屬柵極層114，金屬柵極材料可以包括一個或多個材料層，例如襯層，向柵極提供合適功函數(shù)的材料，柵電極材料和/或其他合適材料。對于N型半導體器件可以從包含下列元素的組中選擇一種或多種元素進行沉積TiN、 TiAlN, TaAlN, TaN、TaSiN、HfSiN、MoSiN、RuTax, NiTax 及這些材料的組合；對于 P 型半導體器件可以從包含下列元素的組中選擇一種或多種元素進行沉積TiN、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx 及這些材料的組合。最后執(zhí)行化學機械拋光(CMP)工藝，以形成柵堆疊118。
這樣，高EOT端用作漏極可以幫助降低漏極的電容，低EOT端用作源極可以幫助增加源極的載流子密度，同時也可以增加驅動電流。因此，這種設置可以增加該半導體器件的 DC (Direct Current，直流)禾口 AC (Alternating Current，交流)性能。第二實施例下面將僅就第二實施例區(qū)別于第一實施例的方面進行闡述。未描述的部分應當認為與第一實施例采用了相同的步驟、方法或者工藝來進行，因此再次不再贅述。在根據(jù)本發(fā)明的第二實施例中，所述柵介質層為一層，具體來說，所述柵介質層為界面層111，其可以為氧化物層?？梢酝ㄟ^如下替代步驟來形成所述界面層111。步驟101-103為與第一實施例相同的步驟，如圖5所示，在步驟103之后首先對器件進行熱生長，以在開口下方的襯底100 中形成界面層111。而后在步驟104中，如圖6所示，從所述開口 120對界面層111進行離子注入以將摻雜劑注入界面層111中，所述離子注入在源極區(qū)104 —側具有相對較高的離子注入濃度，在漏極區(qū)102—側具有相對較低的離子注入濃度，在圖6中通過漸進的灰度圖案來表示界面層111的濃度變化，深色表示相對較高的離子注入濃度，淺色表示相對較低的離子注入濃度。這可以通過從開口進行有角度的離子注入來實現(xiàn)，例如可以以與垂直方向成大約20-60度的角度對開 口下方的界面層111進行離子注入，優(yōu)選地所述離子注入為低能離子注入。離子注入的元素包括Hf、Zr、Ti、Ta、La、N、0及其組合。注入的元素應具有與襯底100的材料相比具有較高的相對介電常數(shù)，在本實施例中界面層為氧化物層。而后，可以可選擇地進行退火以激活離子注入的摻雜劑并修復離子注入所導致的缺陷。由于在源極區(qū)104具有相對較高的離子注入濃度，在漏極區(qū)102具有相對較低的離子注入濃度， 因此，具有較高離子注入濃度即相對介電常數(shù)較高的一側將具有較高的單位面積電容，所形成的等效氧化層厚度也會相對較??；而具有較低離子注入濃度即相對介電常數(shù)較低的一側將具有較低的單位面積電容，所形成的等效氧化層厚度也會相對較大。即源極區(qū)104 — 側的等效氧化層厚度將會小于漏極區(qū)102 —側的等效氧化層厚度。而后與第一實施例相同地，在步驟105，如圖7所示，在所述界面層111上形成新的高k介質層112和金屬柵極層114，以形成柵堆疊118。第三實施例下面將僅就第三實施例區(qū)別于第一實施例的方面進行闡述。未描述的部分應當認為與第一實施例采用了相同的步驟、方法或者工藝來進行，因此再次不再贅述。在根據(jù)本發(fā)明的第三實施例中，所述柵介質層為兩層，具體來說，所述柵介質層為界面層111和高k介質層112?？梢酝ㄟ^如下替代步驟來形成柵介質層。步驟101-103為與第一實施例相同的步驟，如圖8所示，在步驟103之后首先對器件進行熱生長，以在開口下方的襯底100中形成界面層111。并在所述界面層111上沉積高k介質層112，高k介質層112為高介電常數(shù) (高k)材料。在一個實施例中，高k材料包括二氧化鉿(HfO2)。其他例子的高k材料包括 HfSiO, HfSiON, HfTaO, HfTiO, HfZrO及其組合，以及/或者其他合適的材料。高k介質層 112可以通過例如化學氣相沉積(CVD)或者原子層沉積(ALD)的工藝來形成。而后在步驟 104中，如圖9所示，從所述開口 120對高k介質層112進行離子注入以將摻雜劑注入高k 介質層112下方的界面層111中，所述離子注入在源極區(qū)104—側具有相對較高的離子注入濃度，在漏極區(qū)102—側具有相對較低的離子注入濃度，在圖9中通過漸進的灰度圖案來表示界面層111的濃度變化，深色表示相對較高的離子注入濃度，淺色表示相對較低的離子注入濃度。這可以通過從開口進行有角度的離子注入來實現(xiàn)，例如可以以與垂直方向成大約20-60度的角度對開口下方的襯底進行離子注入，優(yōu)選地所述離子注入為低能離子注入。離子注入的元素包括Hf、Zr、Ti、Ta、La、N、0及其組合。注入的元素應具有與襯底100 的材料相比具有較高的相對介電常數(shù)。而后，可以可選擇地進行退火以激活離子注入的摻雜劑并修復離子注入所導致的缺陷。由于在源極區(qū)104具有相對較高的離子注入濃度，在漏極區(qū)102具有相對較低的離子注入濃度，因此，具有較高離子注入濃度即相對介電常數(shù)較高的一側將具有較高的單位面積電容，所形成的等效氧化層厚度也會相對較??；而具有較低離子注入濃度即相對介電常數(shù)較低的一側將具有較低的單位面積電容，所形成的等效氧化層厚度也會相對較大。即源極區(qū)104—側的等效氧化層厚度將會小于漏極區(qū)102—側的等效氧化層厚度。而后與第一實施例相同地，在步驟105，如圖10所示，在所述高k介質層112上形成新的金屬柵極層114，以形成柵堆疊118。因此，柵介質層可以為氧化物層、高K介質層或者兩種介質層共同組成的多層結構。對于EOT從一端向另一端逐漸變化的柵介質層，可以選擇EOT相對高的一端作為漏極， 并選擇EOT相對低的一端作為源極。這樣，高EOT端用作漏極可以幫助降低漏極的電容，低 EOT端用作源極可以幫助增加源極的載流子密度，同時也可以增加驅動電流。因此，這種設置可以增加該半導體器件的DC (Direct Current，直流)和AC (AlternatingCurrent，交流) 性能。雖然關于示例實施例及其優(yōu)點已經(jīng)詳細說明，應當理解在不脫離本發(fā)明的精神和所附權利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領域的普通技術人員應當容易理解在保持本發(fā)明保護范圍內的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應用范圍不局限于說明書中描述的特定實施例的工藝、機構、制造、 物質組成、手段、方法及步驟。從本發(fā)明的公開內容，作為本領域的普通技術人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構、制造、物質組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應實施例大體相同的功能或者獲得大體相同的結果，依照本發(fā)明可以對它們進行應用。因此，本發(fā)明所附權利要求旨在將這些工藝、機構、制造、物質組成、手段、方法或步驟包含在其保護范圍內。
權利要求
1.一種非對稱半導體結構，包括襯底；形成在所述襯底上的柵堆疊，所述柵堆疊包括一個或多個柵介質層和柵電極層；形成在所述柵堆疊側壁的一個或多個側墻；以及形成在所述襯底中，位于所述柵堆疊側壁的源極和漏極；其中所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高。
2.如權利要求1所述的非對稱半導體結構，其特征在于，所述柵介質層為界面層和/或高k介質層。
3.如權利要求2所述的非對稱半導體結構，其特征在于，所述等效氧化層通過在源極區(qū)一側對柵介質層進行相對較高濃度的離子注入并在漏極區(qū)一側對柵介質層進行相對較低濃度的離子注入來形成。
4.如權利要求3所述的非對稱半導體結構，其特征在于，所述離子注入為有角度的離子注入。
5.如權利要求3所述的非對稱半導體結構，離子注入的元素包括Hf、Zr,Ti,Ta、La、N、 0及其組合。
6.如權利要求3-5任一項所述的非對稱半導體結構，其特征在于，所述離子注入的深度為小于大約5nm。
7.如權利要求2所述的非對稱半導體結構，其特征在于，所述界面層為氧化物層。
8.如權利要求7所述的非對稱半導體結構，其特征在于，所述氧化物層通過對襯底進行有角度的離子注入后進行熱生長來形成。
9.一種非對稱半導體結構的形成方法，其特征在于，包括以下步驟a.形成襯底；b.在所述襯底之上形成偽柵堆疊、所述柵堆疊側壁的一個或多個側墻、以及源極和漏極；c.去除所述偽柵堆疊，以形成開口；d.在所述開口中形成一個或多個柵介質層，所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高；e.在所述柵介質層上形成新的柵堆疊。
10.如權利要求9所述的非對稱半導體結構的形成方法，其特征在于，所述柵介質層為界面層和/或高k介質層。
11.如權利要求10所述的非對稱半導體結構的形成方法，其特征在于，所述步驟d包括從所述開口對襯底進行離子注入，所述離子注入在源極區(qū)一側具有相對較高的離子注入濃度，在漏極區(qū)一側具有相對較低的離子注入濃度；進行熱生長以形成界面層；所述步驟e包括在所述界面層之上沉積高k介質層和柵電極。
12.如權利要求10所述的非對稱半導體結構的形成方法，其特征在于，在所述步驟c之后還包括對所述器件進行熱生長以在所述開口下方的襯底中形成界面層的步驟；所述步驟d包括從所述開口對界面層進行離子注入，所述離子注入在源極區(qū)一側具有相對較高的離子注入濃度，在漏極區(qū)一側具有相對較低的離子注入濃度；所述步驟e包括在所述界面層之上沉積高k柵介質層和柵電極。
13.如權利要求10所述的非對稱半導體結構的形成方法，其特征在于，在所述步驟c之后還包括對所述器件進行熱生長以在所述開口下方的襯底中形成界面層，并在所述界面層上沉積高k介質層；所述步驟d包括從所述開口對高k介質層進行離子注入以將摻雜劑注入高k介質層下方的界面層中，所述離子注入在源極區(qū)一側具有相對較高的離子注入濃度，在漏極區(qū)一側具有相對較低的離子注入濃度；所述步驟e包括在所述高k介質層之上沉積柵電極。
14.如權利要求11-13任一項所述的非對稱半導體結構的形成方法，其特征在于，所述離子注入為有角度的離子注入。
15.如權利要求11-13任一項所述的非對稱半導體結構的形成方法，其特征在于，離子注入的元素包括Hf、Zr、Ti、Ta、La、N、0及其組合。
16.如權利要求11所述的非對稱半導體結構的形成方法，其特征在于，所述離子注入的深度為小于大約5nm。
全文摘要
本發(fā)明公開了一種非對稱半導體結構，包括襯底；形成在所述襯底上的柵堆疊，所述柵堆疊包括一個或多個柵介質層和柵電極層；形成在所述柵堆疊側壁的側墻；以及形成在所述襯底中，位于所述柵堆疊側壁的源極和漏極；其中所述柵介質層在源極區(qū)一側的等效氧化層厚度相對較低，在漏極區(qū)一側的等效氧化層厚度相對較高。該半導體結構通過例子注入而使柵介質層兩端的相對介電常數(shù)不同，從而導致源/漏極區(qū)單位面積電容不同，EOT不同，本發(fā)明可以滿足漏極和源極不同的工作需要，最大限度地發(fā)揮漏極和源極的效率，從而整體上提高該半導體器件的工作性能。
文檔編號H01L21/336GK102157553SQ20101011106
公開日2011年8月17日 申請日期2010年2月11日 優(yōu)先權日2010年2月11日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所, 北京北方微電子基地設備工藝研究中心有限責任公司