專利名稱：小外形集成電路封裝結(jié)構(gòu)的引線框及封裝器件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于芯片封裝技術(shù)領(lǐng)域，具體涉及一種用于同時(shí)封裝晶振和半導(dǎo)體芯 片的、S0IC(Small Outline Integrated Circuit Package，小外形集成電路封裝)引線框 及封裝器件，尤其設(shè)計(jì)一種僅與半導(dǎo)體芯片焊接的內(nèi)引腳與小島共同打凹形成于同一平面 上的引線框及封裝器件。
背景技術(shù)：
近幾十年來，芯片封裝技術(shù)一直追隨著IC (集成電路)的發(fā)展而發(fā)展，一代IC就 有相應(yīng)的一代封裝技術(shù)相配合。封裝形式通俗地所是指安裝半導(dǎo)體集成電路芯片用的外 殼，其不僅起著安裝、固定、密封、保護(hù)芯片及增強(qiáng)電熱性能等方面的作用，而且還通過芯片 上的接點(diǎn)用導(dǎo)線連接到封裝外殼的內(nèi)引腳上，這些內(nèi)引腳又通過印刷電路板上的導(dǎo)線與其 他器件相連接。因此，封裝形式一般包括用于安裝、固定以及引線等作用的引線框，同時(shí)還 包括用于保護(hù)芯片、密封等作用的、與引線框相匹配的封裝體(Package Body)。封裝形式的發(fā)展大致經(jīng)歷了以下發(fā)展過程1)在結(jié)構(gòu)方面，DIP (Double In-line Package，雙列直排封裝)-> LCC (Leaded Chip Carrier，無鉛芯片載體封裝)_ > QFP(Quad FlatPackage,四側(cè)引腳扁平封裝)_ > SOP (Small Outline Package，小外形封裝)-> BGA (Ball Grid Array Package，球柵陣列 封裝)_ > CSP(Chip ScalePackage，芯片級(jí)封裝)；2)在材料方面金屬、陶瓷_ >陶瓷、塑料_ >塑料；3)在內(nèi)引腳形狀長引線直插- >短引線或無引線貼裝_ >球狀凸點(diǎn)；4)在裝配方式方面通孔插裝_ >表面貼裝(SMT)- >直接安裝。其中，SOIC(SmallOutline Integrated Circuit Package，小外形集成電路封裝) 封裝形式是SOP封裝形式派生出來的一種。圖1所示為現(xiàn)有技術(shù)的SOIC的引線框結(jié)構(gòu)示 意圖。圖1所示實(shí)施例引線框100包括小島(PAD) 120、以及設(shè)置于小島120四周的8個(gè)內(nèi) 引腳111、112、113、114、115、116、117、118，小島120通過打凹工藝往下打沉形成。同時(shí)，根據(jù)不同的電路功能要求，通常需要將半導(dǎo)體芯片和晶振通過SOIC封裝形 式封裝在一起。晶振一般是封裝好的圓柱形結(jié)構(gòu)，一個(gè)晶振與一個(gè)半導(dǎo)體芯片通過引線框、 塑封體封裝后，形成所謂的POP (Package On Package，封裝上封裝)封裝結(jié)構(gòu)。由于晶振的 體積相對(duì)SOIC引線框所占有的體積較大，圖1所示的傳統(tǒng)SOIC引線框只是用于封裝一個(gè) 或者多個(gè)半導(dǎo)體芯片，并沒有考慮晶振、半導(dǎo)體芯片二者的要求。圖2所示為現(xiàn)有技術(shù)中SOIC引線框封裝晶振和半導(dǎo)體芯片時(shí)的截面結(jié)構(gòu)示意圖。 采用SOIC引線框封裝晶振和半導(dǎo)體芯片時(shí)，如圖2所示，半導(dǎo)體芯片40置于小島120的下 方，晶振50置于小島120的上方，半導(dǎo)體的芯片40的和內(nèi)引腳110之間鍵合打線之后，形 成引線60。區(qū)域于傳統(tǒng)單芯片SOIC封裝形式的是半導(dǎo)體芯片40是置于小島下方的，小 島120的上方用于置晶振。因此，傳統(tǒng)單芯片SOIC封裝形式基本不存在引線與打凹的小島 120之間的接觸問題。而圖2所示結(jié)構(gòu)中，引線60的中部有可能與小島的邊沿接觸，從而導(dǎo)致電路短路失效或者產(chǎn)生其它可靠性的問題。特別是，內(nèi)引腳110和半導(dǎo)體芯片40之間高 度差越大、小島120的橫向?qū)挾仍綄挼臅r(shí)候，引線接觸的問題更加明顯。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是，解決現(xiàn)有SOIC引線框結(jié)構(gòu)不適合于半導(dǎo)體芯片和晶振同 時(shí)封裝的問題。為解決以上技術(shù)問題，一種小外形集成電路封裝(SOIC)的引線框，用于同時(shí)封裝 半導(dǎo)體芯片和晶振，所述引線框包括小島和設(shè)置于小島周圍的內(nèi)引腳，其中僅與半導(dǎo)體芯 片焊接的內(nèi)引腳與小島設(shè)置在同一平面上。根據(jù)本實(shí)用新型所提供的SOIC引線框，其中，所述僅與半導(dǎo)體芯片焊接的內(nèi)引腳 與小島通過共同打凹形成，因此其加工制備方法簡單。所述內(nèi)引腳包括與晶振的引腳電連接的與晶振引腳焊接的內(nèi)引腳。較佳地，所述引線框還包括由與晶振引腳焊接的內(nèi)引腳向引線框中心外延的加寬 體，從而可以使晶振焊接時(shí)有較多的空間余量、滿足后續(xù)SMT焊接要求。加寬體和與晶振引 腳焊接的內(nèi)引腳之間設(shè)置凹槽，可以防止所述加寬體上的焊錫流向第二引腳。較佳地，所述與晶振引腳焊接的內(nèi)引腳還包括用于與晶振的引腳引線的打線區(qū)， 所述打線區(qū)由與晶振引腳焊接的內(nèi)引腳向小島方向延伸形成，從而可以滿足晶振的鍵合打 線的需要。較佳地，所述引線框還包括連筋端，所述連筋端的寬度大于或者等于圓柱體晶振 的直徑。本實(shí)用新型同時(shí)提供一種小外形集成電路封裝結(jié)構(gòu)的引線框陣列，所述引線框陣 列主要是由以上任一所述引線框按行和列排列所組成。本實(shí)用新型進(jìn)一步提供一種封裝器件，包括由以上任一所述SOIC引線框、所封裝 的半導(dǎo)體芯片和晶振、以及匹配于所述SOIC引線框的封裝體，所述半導(dǎo)體芯片置于所述引 線框的小島的正下方，所述晶振置于所述引線框的小島的正上方。本實(shí)用新型的技術(shù)效果是，該SOIC引線框的僅與半導(dǎo)體芯片焊接的內(nèi)引腳與小 島腳設(shè)置在同一平面上，適合用于半導(dǎo)體芯片和晶振同時(shí)封裝，即使小島需要匹配晶振作 加深加寬設(shè)計(jì)，也能夠完全避免半導(dǎo)體芯片和內(nèi)引腳之間的引線可能接觸小島邊沿的問 題，因此以該引線框SMT封裝后形成的封裝器件具有可靠性高的特點(diǎn)。同時(shí)，僅與半導(dǎo)體芯 片焊接的內(nèi)引腳與小島設(shè)置在同一平面上的結(jié)構(gòu)可以通過打凹形成小島時(shí)，對(duì)小島和內(nèi)引 腳同時(shí)打凹形成，該SOIC引線框具有制備工藝方法簡單的特點(diǎn)。

圖1是現(xiàn)有技術(shù)的SOIC的引線框結(jié)構(gòu)示意圖。圖2是現(xiàn)有技術(shù)中SOIC引線框封裝晶振和半導(dǎo)體芯片時(shí)的截面結(jié)構(gòu)示意圖；圖3是本實(shí)用新型所提供的SOIC引線框結(jié)構(gòu)實(shí)施例的示意圖；圖4是圖3所示SOIC引線框結(jié)構(gòu)實(shí)施例A-A截面的結(jié)構(gòu)示意圖；圖5是圖4所示引線框結(jié)構(gòu)封裝半導(dǎo)體芯片和晶振后的結(jié)構(gòu)示意圖。
具體實(shí)施方式
現(xiàn)將參照附圖更加完全地描述本實(shí)用新型，附圖中示出了本實(shí)用新型的示例性 實(shí)施例。但是，本實(shí)用新型可按照很多不同的形式實(shí)現(xiàn)，并且不應(yīng)該被理解為限制于這些闡 述的實(shí)施例。相反，提供這些實(shí)施例使得本公開變得徹底和完整，并將本實(shí)用新型的構(gòu)思完 全傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度。在附圖中， 相同的標(biāo)號(hào)指代相同的元件或部件，因此將省略對(duì)它們的描述。在以下公開實(shí)施例的中，充分考慮了同時(shí)封裝半導(dǎo)體芯片和晶振的POP封裝要 求，設(shè)計(jì)了 SIOC引線框。以下的晶振以圓柱形結(jié)構(gòu)為示例，但是，本領(lǐng)域技術(shù)人員悉知，晶 振也可以為其它形狀，例如，長方體形狀。圖3所示為本實(shí)用新型所提供的SOIC引線框結(jié)構(gòu)實(shí)施例的示意圖。在該實(shí)施例 SOIC引線框200中，所需封裝的圓柱形晶振的圓柱面縱向緊貼置于下沉的小島230的上方 (圖3中未示出)，所需封裝的半導(dǎo)體芯片緊貼置于下沉的小島230的下方(圖3中未示 出)。請(qǐng)參閱圖3，SOIC引線框200包括設(shè)置在引線框本體上的小島230以及設(shè)置于小 島兩旁的內(nèi)引腳。在該實(shí)施例中，SOIC引線框?yàn)?6腳結(jié)構(gòu)，16內(nèi)引腳為211、212、213、214、 215、216、217、218、221、222、223、224、225、226、227、228。內(nèi)引腳 211 至 218,221 至 228 分 兩排排列于小島兩旁。每個(gè)內(nèi)引腳上設(shè)置有內(nèi)引腳固定孔(如圖3中圓圈所示)。內(nèi)引腳 的具體數(shù)量不受本實(shí)用新型限制，根據(jù)具體集成電路芯片的功能要求而設(shè)置，通常，引腳數(shù) 量可以設(shè)置為8個(gè)、16個(gè)、24個(gè)等。其中，內(nèi)引腳217、227為與晶振引腳焊接的內(nèi)引腳(根 據(jù)電路功能需要，在該實(shí)施例中，內(nèi)引腳217、227還同時(shí)與半導(dǎo)體芯片焊接)，內(nèi)引腳211、 212、213、214、215、216、221、222、223、224、225、226為僅與半導(dǎo)體芯片焊接的內(nèi)引腳，內(nèi)引 腳218、228為空置的內(nèi)引腳。小島230位于本體的中間部分，其面積大小根據(jù)半導(dǎo)體芯片 和晶振來決定，在實(shí)施例中，還要考慮到SMT引線過程中的支撐空間的要求，因此小島230 相比現(xiàn)有技術(shù)的小島面積加大，同時(shí)，引線框也采用寬體引線框。小島230通常通過打凹工 藝打沉形成，由于晶振置于小島中，因此小島的深度應(yīng)匹配于晶振的形狀，在該實(shí)施例中， 小島230的深度相比現(xiàn)有技術(shù)的小島采用加深設(shè)計(jì)。為避免關(guān)于圖2描述中所提及的引線與小島邊沿接觸的問題，在該實(shí)用新型中， 將僅與半導(dǎo)體芯片焊接的內(nèi)引腳、小島230設(shè)置在同一平面上，在該實(shí)施例中，通過在打 凹形成小島的時(shí)候，將小島周圍的引腳一起向下打凹，從而使小島230與僅與半導(dǎo)體芯片 焊接的內(nèi)引腳形成在大約同一個(gè)平面上。圖4所示為圖3所示SOIC引線框結(jié)構(gòu)實(shí)施例A-A截面的結(jié)構(gòu)示意圖。圖4中只 是給出了引線框200的小島和內(nèi)引腳之間的位置關(guān)系，如圖4所示，僅與半導(dǎo)體芯片焊接的 內(nèi)引腳214,224和小島230 一起向下打凹形成，因此內(nèi)引腳214,224和小島230大約同處 在一個(gè)平面上。這種結(jié)構(gòu)能夠避免由于小島和內(nèi)引腳之間的高度差導(dǎo)致半導(dǎo)體芯片和內(nèi)引 腳之間的引線與小島邊沿接觸的問題，同時(shí)其加工制備方法也簡單。圖5所示為圖4所示引線框結(jié)構(gòu)封裝半導(dǎo)體芯片和晶振后的結(jié)構(gòu)示意圖。如圖5 所示，半導(dǎo)體芯片40緊貼置于小島230的下方，晶振50緊貼置于小島230上方，晶振50上 還有兩個(gè)引腳280，引線60連接半導(dǎo)體芯片40和內(nèi)引腳。因此，在該圖示實(shí)施例中，不管小 島的深度為匹配晶振的體積大小是否加深、不管小島的寬度為匹配晶振和半導(dǎo)體芯片是否加寬，電連接半導(dǎo)體芯片和內(nèi)引腳(僅與半導(dǎo)體芯片焊接的內(nèi)引腳)的引線60完全不會(huì)因 與小島230的邊沿接觸而產(chǎn)生短路問題。同時(shí)，在鍵合打線形成引線60時(shí)其工藝過程也變
得簡單。請(qǐng)參閱圖3，該SOIC引線框200進(jìn)一步考慮了晶振的SMT焊接要求。在該實(shí)施例 中，內(nèi)引腳217、227用于與晶振引腳(如圖5中的280)焊接，為確保后續(xù)工藝中的晶振自 動(dòng)SMT的實(shí)現(xiàn)，在與晶振引腳焊接的內(nèi)引腳217、227上采用加寬的設(shè)計(jì)，例如在內(nèi)引腳217、 227上設(shè)置加寬體260，以使晶振焊接時(shí)有較多的空間余量。加寬體260由與晶振引腳焊接 的內(nèi)引腳向中心外延加寬設(shè)置。加寬體260上通常需要涂上焊錫，進(jìn)一步，為避免加寬體 260上的焊錫流向內(nèi)引腳的其它區(qū)域，在加寬體260的邊沿設(shè)置一凹槽250，該凹槽250用 于阻擋加寬體上的焊錫流過凹槽。請(qǐng)參閱圖3，該SOIC引線框200考慮晶振的鍵合打線的需要，在與晶振引腳焊接的 內(nèi)引腳217、227上設(shè)置打線區(qū)240，打線區(qū)240由與晶振引腳焊接的內(nèi)引腳217、227向小島 方向延伸形成。請(qǐng)參閱圖3，該SOIC弓丨線框200還包括連筋端270，在封裝晶振時(shí)，晶振置于小島 230上時(shí)，其兩端置于連筋端270內(nèi)。在該實(shí)施例中，連筋端270的寬度尺寸大于或者等 于圓柱體晶振的直徑，因此，連筋端270相對(duì)于現(xiàn)有技術(shù)的連筋端是采用了加寬設(shè)計(jì)的，例 如，連筋端的常規(guī)寬度為0. 5毫米，該示例的連筋端270的寬度達(dá)到1毫米左右。該連筋端 270可以使晶振邊沿完全置于小島230上，從而使得晶振SMT時(shí)得以較好的支撐，滿足后續(xù) 鍵合需要，順利實(shí)現(xiàn)POP封裝。本實(shí)用新型同時(shí)提供由多個(gè)圖3所示引線框組成的SOIC引線框陣列。在實(shí)際封 裝過程中，是對(duì)多個(gè)芯片和晶振并排同時(shí)封裝形成。因此，可以將圖3所示的引線框按多行 多列排列的形式形成引線框陣列。本實(shí)用新型進(jìn)一步提供一種封裝器件，該封裝器件是由以上所述及的引線框與封 裝體、半導(dǎo)體芯片、晶振匹配封裝后形成的器件。在不偏離本實(shí)用新型的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施 例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本實(shí)用新型不限于在說明書中所述的具體 實(shí)施例。
權(quán)利要求一種小外形集成電路封裝結(jié)構(gòu)的引線框，用于同時(shí)封裝半導(dǎo)體芯片和晶振，所述引線框包括小島和設(shè)置于小島周圍的內(nèi)引腳，其特征在于，其中僅與半導(dǎo)體芯片焊接的內(nèi)引腳與小島設(shè)置在同一平面上。
2.如權(quán)利要求1所述的引線框，其特征在于，所述僅與半導(dǎo)體芯片焊接的內(nèi)引腳與小 島通過共同打凹形成。
3.如權(quán)利要求1所述的引線框，其特征在于，所述內(nèi)引腳還包括與晶振引腳焊接的內(nèi) 引腳。
4.如權(quán)利要求3所述的引線框，其特征在于，所述引線框還包括由與晶振引腳焊接的 內(nèi)引腳向引線框中心外延的加寬體。
5.如權(quán)利要求4所述的引線框，其特征在于，加寬體和與晶振引腳焊接的內(nèi)引腳之間設(shè)置凹槽。
6.如權(quán)利要求3所述的引線框，其特征在于，所述與晶振引腳焊接的內(nèi)引腳還包括用 于與晶振的引腳引線的打線區(qū)，所述打線區(qū)由與晶振引腳焊接的內(nèi)引腳向小島延伸形成。
7.如權(quán)利要求3所述的引線框，其特征在于，所述引線框還包括連筋端，所述連筋端的 寬度大于或者等于圓柱體晶振的直徑。
8.一種小外形集成電路封裝結(jié)構(gòu)的引線框陣列，其特征在于，所述引線框陣列由權(quán)利 要求1至7任一所述引線框按行和列排列的形式形成。
9.一種封裝器件，其特征在于，包括由權(quán)利要求1至7任一所述引線框、所封裝的半導(dǎo) 體芯片和晶振、以及匹配于所述引線框的封裝體，所述半導(dǎo)體芯片置于所述引線框的小島 的正下方，所述晶振置于所述引線框的小島的正上方。
專利摘要本實(shí)用新型提供一種小外形集成電路封裝(SOIC)結(jié)構(gòu)的引線框及封裝器件，屬于芯片封裝技術(shù)領(lǐng)域。該引線框的設(shè)計(jì)考慮了同時(shí)封裝晶振和半導(dǎo)體芯片的要求，將引線框的小島和僅與半導(dǎo)體芯片焊接的內(nèi)引腳設(shè)置在同一平面上。該SOIC引線框適合用于半導(dǎo)體芯片和晶振同時(shí)封裝，能夠完全避免半導(dǎo)體芯片和僅與半導(dǎo)體芯片焊接的內(nèi)引腳之間的引線可能接觸小島邊沿的問題，此以該引線框SMT封裝后形成的封裝器件具有可靠性高的特點(diǎn)。同時(shí)，該SOIC引線框制備工藝方法簡單。
文檔編號(hào)H01L23/495GK201725791SQ200920286409
公開日2011年1月26日 申請(qǐng)日期2009年12月25日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者鄭志榮 申請(qǐng)人:無錫華潤安盛科技有限公司