專利名稱：具有改進(jìn)的開關(guān)電流比的高遷移率多面柵晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路器件，更具體地涉及金屬氧化物半導(dǎo)體(M0S)晶體管 及其形成方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體(M0S)晶體管的速度與M0S晶體管的驅(qū)動(dòng)電流密切相關(guān)，驅(qū)動(dòng) 電流與電荷的遷移率進(jìn)一步密切相關(guān)。例如，NM0S晶體管在它們的溝道區(qū)中的電子遷移率 高時(shí)具有高的驅(qū)動(dòng)電流，同時(shí)PM0S晶體管在它們的溝道區(qū)中的空穴遷移率高時(shí)具有高的 驅(qū)動(dòng)電流。鍺是常用的半導(dǎo)體材料。鍺的電子遷移率和空穴遷移率大于硅，而后者是集成電 路形成中主要常用的半導(dǎo)體材料。因此，鍺是用于形成集成電路的理想材料。然而，在過去， 硅因?yàn)槠溲趸?二氧化硅)容易在M0S晶體管的柵電介質(zhì)中使用而比鍺更普及。M0S晶 體管的柵電介質(zhì)能夠方便地通過硅襯底的熱氧化而形成。另外，鍺的氧化物可溶于水，因此 不適合用于形成柵電介質(zhì)。然而，隨著M0S晶體管的柵電介質(zhì)中的高k值電介質(zhì)材料的使用，二氧化硅提供的 方便性不再是很大的優(yōu)點(diǎn)，因此鍺被重新考慮用于集成電路中。除了鍺以外，III族和V族元素的化合物半導(dǎo)體材料(此后稱為III-V化合物半 導(dǎo)體)由于它們的高電子遷移率也是用于形成NM0S器件的較好的備選材料。半導(dǎo)體產(chǎn)業(yè)面對的挑戰(zhàn)是雖然在鍺和III-V化合物半導(dǎo)體上形成的M0S晶體管具 有高驅(qū)動(dòng)電流，但是這些M0S晶體管的泄露電流也高。這部分是由于鍺和III-V化合物半 導(dǎo)體的低帶隙和高介電常數(shù)而造成的。例如，圖1示出了鍺和一些常用的iii-V化合物半 導(dǎo)體和一些其他半導(dǎo)體材料的帶隙和介電常數(shù)的比較。圖1顯示出鍺和一些常用的III-V 化合物半導(dǎo)體的帶隙很小。因此，各M0S晶體管在它們的柵和源/漏區(qū)之間將產(chǎn)生帶-帶 泄露電流。這些材料的高介電常數(shù)進(jìn)一步惡化了泄露電流。因此，這些M0S晶體管的開關(guān) 電流比(Ion/Ioff)也相對較低。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，一種多柵晶體管，包括位于襯底之上的半導(dǎo)體鰭。半導(dǎo)體 鰭包括由第一半導(dǎo)體材料形成的中心鰭；以及半導(dǎo)體層，其具有位于中心鰭的相對側(cè)壁上 的第一部分和第二部分。半導(dǎo)體層包括不同于第一半導(dǎo)體材料的第二半導(dǎo)體材料。多柵晶 體管還包括圍繞半導(dǎo)體鰭的側(cè)壁的柵電極；以及位于半導(dǎo)體鰭的相對端的源區(qū)和漏區(qū)。每 個(gè)中心鰭和半導(dǎo)體層從源區(qū)延伸到漏區(qū)。根據(jù)本發(fā)明的另一個(gè)方面，一種多柵晶體管，包括襯底和位于襯底之上的半導(dǎo)體 鰭。半導(dǎo)體鰭包括由第一半導(dǎo)體材料形成的中心鰭；以及半導(dǎo)體層，其具有位于中心鰭的相 對側(cè)壁上并靠近中心鰭的第一部分和第二部分。中心鰭和半導(dǎo)體層形成量子阱。多柵晶體 管還包括柵電介質(zhì)，其具有位于半導(dǎo)體層的第一部分的外部側(cè)壁上的第一部分，和位于半
4導(dǎo)體層的第二部分的外部側(cè)壁上的第二部分；位于柵電介質(zhì)之上的柵電極；以及位于中心 鰭和半導(dǎo)體層的相對端并靠近中心鰭和半導(dǎo)體層的源區(qū)和漏區(qū)。源區(qū)和漏區(qū)為n型區(qū)域。根據(jù)本發(fā)明的又一個(gè)方面，一種形成多柵晶體管的方法，包括形成半導(dǎo)體鰭，其進(jìn) 一步包括形成包括第一半導(dǎo)體材料的中心鰭；以及形成半導(dǎo)體層，所述半導(dǎo)體層包括位于 中心鰭的相對側(cè)壁上的第一部分和第二部分。半導(dǎo)體層包括不同于第一半導(dǎo)體材料的第二 半導(dǎo)體材料。該方法還包括形成圍繞半導(dǎo)體鰭的側(cè)壁的柵電極；以及在半導(dǎo)體鰭的相對端 形成源區(qū)和漏區(qū)。每個(gè)中心鰭和半導(dǎo)體層從源區(qū)延伸到漏區(qū)。特別地，所述中心鰭和所述 半導(dǎo)體層形成量子阱。其中形成半導(dǎo)體層的還可以步驟包括在形成所述中心鰭的步驟之 后，在所述中心鰭上外延生長所述半導(dǎo)體層。此外，形成所述半導(dǎo)體鰭的步驟還包括提供 半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成彼此相鄰的絕緣區(qū)；以及凹進(jìn)所述絕緣區(qū)，以使得 在所述絕緣區(qū)之間的中間半導(dǎo)體形成所述中心鰭?？蛇x地，在形成所述絕緣區(qū)的步驟之后， 凹進(jìn)所述半導(dǎo)體襯底在所述絕緣區(qū)之間的部分以形成凹槽；以及從所述凹槽外延生長所述 中間半導(dǎo)體區(qū)，其中所述中間半導(dǎo)體區(qū)由所述第一半導(dǎo)體材料形成。其中所述第一半導(dǎo)體 材料的帶隙低于所述第二半導(dǎo)體材料的帶隙。所述第一半導(dǎo)體材料的導(dǎo)帶低于所述第二半 導(dǎo)體材料的導(dǎo)帶。所述源區(qū)和所述漏區(qū)為n型區(qū)域。所述方法還包括形成柵電介質(zhì)，其包 括位于所述半導(dǎo)體層的第一部分的外部側(cè)壁上的第一部分，以及位于所述半導(dǎo)體層的第二 部分的外部側(cè)壁上的第二部分。其中所述柵電極接觸所述半導(dǎo)體層的第一部分和第二部 分。所述方法還包括在所述中心鰭的頂面上形成硬掩膜，將所述半導(dǎo)體層的第一部分與所 述半導(dǎo)體層的第二部分?jǐn)嚅_連接。在形成所述中心鰭的步驟之后，在形成所述半導(dǎo)體層的 步驟之前，橫向凹進(jìn)所述中心鰭。所述方法還可以包括如下步驟外延生長附加半導(dǎo)體層， 其包括在所述半導(dǎo)體層的第一部分和所述中心鰭之間橫向形成第一部分；以及在所述半 導(dǎo)體層的第二部分和所述中心鰭之間橫向形成第二部分，其中所述附加半導(dǎo)體層的帶隙高 于所述中心鰭的帶隙，低于所述半導(dǎo)體層的帶隙。根據(jù)本發(fā)明的又一個(gè)方面，一種形成多柵晶體管的方法，包括提供半導(dǎo)體襯底； 在半導(dǎo)體襯底中形成彼此相鄰的絕緣區(qū)，凹進(jìn)絕緣區(qū)，以使得絕緣區(qū)之間的區(qū)域形成包括 第一半導(dǎo)體材料的中心鰭；外延生長半導(dǎo)體層，其包括位于中心鰭的相對側(cè)壁上的第一部 分和第二部分，其中半導(dǎo)體層包括不同于第一半導(dǎo)體材料的第二半導(dǎo)體材料；在半導(dǎo)體鰭 的頂面之上并圍繞半導(dǎo)體鰭的側(cè)壁形成柵電極；以及形成在半導(dǎo)體鰭的相對端的源區(qū)和漏 區(qū)。每個(gè)中心鰭和半導(dǎo)體層從源區(qū)延伸到漏區(qū)。其中所述中心鰭和所述半導(dǎo)體層形成量子 阱。所述中心鰭包括與所述半導(dǎo)體襯底相同的半導(dǎo)體材料。在形成所述絕緣區(qū)的步驟和 凹進(jìn)所述絕緣區(qū)的步驟之間還包括在所述絕緣區(qū)之間形成凹槽；以及在所述凹槽中外延 生長所述中心鰭。特別地，在凹進(jìn)所述絕緣區(qū)的步驟之后，外延生長所述半導(dǎo)體層的步驟之 前，還包括在所述中心鰭之上形成硬掩膜；以及橫向凹進(jìn)所述中心鰭。此外，所述方法還 可以包括在所述柵電極和所述半導(dǎo)體層之間形成柵電介質(zhì)。其中所述柵電極接觸所述半 導(dǎo)體層。本發(fā)明的有益特征包括M0S晶體管性能的改善，其包括驅(qū)動(dòng)電流的改善，泄露電 流的減小，以及高的開關(guān)電流比。


為了更全面地理解本發(fā)明及其有益效果，下面結(jié)合附圖進(jìn)行描述，其中圖1示出了一些半導(dǎo)體材料的帶隙和介電常數(shù)；圖2示出了一個(gè)實(shí)施例的透視圖；圖3A示出了雙柵鰭式場效應(yīng)晶體管(FinFET)的剖面圖；圖3B示出了圖3A所示的實(shí)施例的能帶圖；圖4示出了三柵FinFET的剖面圖；圖5到圖8為制造圖3A所示的雙柵FinFET的中間階段的剖面圖；圖9到圖11為制造圖4所示的三柵FinFET的中間階段的剖面圖；圖12A示出了雙柵FinFET的剖面圖，其中沒有形成柵電介質(zhì)；圖12B示出了圖12A所示的實(shí)施例的能帶圖；圖13示出了三柵FinFET的剖面圖，其中沒有形成柵電介質(zhì)；圖14示出了雙柵FinFET，其在鰭中包括了三種半導(dǎo)體材料；以及圖15示出了三柵FinFET，其在鰭中包括了三種半導(dǎo)體材料。
具體實(shí)施例方式下面詳細(xì)討論本發(fā)明的實(shí)施例的制造和使用。然而應(yīng)當(dāng)理解的是，示出的實(shí)施例 提供了很多可在廣泛的多種特定場景中實(shí)施的、可適用的發(fā)明構(gòu)思。所討論的特定的實(shí)施 例僅是制造和使用本發(fā)明的特定方法，并不是對本發(fā)明的范圍的限制。本發(fā)明提出了一種新型的鰭式場效應(yīng)晶體管(FinFET)及其形成方法。示出了制 造本發(fā)明的實(shí)施例的中間階段。討論了實(shí)施例的變化以及操作。在本發(fā)明的各個(gè)附圖和示 出的實(shí)施例中，相同的數(shù)字用于標(biāo)注相同的元件。圖2示出了形成在基體材料10上的FinFET 100 (其可以是n型FinFET)的透視 圖。基體材料10可以由電介質(zhì)材料形成，例如，二氧化硅?？蛇x擇地，基體材料10可以由 半導(dǎo)體材料形成，包括但不限于硅、鍺、砷化鎵等等。在另外的實(shí)施例中，基體材料10可以 包括半導(dǎo)體襯底的部分，以及半導(dǎo)體襯底中的隔離結(jié)構(gòu)。FinFET 100包括源區(qū)4、漏區(qū)6以 及其間的鰭20。FinFET 100可以是NFET，因此源區(qū)4和漏區(qū)6為摻雜n型雜質(zhì)的n型區(qū) 域，例如，通過離子注入。柵電介質(zhì)12可以形成在鰭20的頂端和相對側(cè)壁上。柵電極8進(jìn) 一步形成在柵電介質(zhì)12上。在一個(gè)實(shí)施例中，可以省略柵電介質(zhì)12。在下文詳細(xì)示出的剖面圖中，除非另外指出，剖面圖為通過穿過圖2中的線A-A’ 的垂直面而做出。圖3A示出了雙柵FinFET的剖面圖；鰭20包括由第一半導(dǎo)體材料形成的 中心鰭22。鰭20還包括由不同于第一半導(dǎo)體材料的第二半導(dǎo)體材料形成的半導(dǎo)體層24。 半導(dǎo)體層24形成在中心鰭22的相對側(cè)壁上。柵電介質(zhì)12形成在半導(dǎo)體層24的側(cè)壁上。 在柵電介質(zhì)12上形成柵電極8。柵電介質(zhì)12可以由常用的電介質(zhì)材料，如二氧化硅、氮化硅、氮氧化物及其多層， 以及它們的組合而形成。柵電介質(zhì)12也可以由高k值電介質(zhì)材料形成。示例性的高k值 材料可以具有大于大約4. 0，或甚至大于大約7. 0的k值，可以包括含鋁的電介質(zhì)如A1203、 HfA10、HfA10N、AlZr0，含 Hf 的材料如 Hf02、HfSi0x、HfA10x、HfZrSi0x、HfSi0N，以及其他材料 如LaA103和&02。柵電極8可以由摻雜多晶硅、金屬、金屬氮化物、金屬硅化物等等形成。
圖3B示出了圖3A所示的雙柵FinFET的能帶示意圖。在一個(gè)實(shí)施例中，中心鰭具 有帶隙EgA，同時(shí)半導(dǎo)體層24具有大于帶隙EgA的帶隙EgB。在示例性的實(shí)施例中，帶隙 EgA低于帶隙EgB大約0. leV,當(dāng)然更高或更低的帶隙差值也可以實(shí)施。中心鰭22的導(dǎo)帶 EcA也可以低于半導(dǎo)體層24的導(dǎo)帶EcB。在示例性的實(shí)施例中，導(dǎo)帶EcA低于導(dǎo)帶EcB大 約0. 05eV,當(dāng)然更高或更低的導(dǎo)帶差值也可以實(shí)施。中心鰭22和半導(dǎo)體層24的適合的材 料可以通過比較具有高電子遷移率的可用的半導(dǎo)體材料的帶隙而選擇，具有高電子遷移率 的可用的半導(dǎo)體材料可以包括但不限于硅、鍺、6348、11^、6311甙348、11^認(rèn)8、6348、63513、 AlSb、AlAs、AlP、GaP等等。在示例性的實(shí)施例中，中心鰭22包括InGaAs，而半導(dǎo)體層24包 括GaAs。在其他的實(shí)施例中，中心鰭22包括InAs，而半導(dǎo)體層24包括InAlAs。返回參考圖3A，在中心鰭22的帶隙EgA低于半導(dǎo)體層24的帶隙EgB時(shí)，鰭20 (包 括中心鰭22和半導(dǎo)體層24)形成量子阱。當(dāng)非零柵電壓施加到柵電極8上時(shí)，由于量子限 制效應(yīng)，電子趨于流經(jīng)鰭20的中心部分，也就是中心鰭22。因此，載流子遷移率由于低的帶 隙EgA而很高，從而各FinFET 100的開電流Ion很高。另一方面，當(dāng)FinFET 100被關(guān)閉時(shí)， 柵電壓為零伏，電子趨于流經(jīng)鰭20的表面層，也就是半導(dǎo)體層24。因此，載流子遷移率由于 高的帶隙EgB而很低，從而各FinFET 100的關(guān)電流(泄露電流)Ioff很低。從而FinFET 100具有高的開關(guān)電流比。為了改善FinFET 100的性能，量子阱需要增強(qiáng)。因此，中心半導(dǎo)體鰭20的厚度T1 優(yōu)選為較小。在示例性的實(shí)施例中，厚度T1小于大約50nm，甚至可以小于大約lOnm。半導(dǎo) 體層24的厚度T2可以小于大約50nm。圖3A還包括位于半導(dǎo)體鰭20的頂部的硬掩膜26，其中硬掩膜26可以由常用的 電介質(zhì)材料如氮化硅、二氧化硅、氮氧化硅等等形成。圖3A中所示的FinFET 100為雙柵 FinFET。在可選擇的實(shí)施例中，如圖4所示，在鰭20的頂部不形成硬掩膜。而是，位于中心 鰭22的相對側(cè)壁上的半導(dǎo)體層24通過中心鰭22的頂部的部分連接以形成連續(xù)的層。柵 電介質(zhì)12也形成連續(xù)的層。圖4中所示的FinFET 100為三柵FinFET。圖5到圖8為制造圖3A所示的實(shí)施例的中間階段的剖面圖。參考圖5，提供了襯底 200。襯底200可以是由常用的半導(dǎo)體材料如硅、鍺、GaAs等等形成的半導(dǎo)體。在襯底200 中形成絕緣區(qū)如淺隔離(STI)區(qū)30。相鄰的STI區(qū)30之間的間隔S可以是小的，例如，小 于大約50nm，間隔可以等于或大于如圖3A所示的中心鰭22的厚度T1。接下來，如圖6所示，襯底200在相對的STI區(qū)30之間的部分被凹進(jìn)以形成凹槽 32。凹進(jìn)深度D1可以基本等于或小于STI區(qū)30的厚度D2。在圖7中，中心鰭22在凹槽 32中外延生長?？梢愿采w形成并構(gòu)圖硬掩膜26以覆蓋中心鰭22，如圖7所示。在可選擇的實(shí)施例中，襯底200包括III族和V族元素的化合物半導(dǎo)體材料(此 后稱為III-V化合物半導(dǎo)體)，從而可以省略形成凹槽32和在凹槽32中外延生長。因此， 襯底200在STI區(qū)30之間的部分是中心鰭22。接下來，如圖8所示，STI區(qū)30的頂部被選擇性刻蝕，同時(shí)底部被保留而未進(jìn)行刻 蝕。因此，中心鰭22具有居于STI區(qū)30的底部之上的部分。在形成硬掩膜26之后，進(jìn)行 各向同性刻蝕以使中心鰭22橫向凹進(jìn)，這樣硬掩膜26延伸到保留的中心鰭22的邊緣之 外。接下來，如圖3A所示，半導(dǎo)體層24外延生長，之后形成柵電介質(zhì)層12。在下面的步驟中，形成柵電極8，形成圖3A所示的結(jié)構(gòu)。圖9到圖11示出了制造圖4所示的實(shí)施例的中間階段的剖面圖。初始步驟，其包 括在襯底200中形成STI區(qū)30，以及選擇性地凹進(jìn)和外延生長中心鰭22，基本上與圖5和 圖7相同。然而，如圖9所示，沒有形成硬掩膜。圖10示出了 STI區(qū)30的凹槽，這樣中心 鰭22具有伸出STI區(qū)30的保留部分之上的部分。接下來，如圖11所示，半導(dǎo)體層24外延 生長，之后形成柵電介質(zhì)層12。在下面的步驟中，形成柵電極8，形成圖4所示的結(jié)構(gòu)。圖12A示出了另一種雙柵FinFET。除了沒有形成柵電介質(zhì)12之外，該實(shí)施例類似 于圖3A示出的實(shí)施例。在該實(shí)施例中，柵電極8可以由金屬形成，這樣在柵電極8和半導(dǎo) 體層24之間形成肖特基勢壘，形成耗盡層40，其用作將柵電極8與半導(dǎo)體層24電絕緣的 柵電介質(zhì)。圖12B示出了能帶圖。中心鰭22和半導(dǎo)體層24的材料已經(jīng)在前文中進(jìn)行了討 論，因此不再重復(fù)。另外，中心鰭22的帶隙EgA可以小于半導(dǎo)體層24的帶隙EgB。同樣，中 心鰭22的導(dǎo)帶EcA可以小于半導(dǎo)體層24的導(dǎo)帶EcB。圖13示出了另一種三柵FinFET實(shí)施例。除了圖4所示的柵電介質(zhì)12被耗盡區(qū) 40所代替造成形成在柵電極8和半導(dǎo)體層24之間的肖特基勢壘之外，該實(shí)施例類似于圖4 所示的實(shí)施例。圖14和15示出了又一種多柵FinFET，其中量子阱由兩種以上半導(dǎo)體材料形成。 例如，可以在半導(dǎo)體層24和中心鰭22之間形成半導(dǎo)體層44。在一個(gè)實(shí)施例中，半導(dǎo)體層 44的帶隙高于中心鰭22的帶隙EgA，低于半導(dǎo)體層24的帶隙EgB (參考圖3B和13B)。同 樣，半導(dǎo)體層44的導(dǎo)帶高于中心鰭22的導(dǎo)帶EcA，低于半導(dǎo)體層24的導(dǎo)帶EcB (參考圖3B 和 13B)。盡管詳細(xì)描述了本發(fā)明及其有益效果，但是應(yīng)當(dāng)理解的是，在不偏離限定在附加 的權(quán)利要求中的本發(fā)明的精神和范圍的情況下，可以做出各種變化、替代和改造。此外，本 申請的保護(hù)范圍不限于本說明書中描述的工藝、設(shè)備、制造、物質(zhì)的組成、裝置、方法和步驟 的具體實(shí)施例。由于本領(lǐng)域的普通技術(shù)人員將很容易從本發(fā)明所公開的內(nèi)容得到啟示，因 此根據(jù)本發(fā)明的內(nèi)容，目前存在的或之后開發(fā)出的、與這里所描述的相關(guān)實(shí)施例發(fā)揮基本 相同的作用或達(dá)到基本相同的效果的工藝、機(jī)器、制造、物質(zhì)的成分、裝置、方法或步驟可能 被利用。因此，所附的權(quán)利要求目的在于把工藝、機(jī)器、制造、物質(zhì)的成分、裝置、方法或步驟 包括在其范圍之內(nèi)。另外，每個(gè)權(quán)利要求構(gòu)成一個(gè)獨(dú)立的實(shí)施例，不同權(quán)利要求和實(shí)施例的 組合包括在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
一種多柵晶體管，包括襯底；位于所述襯底之上的半導(dǎo)體鰭，包括由第一半導(dǎo)體材料形成的中心鰭；以及半導(dǎo)體層，其包括位于所述中心鰭的相對側(cè)壁上的第一部分和第二部分，其中所述半導(dǎo)體層包括不同于所述第一半導(dǎo)體材料的第二半導(dǎo)體材料。圍繞所述半導(dǎo)體鰭的側(cè)壁的柵電極；以及位于所述半導(dǎo)體鰭的相對端的源區(qū)和漏區(qū)，其中每個(gè)所述中心鰭和所述半導(dǎo)體層從所述源區(qū)延伸到所述漏區(qū)。
2.根據(jù)權(quán)利要求1所述的多柵晶體管，其中所述中心鰭和所述半導(dǎo)體層形成量子阱。
3.根據(jù)權(quán)利要求1所述的多柵晶體管，還包括柵電介質(zhì)，其包括位于所述半導(dǎo)體層的 第一部分的外部側(cè)壁上的第一部分，以及位于所述半導(dǎo)體層的第二部分的外部側(cè)壁上的第 二部分。
4.根據(jù)權(quán)利要求1所述多柵晶體管，其中所述柵電極接觸所述半導(dǎo)體層的第一部分和第二部分。
5.根據(jù)權(quán)利要求1所述的多柵晶體管，還包括附加半導(dǎo)體層，其包括 位于所述半導(dǎo)體層的第一部分和所述中心鰭之間的第一部分；以及位于所述半導(dǎo)體層的第二部分和所述中心鰭之間的第二部分，其中所述附加半導(dǎo)體層 的帶隙高于所述中心鰭的帶隙，低于所述半導(dǎo)體層的帶隙。
6.一種多柵晶體管，包括 襯底；位于所述襯底之上的半導(dǎo)體鰭，其包括 由第一半導(dǎo)體材料形成的中心鰭；以及半導(dǎo)體層，其包括位于所述中心鰭的相對側(cè)壁上，并靠近所述中心鰭的第一部分和第 二部分，其中所述中心鰭和所述半導(dǎo)體層形成量子阱；柵電介質(zhì)，其包括位于所述半導(dǎo)體層的第一部分的外部側(cè)壁上的第一部分，以及位于 所述半導(dǎo)體層的第二部分的外部側(cè)壁上的第二部分； 位于所述柵電介質(zhì)之上的柵電極；以及位于所述中心鰭和所述半導(dǎo)體層的相對端并靠近所述中心鰭和所述半導(dǎo)體層的源區(qū) 和漏區(qū)，其中所述源區(qū)和漏區(qū)為η型區(qū)域。
7.根據(jù)權(quán)利要求6所述的多柵晶體管，其中所述中心鰭延伸到所述襯底中，其中所述 襯底包括絕緣區(qū)，所述絕緣區(qū)具有接觸所述中心鰭的側(cè)壁的端，以及接觸所述半導(dǎo)體層的 底端的頂面。
8.根據(jù)權(quán)利要求1或6所述的多柵晶體管，其中所述第一半導(dǎo)體材料的帶隙低于所述 第二半導(dǎo)體材料的帶隙。
9.根據(jù)權(quán)利要求1或6所述的多柵晶體管，其中所述第一半導(dǎo)體材料的第一導(dǎo)帶低于 所述第二半導(dǎo)體材料的第二導(dǎo)帶。
10.根據(jù)權(quán)利要求1或6所述的多柵晶體管，其中所述半導(dǎo)體層還包括第三部分，其位 于所述中心鰭的頂面上，并將所述半導(dǎo)體層的第一部分連接到所述半導(dǎo)體層的第二部分。
11.根據(jù)權(quán)利要求1或6所述的多柵晶體管，還包括硬掩膜，其位于所述中心鰭的頂面 上，將所述半導(dǎo)體層的第一部分與第二部分?jǐn)嚅_連接。
12.根據(jù)權(quán)利要求11所述的多柵晶體管，其中所述硬掩膜直接在所述半導(dǎo)體層的第一 部分和所述半導(dǎo)體層的第二部分之上延伸。
13.根據(jù)權(quán)利要求12所述的多柵晶體管，其中所述中心鰭和所述半導(dǎo)體材料中至少一 個(gè)包括包含III族元素和V族元素的化合物半導(dǎo)體材料。
14.一種形成多柵晶體管的方法，所述方法包括形成半導(dǎo)體鰭，其包括形成包括第一半導(dǎo)體材料的中心鰭；以及形成半導(dǎo)體層，其包括位于所述中心鰭的相對側(cè)壁上的第一部分和第二部分，其中所 述半導(dǎo)體層包括不同于所述第一半導(dǎo)體材料的第二半導(dǎo)體材料；圍繞所述半導(dǎo)體鰭的側(cè)壁形成柵電極；以及在所述半導(dǎo)體鰭的相對端形成源區(qū)和漏區(qū)，其中每個(gè)所述中心鰭和所述半導(dǎo)體層從所 述源區(qū)延伸到所述漏區(qū)。
15.一種形成多柵晶體管的方法，所述方法包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成彼此相鄰的絕緣區(qū)；凹進(jìn)所述絕緣區(qū)，以使得所述絕緣區(qū)之間的區(qū)域形成包括第一半導(dǎo)體材料的中心鰭；外延生長半導(dǎo)體層，其包括在所述中心鰭的相對側(cè)壁上的第一部分和第二部分，其中 所述半導(dǎo)體層包括不同于所述第一半導(dǎo)體材料的第二半導(dǎo)體材料；在所述半導(dǎo)體鰭的頂面之上并圍繞所述半導(dǎo)體鰭的側(cè)壁形成柵電極；以及在所述半導(dǎo)體鰭的相對端形成源區(qū)和漏區(qū)，其中每個(gè)所述中心鰭和所述半導(dǎo)體層從所 述源區(qū)延伸到所述漏區(qū)。
全文摘要
一種多柵晶體管包括位于襯底之上的半導(dǎo)體鰭。半導(dǎo)體鰭包括由第一半導(dǎo)體材料形成的中心鰭；以及半導(dǎo)體層，其具有位于中心鰭的相對側(cè)的第一部分和第二部分。半導(dǎo)體層包括不同于第一半導(dǎo)體材料的第二半導(dǎo)體材料。多柵晶體管還包括圍繞半導(dǎo)體鰭的側(cè)壁的柵電極；以及位于半導(dǎo)體鰭的相對端的源區(qū)和漏區(qū)。每個(gè)中心鰭和半導(dǎo)體層從源區(qū)延伸到漏區(qū)。
文檔編號H01L29/78GK101853882SQ20091021019
公開日2010年10月6日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年4月1日
發(fā)明者萬幸仁, 柯志欣 申請人:臺(tái)灣積體電路制造股份有限公司