專利名稱：一種金屬硅化物埋層的結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體器件的埋層結(jié)構(gòu)，特別涉及一
種金屬硅化物埋層的結(jié)構(gòu)，本發(fā)明還涉及該種金屬硅化物埋層結(jié)構(gòu)的形成方法，。
背景技術(shù)：
近年來(lái)，以硅集成電路為核心的微電子技術(shù)得到了迅速的發(fā)展，集成電路芯片的 發(fā)展按比例逐步縮小，基本上遵循摩爾定律，即半導(dǎo)體芯片的集成度以每18個(gè)月翻一番的 速度增長(zhǎng)。現(xiàn)在，集成電路的研究與應(yīng)用已經(jīng)進(jìn)入了片上系統(tǒng)(S0C)時(shí)代。單芯片的集成 度和操作頻率越來(lái)越高，集成度已經(jīng)達(dá)到了每芯片有數(shù)量級(jí)上億的晶體管，并且還在不斷 提高，這就導(dǎo)致了器件的特征尺寸不斷減小。可是隨著半導(dǎo)體器件的尺寸越來(lái)越小，MOS晶 體管的溝道長(zhǎng)度也在不斷的縮短，當(dāng)M0S晶體管的溝道長(zhǎng)度變得非常短時(shí)，短溝道效應(yīng)在 所有的標(biāo)準(zhǔn)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)中都是常見(jiàn)的，它使晶體管的漏電 流上升、閾值電壓降低。 如今的集成電路器件技術(shù)已經(jīng)處于向30納米過(guò)渡的階段。隨著柵極長(zhǎng)度和溝道 長(zhǎng)度的縮小，M0S管的柵極對(duì)溝道的控制也越來(lái)越差，從而導(dǎo)致源漏極間漏電流迅速上升， 各種短溝道效應(yīng)也更加嚴(yán)重。在30納米以下，有必要使用新的器件結(jié)構(gòu)來(lái)提高柵極對(duì)溝道 的控制，以獲得較小的漏電流，降低芯片功耗。為解決這些問(wèn)題，三維的器件結(jié)構(gòu)已成為研 究的熱點(diǎn)，如FinFET和環(huán)柵器件可以提高柵極對(duì)溝道的控制，相比傳統(tǒng)的兩維平面型器件 結(jié)構(gòu)具有更好的縮微能力。但是三維的器件結(jié)構(gòu)并不能從根本上解決溝道長(zhǎng)度隨著器件面 積縮小而減少以及與之相關(guān)的其它問(wèn)題。 為此，豎直溝道晶體管被提了出來(lái)，豎直溝道晶體管可以在不增加水平方向器件 面積的同時(shí)，增加溝道長(zhǎng)度，因此它可以從根本上解決隨著器件的縮微而產(chǎn)生的各種短溝 道效應(yīng)。但是，豎直溝道晶體管的制備工藝復(fù)雜，還有很多關(guān)鍵工藝如埋層式電極的形成和 分離以及器件之間的互聯(lián)等需要突破。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種半導(dǎo)體器件的埋層結(jié)構(gòu)，該埋層結(jié)構(gòu)可以通過(guò)簡(jiǎn)單的 工藝過(guò)程來(lái)形成，而且，該埋層結(jié)構(gòu)不但可以用做豎直溝道晶體管的埋層源極或漏極的電 極，還可以用來(lái)形成器件之間的互聯(lián)。 本發(fā)明提出的金屬硅化物埋層的結(jié)構(gòu)，包括至少一個(gè)半導(dǎo)體襯底和一層置于該半 導(dǎo)體襯底內(nèi)部的金屬硅化物埋層。所述的半導(dǎo)體襯底為單晶硅、多晶硅或者絕緣體上硅 (SOI)。所述的金屬硅化物是硅化鈦、硅化鈷、硅化鎳或硅化鉑，或者是它們之中幾種的混合 物。所述的金屬硅化物埋層在水平方向上可以是間斷不連續(xù)的埋層，也可以是連續(xù)不間斷 的埋層，當(dāng)它為間斷不連續(xù)的埋層時(shí)，它可以用做豎直溝道晶體管的埋層源極或漏極的電 極；當(dāng)它為連續(xù)不間斷的埋層時(shí)，它可以用來(lái)形成器件之間的互聯(lián)，特別適合于用來(lái)形成豎 直溝道器件陣列之間的互聯(lián)。
3
本發(fā)明還提供一種金屬硅化物埋層結(jié)構(gòu)的形成方法，該方法包括下列步驟
提供一個(gè)半導(dǎo)體集成電路襯底；
在所述襯底上淀積一層絕緣介質(zhì)； 對(duì)絕緣介質(zhì)和襯底進(jìn)行刻蝕形成一個(gè)或多個(gè)開(kāi)口結(jié)構(gòu)；形成一層刻蝕阻擋層； 對(duì)刻蝕阻擋層進(jìn)行刻蝕以露出用于形成硅化物的硅區(qū)； 淀積一層金屬層并退火，使之與所述硅區(qū)中的硅形成金屬硅化物； 去除殘留的金屬。 其中，所述的絕緣介質(zhì)為Si02、 Si3N4或者它們之間相混合的絕緣材料；所述的刻 蝕阻擋層由Si02、 Si3N4或者它們之間相混合的絕緣材料構(gòu)成；所述的金屬層為鈦、鈷、鎳、 鉑或者是它們之間的混合物。金屬硅化物在形成時(shí)會(huì)向各個(gè)方向擴(kuò)展，這樣在水平方向上 就可以連接成一個(gè)連續(xù)不間斷的金屬硅化物埋層，可以用來(lái)形成豎直溝道晶體管之間的互 聯(lián)；如果金屬硅化物在擴(kuò)展時(shí)，各個(gè)窗口的金屬硅化物沒(méi)有連接起來(lái)而形成間斷不連續(xù)的 埋層，則可以用做豎直溝道晶體管的埋層源極或漏極的電極。 本發(fā)明提供的埋層結(jié)構(gòu)，形成工藝簡(jiǎn)單，而且該埋層結(jié)構(gòu)不但可以用做豎直溝道 晶體管的埋層源極或漏極的電極，還可以用來(lái)形成器件之間的互聯(lián)。 本發(fā)明還提供一種集成電路芯片，該芯片上至少包含一個(gè)上述的金屬硅化物埋層 結(jié)構(gòu)。


圖1為本發(fā)明一個(gè)實(shí)例中在襯底上淀積絕緣介質(zhì)和光阻層后的截面圖。 圖2為繼圖1后對(duì)光阻層、絕緣介質(zhì)和襯底進(jìn)行刻蝕形成開(kāi)口結(jié)構(gòu)后的截面圖。 圖3為繼圖2后去除剩余的光阻層并形成一層刻蝕阻擋層，然后對(duì)所述的刻蝕阻
擋層進(jìn)行刻蝕后的截面圖。 圖4為繼圖3后形成一層金屬層后的截面圖。 圖5為繼圖4后利用退火技術(shù)形成間斷不連續(xù)的金屬硅化物層后的截面圖。
圖6為繼圖4后利用退火技術(shù)形成連續(xù)不間斷的金屬硅化物層后的截面圖。
具體實(shí)施例方式
下面將參照附圖對(duì)本發(fā)明的一個(gè)示例性實(shí)施方式作詳細(xì)說(shuō)明。在圖中，為了方便 說(shuō)明，放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不是完全準(zhǔn)確的 反映出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特 別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。 參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅 限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得 到的曲線通常具有彎曲或圓潤(rùn)的特點(diǎn)，但在本發(fā)明實(shí)施例中，均以矩形表示，圖中的表示是 示意性的，但這不應(yīng)該被認(rèn)為是限制本發(fā)明的范圍。同時(shí)在下面的描述中，所使用的術(shù)語(yǔ)襯 底可以理解為包括正在工藝加工中的半導(dǎo)體襯底，可能包括在其上所制備的其它薄膜層。
如圖l，提供一個(gè)半導(dǎo)體集成電路襯底100，然后形成薄膜101和薄膜102。襯底 100為單晶硅、多晶硅或者絕緣體上硅(SOI)。薄膜101為絕緣介質(zhì)，可以為Si02、 Si3N4或者它們之間相混合的絕緣材料。薄膜102為光阻層。 如圖2，對(duì)薄膜102、薄膜101和襯底100進(jìn)行各向異性刻蝕形成開(kāi)口 201 、202、203 和204。 去除剩余的薄膜102，然后淀積形成一層薄膜103，并對(duì)薄膜103進(jìn)行各向異性刻 蝕從而在開(kāi)口底部露出用于形成硅化物的硅區(qū)，如圖3。 值得說(shuō)明的是，在上述的開(kāi)口形成過(guò)程中，在薄膜101刻蝕完成之后，也可以先除 去薄膜102，然后利用薄膜101作為硬掩膜層對(duì)襯底IOO進(jìn)行各向異性刻蝕從而在襯底中形 成開(kāi)口 201、202、203和204。 如圖4，淀積形成一層金屬層104，金屬層104為鈦、鈷、鎳或鉬，或者是它們之中幾 種的混合物。 利用退火技術(shù)形成金屬硅化物，然后去除剩余的金屬。退火時(shí)，金屬和硅反應(yīng)形成 金屬硅化物，而金屬和絕緣層不發(fā)生反應(yīng)或僅發(fā)生微弱的反應(yīng)。當(dāng)形成的金屬硅化物的厚 度較薄或開(kāi)口之間的硅的寬度較大時(shí)，金屬硅化物在水平方向上形成間斷不連續(xù)的金屬硅 化物層，如圖5中的105a、 105b、 105c和105d所示；當(dāng)形成的金屬硅化物的厚度較厚或開(kāi)口 之間的硅的寬度較小時(shí)，金屬硅化物在水平方向上形成連續(xù)不間斷的金屬硅化物層，如圖6 中的106所示。為了更容易地形成連續(xù)不間斷的金屬硅化物層，也可以在圖3所示的在開(kāi) 口底部露出硅區(qū)之后進(jìn)行各向同性地對(duì)硅的刻蝕，從而進(jìn)一步縮小開(kāi)口之間暴露出來(lái)的硅 的寬度。 當(dāng)形成的金屬硅化物層為間斷不連續(xù)時(shí)，它可以用做豎直溝道晶體管的埋層源極 或漏極的電極；當(dāng)形成的金屬硅化物層為連續(xù)不間斷時(shí)，它可以用來(lái)形成器件之間的互聯(lián)， 特別適合于用來(lái)形成豎直溝道器件陣列之間的互聯(lián)。 如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體 實(shí)例。
權(quán)利要求
一種金屬硅化物埋層結(jié)構(gòu)，其特征在于，該埋層結(jié)構(gòu)包括至少一個(gè)半導(dǎo)體襯底和一層置于該半導(dǎo)體襯底內(nèi)部的金屬硅化物埋層。
2. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述的半導(dǎo)體襯底為單晶硅、多晶硅或者 絕緣體上硅。
3. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述的金屬硅化物是硅化鈦、硅化鈷、硅 化鎳或硅化鉑，或者是它們之中幾種的混合物。
4. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述的金屬硅化物埋層在水平方向上是 間斷不連續(xù)的埋層，或者是連續(xù)不間斷的埋層。
5. —種金屬硅化物埋層的形成方法，其特征在于，該方法包括下列步驟 提供一個(gè)半導(dǎo)體集成電路襯底； 在所述襯底上淀積一層絕緣介質(zhì)；對(duì)絕緣介質(zhì)和襯底進(jìn)行刻蝕形成一個(gè)或多個(gè)開(kāi)口結(jié)構(gòu)； 形成一層刻蝕阻擋層；對(duì)刻蝕阻擋層進(jìn)行刻蝕以露出用于形成金屬硅化物的硅區(qū)； 淀積一層金屬層并退火，使之與所述硅區(qū)中的硅形成金屬硅化物； 去除殘留的金屬。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述的絕緣介質(zhì)為Si02、Si3N4或者它們之 間相混合的絕緣材料。
7. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述的刻蝕阻擋層由Si(^、Si3N4或者它們 之間相混合的絕緣材料構(gòu)成。
8. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述的金屬層為鈦、鈷、鎳或鉑，或者是它 們之中幾種的混合物。
9. 根據(jù)權(quán)利要求5所述的方法，其特征在于，金屬硅化物在形成時(shí)向各個(gè)方向擴(kuò)展，在 水平方向上連接成一個(gè)連續(xù)不間斷的金屬硅化物層；或者在水平方向上形成一個(gè)間斷不連 續(xù)的金屬硅化物層。
10. —種集成電路芯片，其特征在于，該芯片上至少有一個(gè)半導(dǎo)體器件中含有如權(quán)利要 求1所述的金屬硅化物埋層結(jié)構(gòu)。
全文摘要
本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體公開(kāi)了一種金屬硅化物埋層的結(jié)構(gòu)及其形成方法。該埋層結(jié)構(gòu)包括至少一個(gè)半導(dǎo)體襯底和一層置于該半導(dǎo)體襯底內(nèi)部的金屬硅化物埋層。該金屬硅化物埋層可以用做豎直溝道晶體管的埋層源極或漏極的電極，也可以用來(lái)形成器件之間的互聯(lián)，特別適合于用來(lái)形成豎直溝道器件陣列之間的互聯(lián)。本發(fā)明提出的金屬硅化物埋層采用自對(duì)準(zhǔn)的工藝形成，方法簡(jiǎn)單，可以提高半導(dǎo)體芯片的性能。
文檔編號(hào)H01L21/02GK101752408SQ200910201268
公開(kāi)日2010年6月23日 申請(qǐng)日期2009年12月17日 優(yōu)先權(quán)日2009年12月17日
發(fā)明者吳東平, 張世理 申請(qǐng)人:復(fù)旦大學(xué)