專利名稱：多晶硅線、半導(dǎo)體器件以及存儲(chǔ)器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路布圖設(shè)計(jì)領(lǐng)域，尤其涉及一種多晶硅線、應(yīng)用所述多晶硅 線的半導(dǎo)體器件以及存儲(chǔ)器電路。
背景技術(shù)：
在存儲(chǔ)器電路中，多采用場(chǎng)效應(yīng)晶體管(MOSFET)作為存儲(chǔ)單元的選通管，選 通管的柵極通常與字線連接，字線通過柵極控制存儲(chǔ)單元的選中、讀寫操作。存儲(chǔ)器電 路在實(shí)際生產(chǎn)制造中，字線采用多晶硅材質(zhì)，因此也可以稱為“多晶硅線”，所述多晶 硅線通過接觸孔與場(chǎng)效應(yīng)晶體管的柵極相連，將各存儲(chǔ)單元的選通管柵極引出。如圖1所示，為現(xiàn)有的存儲(chǔ)器電路中多晶硅線的結(jié)構(gòu)示意圖。由于存儲(chǔ)器電路 中需要若干字線各自連接一列存儲(chǔ)單元，以對(duì)應(yīng)不同的存儲(chǔ)地址，因此在布圖時(shí)，存儲(chǔ) 器陣列區(qū)10內(nèi)也形成若干條多晶硅線100分別引出不同列的場(chǎng)效應(yīng)晶體管的柵極101，所 述各列多晶硅線100平行設(shè)置，其中需要連接外圍電路區(qū)20的多晶硅線100則自存儲(chǔ)器 陣列區(qū)10延伸出與外圍電路區(qū)20電連接。圖1中僅以示意，并未顯示多晶硅線100在 外圍電路區(qū)20中的具體布線。另外，相鄰的多晶硅線100之間通過介質(zhì)層隔離。在存儲(chǔ)器電路中為了降低字線上的阻抗，也即降低多晶硅線100的電阻，通常 在多晶硅線的表面形成一層金屬硅化物層102。所述金屬硅化物層102的材質(zhì)可以為鈷的 硅化物CoxSiy等，通過將金屬鈷摻雜至多晶硅表面，在一定反應(yīng)條件下高溫退火，形成 硅鈷化合物而制成。由于在半導(dǎo)體器件的制造過程中，經(jīng)常會(huì)進(jìn)行高溫退火工藝，穩(wěn)固半導(dǎo)體結(jié) 構(gòu)。比如上述存儲(chǔ)器電路，在多晶硅線100的表面形成金屬硅化物層102時(shí)，便需要進(jìn)行 高溫退火，形成理想致密的金屬硅化物，且滲入多晶硅材質(zhì)中。退火的基本步驟為先通 過光輻射將器件提升至一定溫度，然后快速冷卻。從上述過程可知，退火工藝的加熱過 程是應(yīng)用了光照的熱效應(yīng)，理想狀態(tài)下的升溫過程，其溫度的提升速度應(yīng)當(dāng)是勻速的， 且器件表面各處相同?，F(xiàn)有的多晶硅線的布圖結(jié)構(gòu)存在如下問題由于光源的尺寸限制，以及版圖的 變化，造成器件表面溫度場(chǎng)的差異，存儲(chǔ)器電路上各部分受到光照輻射所產(chǎn)生的熱效應(yīng) 程度并不相同。在對(duì)存儲(chǔ)器電路中的多晶硅線100進(jìn)行退火穩(wěn)固時(shí)，存儲(chǔ)器陣列區(qū)10內(nèi) 的加熱效果優(yōu)于邊緣處，溫度提升的較快，能夠達(dá)到預(yù)定的退火溫度，因此該區(qū)域的多 晶硅線100表面能形成致密穩(wěn)固的金屬硅化物層102。然而在邊緣區(qū)域，尤其在連接并橫 跨于存儲(chǔ)器陣列區(qū)10以及外圍電路區(qū)20之間的多晶硅線100處(如圖1中虛線框Kl所 圍部分)，由于光照輻射所產(chǎn)生的熱效應(yīng)較差，該處溫度提升的較慢，在同等的加熱時(shí)間 內(nèi)，并不能達(dá)到預(yù)定的退火溫度，因此該區(qū)域的多晶硅線100表面形成的金屬硅化物不 足，且難以充分滲入多晶硅材質(zhì)中。如圖2所示，為現(xiàn)有的存儲(chǔ)器電路中多晶硅線的掃描電鏡圖，其中多晶硅線100 的表面較亮的部分即存在金屬硅化物，而圖中虛線框Kl所圍部分的多晶硅線100表面較為暗淡，金屬硅化物的成分稀缺，使得此處形成了高阻抗瓶頸，從而提高了整條多晶硅 線100的電阻。如圖3所示，為現(xiàn)有的存儲(chǔ)器電路中各條多晶硅線的阻抗示意圖，在標(biāo)準(zhǔn)90nm 工藝中，8G NROM存儲(chǔ)器內(nèi)字線(即上述多晶硅線100)的阻抗應(yīng)當(dāng)不大于6ohm/Sq(方 片電阻單位)；而圖3中的測(cè)試結(jié)果顯示，各條字線的阻抗均高于8ohm/sq，甚至達(dá)到 12ohm/sq,遠(yuǎn)不能滿足實(shí)際生產(chǎn)制造的要求。因此上述失效現(xiàn)象將進(jìn)一步影響存儲(chǔ)器的讀、寫響應(yīng)速度，降低器件的電學(xué)性 能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種多晶硅線，使得器件在退火工藝中獲得均勻的加 熱效果，以避免多晶硅線局部表面金屬硅化物失效，而影響器件的電學(xué)性能。為解決上述問題，本發(fā)明所述的多晶硅線，其特征在于，包括形成于第一電路區(qū)上的多晶硅線第一部分；由所述多晶硅線第一部分向第一電路區(qū)外延伸，并且與第二電路區(qū)連接的多晶 硅線第二部分；所述多晶硅線第二部分的線寬大于多晶硅線第一部分的線寬。本發(fā)明所述的半導(dǎo)體器件結(jié)構(gòu)，包括上述的多晶硅線。進(jìn)一步的本發(fā)明還提供了一種存儲(chǔ)器電路，包括存儲(chǔ)器陣列區(qū)以及外圍電路區(qū)；形成于存儲(chǔ)器陣列區(qū)上的多晶硅線第一部分；由所述多晶硅線第一部分向存儲(chǔ)器電路區(qū)外延伸，并且與外圍電路區(qū)連接的多 晶硅線第二部分；所述多晶硅線第二部分的線寬大于多晶硅線第一部分的線寬。其中，所述多晶硅線的表面形成有金屬硅化物層；所述金屬硅化物層的材質(zhì)為 CoxSiy0相鄰多晶硅線之間的距離不小于特征尺寸。作為可選方案，若多晶硅線第一部分向存儲(chǔ)器陣列區(qū)外延伸，則其兩側(cè)相鄰的 多晶硅線第一部分停留在存儲(chǔ)器陣列區(qū)內(nèi)。作為可選方案，所述多晶硅線第一部分延伸出存儲(chǔ)器電路區(qū)一定距離后，線寬 增大形成多晶硅線第二部分。作為可選方案，所述多晶硅線第二部分與多晶硅線第一部分的中心線相一致。 所述特征尺寸為90nm，多晶硅線第一部分的線寬不小于90nm，保持上述線寬延伸出存 儲(chǔ)器電路區(qū)的距離范圍為30nm lOOnm。所述多晶硅線第二部分的線寬范圍為IOOnm 150nm。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)通過增大延伸出存儲(chǔ)器陣列區(qū)的多晶 硅線的線寬，提高該部分多晶硅線在退火工藝中加熱時(shí)的受光照輻射的面積，提升加熱 效果，從而獲得與存儲(chǔ)器陣列區(qū)內(nèi)的多晶硅線相一致的升溫速度，使得高溫退火后，存 儲(chǔ)器陣列區(qū)邊緣部分的多晶硅線表面所形成的金屬硅化物層致密穩(wěn)固，避免多晶硅線電 阻的提高，從而保證了器件的電學(xué)性能。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附 圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū) 域的尺寸。圖1是現(xiàn)有的存儲(chǔ)器電路中多晶硅線的結(jié)構(gòu)示意圖；圖2是現(xiàn)有的存儲(chǔ)器電路中多晶硅線的掃描電鏡圖；圖3是現(xiàn)有的存儲(chǔ)器電路中各條字線的阻抗示意圖；圖4是本發(fā)明所述多晶硅線的結(jié)構(gòu)示意圖；圖5是應(yīng)用本發(fā)明所述多晶硅線的存儲(chǔ)器電路示意圖；圖6是本發(fā)明所述存儲(chǔ)器電路中各條字線的阻抗示意圖。
具體實(shí)施例方式根據(jù)背景技術(shù)可知，在現(xiàn)有的多晶硅線的結(jié)構(gòu)中，造成多晶硅線表面金屬硅化 物層失效的主要原因是高溫退火時(shí)，器件表面各區(qū)域的受熱不均，升溫速度不一致， 造成邊緣區(qū)域的多晶硅線上溫度不夠，導(dǎo)致該處金屬硅化物層較為疏松，不能夠充分滲 入多晶硅材質(zhì)中。本發(fā)明通過增大此處多晶硅線的線寬，能夠增大退火時(shí)，所受光照輻 射的面積，從而獲得較好的加熱效果，使得升溫速度與中心區(qū)域相一致，消除上述因退 火溫度不夠，而帶來的失效問題?；谏鲜鏊枷?，本發(fā)明提供的多晶硅線的結(jié)構(gòu)，如圖4所示，包括形成于第一電路區(qū)I上的多晶硅線100第一部分；由所述多晶硅線100第一部分向第一電路區(qū)I外延伸，并且與第二電路區(qū)II連接 的多晶硅線100第二部分；所述多晶硅線100第二部分的線寬大于多晶硅線100第一部分的線寬。其中，在多晶硅線100的表面還形成有金屬硅化物層102，所述金屬硅化物層 102與多晶硅線100夠成歐姆接觸，能夠降低多晶硅線100導(dǎo)通電阻。圖4中采用俯視電 路區(qū)的視角，因此為示意需要，僅示出部分多晶硅線100表面的金屬硅化物層102。相鄰多晶硅線100之間通過介質(zhì)層隔離，間距不小于特征尺寸。雖然在圖4中， 第一電路區(qū)I內(nèi)多條多晶硅線100平行分布，但是在實(shí)際的工藝制造中，多晶硅線100的 具體布線圖形根據(jù)需要選擇，不僅局限于圖示方案。為了保證相鄰多晶硅線100之間足夠的間距，若多晶硅線100第一部分向存儲(chǔ)器 陣列區(qū)外延伸，則其兩側(cè)相鄰的多晶硅線100第一部分停留在存儲(chǔ)器陣列區(qū)內(nèi)。此外， 所述多晶硅線100第一部分在延伸出第一電路區(qū)I一定距離后，再增大其線寬形成多晶硅 線100第二部分；為便于布線，可以從多晶硅線100第一部分的兩側(cè)同時(shí)等尺寸增大，使 得中心線位置相一致而不偏移。下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明做進(jìn)一步介紹。如圖5所示，為應(yīng)用本發(fā)明所述存儲(chǔ)器電路的具體實(shí)施例示意圖。本實(shí)施例為 90nm工藝的NROM存儲(chǔ)器電路，特征尺寸為90nm，包括存儲(chǔ)器陣列區(qū)10以及外圍電路區(qū)20。其中所述存儲(chǔ)器陣列區(qū)10包括多個(gè)呈陣列排布的存儲(chǔ)單元，字線各自連接一列 存儲(chǔ)單元的選通管柵極，以對(duì)應(yīng)不同的存儲(chǔ)地址，所述字線即多晶硅線100，存儲(chǔ)單元中 使用場(chǎng)效應(yīng)晶體管作為選通管。因此多晶硅線100分別電連接并引出不同列的場(chǎng)效應(yīng)晶 體管的柵極101，與背景技術(shù)類似，本實(shí)施例中假設(shè)各列多晶硅線100位于存儲(chǔ)器陣列區(qū) 10的第一部分平行設(shè)置，線寬L約為90nm，間距D約為90nm，而相鄰的多晶硅線100 第一部分之間則通過介質(zhì)層103隔離。在需要引出并連接外圍電路區(qū)20的多晶硅線100上，第一部分自存儲(chǔ)器陣列區(qū) 10向外延伸，形成線寬較大的第二部分。圖中并未顯示多晶硅線100在外圍電路區(qū)20中 的具體布線結(jié)構(gòu)。在存儲(chǔ)器電路中為了降低字線上的阻抗，即降低多晶硅線100的電阻，在多晶 硅線100的表面各處均形成有一層金屬硅化物層102。所述金屬硅化物層102的材質(zhì)可以 為鈷的硅化物CoxSiy等，與多晶硅線100構(gòu)成歐姆接觸。所述多晶硅線100第一部分延伸出存儲(chǔ)器陣列區(qū)10 —定距離Y后，線寬增大 形成多晶硅線100第二部分。為了保持兩者的中心線位置相一致，可等尺寸增寬多晶硅 線100的兩側(cè)，假設(shè)多晶硅線100的兩側(cè)分別增寬X，則多晶硅線100第二部分的線寬 將變成L+2X。等效的俯視截面的面積也即后續(xù)退火工藝中受光照輻射面積將增加2X/ L*100%。進(jìn)一步的，假設(shè)其中一條多晶硅線100延伸并增寬后，其相鄰的多晶硅線100第 一部分并未延伸，而停留在存儲(chǔ)陣列區(qū)10內(nèi)，則如圖5所示，該條多晶硅線與其相鄰的 多晶硅線之間的最小間距，應(yīng)當(dāng)為圖5中AB兩點(diǎn)的距離d，上述各部分尺寸存在以下關(guān) 系式d = yl(D-X)2 +Y2 ；根據(jù)相鄰線之間間距不超過特征尺寸的原則，所述多晶硅線100與相鄰的另一 條多晶硅線100的最小間距應(yīng)當(dāng)滿足d^90nm，即d = yl(D-X)2 +Y2 > 90nm ；本實(shí)施例中，在存儲(chǔ)器陣列區(qū)10內(nèi)，相鄰多晶硅線100的第一部分間距D約為 90nm,代入上式中，得到關(guān)于多晶硅線100第二部分兩側(cè)的增寬長(zhǎng)度X以及第一部分自 存儲(chǔ)器陣列區(qū)10延伸出的距離Y的限定條件。從前述內(nèi)容可知，多晶硅線100第二部分兩側(cè)的增寬長(zhǎng)度X直接影響第二部分的 線寬以及增加的受光照輻射的面積。X的值越大，多晶硅線100第二部分所受到的加熱 效果將越好。而多晶硅線100第一部分自存儲(chǔ)器陣列區(qū)10延伸出的距離Y受限于存儲(chǔ)器 陣列區(qū)10與外圍電路區(qū)20之間的距離的影響，以及具體布線的需要，不可能無限延長(zhǎng)。 綜上所述，X以及Y值的具體取值應(yīng)當(dāng)根據(jù)實(shí)際情況，在滿足前述限定條件的范圍內(nèi)， 進(jìn)行選擇。優(yōu)選的，所述多晶硅線100第一部分延伸出存儲(chǔ)器陣列區(qū)10的距離Y范圍可以 為30nm lOOnm，而多晶硅線100第二部分的線寬L+2X范圍可以為IOOnm 150nm。本實(shí)施例中，所述多晶硅線100第一部分延伸出存儲(chǔ)器陣列區(qū)10的距離Y為
750nm,而線寬增大后多晶硅線100第二部分的線寬尺寸為llOnm。代入上述關(guān)系式可 知X = IOnm, Y = 50nm,d = J(D-X)2 +Y2 = V(90-10)2 +502 94.34wn > 90nm，因此滿足限定條件，多晶硅線100中第二部分的等效受光照輻射面積相較于第 一部分增加了約22.22%。在后續(xù)的高溫退火步驟中，由于該區(qū)域的多晶硅線100受光照 輻射面積增大，其加熱升溫效果相比現(xiàn)有技術(shù)等線寬的多晶硅線100更好。作為優(yōu)選方 案，所述多晶硅線100第二部分的增寬長(zhǎng)度，應(yīng)當(dāng)選擇使得在特定的退火條件下，加熱 升溫速度與位于存儲(chǔ)器陣列區(qū)10內(nèi)的第一部分保持一致，以便后續(xù)多晶硅線100表面形 成的金屬硅化物層102后，線上各處電阻率也保持一致。上述特定的退火條件則是根據(jù)具體的工藝制程所確定的，因此本發(fā)明所述的多 晶硅線中，各處具體尺寸的選擇可以通過實(shí)驗(yàn)以及計(jì)算獲得優(yōu)選值。如圖6所示，為應(yīng)用本發(fā)明所述多晶硅線的存儲(chǔ)器電路中各條字線的阻抗示意 圖。其中，多晶硅線100表面形成金屬硅化物層102時(shí)，所采用的高溫退火的條件與背 景技術(shù)相同?，F(xiàn)將圖6與圖3相比較，應(yīng)用本發(fā)明所述布圖結(jié)構(gòu)后，各條字線的阻抗穩(wěn) 定在6ohm/sq左右，因此本發(fā)明具有顯著的效果，相比現(xiàn)有的布圖結(jié)構(gòu)，降低了字線阻 抗，保證了存儲(chǔ)器電路的電學(xué)性能。雖然本發(fā)明以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范 圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種多晶硅線，其特征在于，包括 形成于第一電路區(qū)上的多晶硅線第一部分；由所述多晶硅線第一部分向第一電路區(qū)外延伸，并且與第二電路區(qū)連接的多晶硅線 第二部分；所述多晶硅線第二部分的線寬大于多晶硅線第一部分的線寬。
2.如權(quán)利要求1所述的多晶硅線，其特征在于，所述多晶硅線的表面形成有金屬硅化物層。
3.如權(quán)利要求2所述的多晶硅線，其特征在于，所述金屬硅化物層的材質(zhì)為CoxSiy。
4.如權(quán)利要求1所述的多晶硅線，其特征在于，相鄰多晶硅線之間的距離不小于特征 尺寸。
5.如權(quán)利要求4所述的多晶硅線，其特征在于，若多晶硅線第一部分向第一電路區(qū)外 延伸，則其兩側(cè)相鄰的多晶硅線第一部分停留在第一電路區(qū)內(nèi)。
6.如權(quán)利要求4所述的多晶硅線，其特征在于，所述多晶硅線第一部分延伸出第一電 路區(qū)一定距離后，線寬增大形成多晶硅線第二部分。
7.如權(quán)利要求6所述的多晶硅線，其特征在于，所述多晶硅線第二部分與多晶硅線第 一部分的中心線相一致。
8.如權(quán)利要求7所述的多晶硅線，其特征在于，所述特征尺寸為90nm，多晶硅線 第一部分的線寬不小于90nm，保持上述線寬延伸出第一電路區(qū)的距離范圍為30nm IOOnm0
9.如權(quán)利要求8所述的多晶硅線，其特征在于，所述多晶硅線第二部分的線寬范圍為 IOOnm 150nmo
10.—種半導(dǎo)體器件結(jié)構(gòu)，其特征在于，包括如權(quán)利要求1至9任一項(xiàng)所述的多晶硅線。
11.一種存儲(chǔ)器電路，其特征在于，包括 存儲(chǔ)器陣列區(qū)以及外圍電路區(qū)；形成于存儲(chǔ)器陣列區(qū)上的多晶硅線第一部分；由所述多晶硅線第一部分向存儲(chǔ)器電路區(qū)外延伸，并且與外圍電路區(qū)連接的多晶硅 線第二部分；所述多晶硅線第二部分的線寬大于多晶硅線第一部分的線寬。
12.如權(quán)利要求11所述的存儲(chǔ)器電路，其特征在于，所述多晶硅線的表面形成有金屬 硅化物層。
13.如權(quán)利要求12所述的存儲(chǔ)器電路，其特征在于，所述金屬硅化物層的材質(zhì)為COjjSly O
14.如權(quán)利要求11所述的存儲(chǔ)器電路，其特征在于，相鄰多晶硅線之間的距離不小于 特征尺寸。
15.如權(quán)利要求14所述的存儲(chǔ)器電路，其特征在于，若多晶硅線第一部分向存儲(chǔ)器陣 列區(qū)外延伸，則其兩側(cè)相鄰的多晶硅線第一部分停留在存儲(chǔ)器陣列區(qū)內(nèi)。
16.如權(quán)利要求14所述的存儲(chǔ)器電路，其特征在于，所述多晶硅線第一部分延伸出存 儲(chǔ)器電路區(qū)一定距離后，線寬增大形成多晶硅線第二部分。
17.如權(quán)利要求16所述的存儲(chǔ)器電路，其特征在于，所述多晶硅線第二部分與多晶硅 線第一部分的中心線相一致。
18.如權(quán)利要求17所述的存儲(chǔ)器電路，其特征在于，所述特征尺寸為90nm，多 晶硅線第一部分的線寬不小于90nm，保持上述線寬延伸出存儲(chǔ)器電路區(qū)的距離范圍為 3Onm IOOnm0
19.如權(quán)利要求18所述的存儲(chǔ)器電路，其特征在于，所述多晶硅線第二部分的線寬范 圍為 IOOnm 150nm。
全文摘要
本發(fā)明涉及多晶硅線、半導(dǎo)體器件以及存儲(chǔ)器電路，其中，多晶硅線包括形成于第一電路區(qū)上的多晶硅線第一部分；由所述多晶硅線第一部分向第一電路區(qū)外延伸，并且與第二電路區(qū)連接的多晶硅線第二部分；所述多晶硅線第二部分的線寬大于多晶硅線第一部分的線寬。本發(fā)明通過增大延伸出存儲(chǔ)器陣列區(qū)的多晶硅線的線寬，提高該部分多晶硅線在退火工藝中加熱時(shí)的受光照輻射的面積，提升加熱效果，從而獲得與存儲(chǔ)器陣列區(qū)內(nèi)的多晶硅線相一致的升溫速度，使得高溫退火后，存儲(chǔ)器陣列區(qū)邊緣部分的多晶硅線表面所形成的金屬硅化物層致密穩(wěn)固，避免多晶硅線電阻的提高，從而保證了器件的電學(xué)性能。
文檔編號(hào)H01L23/528GK102024787SQ20091019597
公開日2011年4月20日 申請(qǐng)日期2009年9月18日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者李志國, 楊帆, 林競(jìng)堯, 王培仁, 蒙飛 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司