專利名稱：一種接觸焊盤的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的保護(hù)電路設(shè)計(jì)領(lǐng)域，尤其是涉及一種接觸焊盤。
技術(shù)背景
在半導(dǎo)體制造的封裝技術(shù)領(lǐng)域，當(dāng)集成電路制造完成以后，由形成于互聯(lián)結(jié)構(gòu) 層表面的接觸焊盤(Pad)與內(nèi)部電路做電性連接，作為內(nèi)部電路與外部信號間的介面，通 常是以鍵合方式即金屬線完成外部電路和接觸焊盤的電性連接。
同時(shí)，隨著芯片的特征尺寸不斷減小，芯片的速度越來越快，對各種結(jié)構(gòu)的寄 生電容要求越來越高，寄生電容越小，芯片的運(yùn)行速度、頻率特性等更好。接觸焊盤與 半導(dǎo)體襯底之間由于存在介質(zhì)層，以接觸焊盤和半導(dǎo)體襯底作兩電極可以形成一個(gè)寄生 電容，由于接觸焊盤的面積相對較大，其寄生電容對電路的影響不容忽視；由電容的計(jì) 算公式可知，上下兩電極之間的間距越大，電容越小。因此，現(xiàn)有技術(shù)中，通常采用增 大焊盤和半導(dǎo)體襯底的間距來減小其寄生電容。
圖1所示為現(xiàn)有技術(shù)中降低寄生電容的接觸焊盤結(jié)構(gòu)截面示意圖。如圖1所示， 接觸焊盤包括形成于半導(dǎo)體襯底20之上的淺溝槽隔離6TI)層21和形成于互連結(jié)構(gòu)層30 之中的焊盤金屬層31，定義垂直于半導(dǎo)體襯底20的上表面方向?yàn)閆方向，焊盤金屬層31 形成于淺溝槽隔離層21的正上方，并且焊盤金屬層31在A-A截面上的投影面積小于淺 溝槽隔離層21在A-A截面的面積；焊盤金屬層31在該圖實(shí)施例中為復(fù)合金屬層結(jié)構(gòu)， 它包括第一層焊盤金屬層311、第二層焊盤金屬層312以及用于連接第一層焊盤金屬層與 第二層焊盤金屬層的若干個(gè)孔洞313，其中，第二層焊盤金屬層可以是互連結(jié)構(gòu)層30中 的不同金屬層，從而可以方便將互連結(jié)構(gòu)層30中的內(nèi)部金屬線引出，并且通過孔洞的相 互連接，頂層的第一層焊盤金屬層在受外部應(yīng)力的情況下不容易被剝離，具體實(shí)際應(yīng)用 中，焊盤金屬層可能不僅包括兩層。由于半導(dǎo)體襯底上分成了有源器件區(qū)200和接觸焊 盤區(qū)100，焊盤區(qū)100的半導(dǎo)體襯底中不形成器件，僅設(shè)置淺溝槽隔離層21。通過設(shè)置 淺溝槽隔離層21，接觸焊盤的焊盤金屬層31與半導(dǎo)體襯底20之間的距離增大，從而降低 了焊盤金屬層31與半導(dǎo)體襯底20之間的寄生電容。
通過研究發(fā)現(xiàn)，現(xiàn)有技術(shù)的降低寄生電容的STI區(qū)具有明顯的缺點(diǎn)由于淺溝 槽隔離層的形成需要CMP (Chemical Mechanical Planarization,化學(xué)機(jī)械平坦化)過程來 完成，由于CMP有堞形(Dishing)效應(yīng)，一般不容易實(shí)現(xiàn)在焊盤金屬層正下方區(qū)域全部 加STI層；此外，由于STI層的制備工藝特點(diǎn)，決定了 STI層的高度(Z方向的深度)有 限，這將限制上下兩電極之間的間距值的擴(kuò)大，進(jìn)一步限制降低寄生電容的效果。同樣 的上述缺點(diǎn)存在于CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半 導(dǎo)體)器件中。發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種不限于STI技術(shù)的、能降低CMOS器件寄生電容的接觸焊盤結(jié)構(gòu)。
為解決上述問題，本發(fā)明提供以下技術(shù)方案
一種接觸焊盤，包括焊盤金屬層，還包括
通過對有源區(qū)同時(shí)進(jìn)行第一類型阱和第二類型阱的中和摻雜而形成的全耗盡層 區(qū)域，所述全耗盡層區(qū)域位于所述焊盤金屬層的正下方、并形成于半導(dǎo)體襯底的上表層。
優(yōu)選的，所述全耗盡層包括在第一類型阱和第二類型阱中垂直于半導(dǎo)體襯底上 表面方向的N型摻雜區(qū)域和P型摻雜區(qū)域，所述N型摻雜區(qū)域的N型摻雜濃度與P型摻雜 區(qū)域的P型摻雜濃度相互匹配，使所述第一類型阱和第二類型阱都形成全耗盡層區(qū)域。
優(yōu)選的，所述全耗盡層區(qū)域在垂直于半導(dǎo)體襯底上表面方向的深度小于等于所 述第一類型阱和第二類型阱的阱深。
優(yōu)選的，所述第一類型阱為N阱，第二類型阱為P阱。
優(yōu)選的，所述摻雜通過離子注入方式實(shí)現(xiàn)。
優(yōu)選的，所述接觸焊盤還包括形成于半導(dǎo)體襯底之中的淺溝槽隔離層，所述淺 溝槽隔離層相鄰位于所述全耗盡層區(qū)域之上。
優(yōu)選的，所述焊盤金屬層為兩層或兩層以上，所述焊盤金屬層包括用于連接不 同焊盤金屬層的多個(gè)孔洞。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
CMOS器件中，通過在焊盤金屬層的下方半導(dǎo)體襯底上表層的N阱、P阱中形成 全耗盡層區(qū)域，全耗盡層區(qū)域等效于電容的中間介質(zhì)層，從而使焊盤金屬層與半導(dǎo)體襯 底之間的距離增大，相當(dāng)于增大了接觸焊盤的寄生電容的上電極與下電極之間的距離， 因此，降低了其寄生電容值。同時(shí)，其全耗盡層區(qū)域采用CMOS工藝中N阱、P阱注入 對N阱、P阱進(jìn)行中和摻雜的方法實(shí)現(xiàn)，無需額外的制程，且N阱、P阱的阱深一般遠(yuǎn) 大于STI深度，接觸焊盤與半導(dǎo)體襯底的隔離效果更好。


圖1是現(xiàn)有技術(shù)中降低寄生電容的接觸焊盤結(jié)構(gòu)截面示意圖2是本發(fā)明實(shí)施例中一種接觸焊盤結(jié)構(gòu)示意圖3是圖2中全耗盡層區(qū)域沿Z方向的截面示意圖4是本發(fā)明實(shí)施例中另一種接觸焊盤結(jié)構(gòu)示意圖。
具體實(shí)施方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體 實(shí)施方式對本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)的說明。
圖2所示為本發(fā)明為了減小COMS器件中的寄生電容而提供的一種接觸焊盤結(jié) 構(gòu)示意圖。如圖2所示，該接觸焊盤形成于襯底20和互連結(jié)構(gòu)層30中，其中Z方向?yàn)?垂直半導(dǎo)體襯底上表面的方向。互連結(jié)構(gòu)層30包括多層金屬層，接觸焊盤包括焊盤金屬 層31，在該實(shí)施例，焊盤金屬層31包括第一層焊盤金屬層311、第二層焊盤金屬層312 以及用于連接第一層焊盤金屬層和第二層焊盤金屬層的孔洞313，其中，第一層焊盤金屬層311形成于互連結(jié)構(gòu)層的上表層，其上表面裸露于外用于與外部引線鍵合；第二層焊 盤金屬層312—般為需要引出的金屬層，互連結(jié)構(gòu)層之間包括多層金屬層，通過形成接 觸焊盤的方式將內(nèi)部金屬層引出。第二層焊盤金屬層312與第一層焊盤金屬層311 —般 設(shè)置為同樣形狀大小。焊盤金屬層的具體層數(shù)可以根據(jù)具體應(yīng)用情境進(jìn)行設(shè)置。
通常，在芯片的互連結(jié)構(gòu)層30之下的半導(dǎo)體襯底20，半導(dǎo)體襯底20的上表層 中，在焊盤金屬層31的正下方，形成一個(gè)全耗盡層區(qū)域21。全耗盡層區(qū)域21和焊盤金 屬層31共同組成接觸焊盤。由于全耗盡層區(qū)域中載流子濃度非常小，其不導(dǎo)電或者電阻 非常高，其可以等效于電容的中間介質(zhì)層。因此，該接觸焊盤中，其寄生電容等效為第 二層焊盤金屬層312與半導(dǎo)體襯底20之間形成的電容。第二層焊盤金屬層312與半導(dǎo)體 襯底20之間的距離由于全耗盡層區(qū)域的存在，距離增大，其所增加的距離值等于全耗盡 層區(qū)域的厚度，因此，該實(shí)施例的接觸焊盤所產(chǎn)生的寄生電容相對較小。
圖2中僅示出了存在一個(gè)接觸焊盤的CMOS器件結(jié)構(gòu)，在本領(lǐng)域技術(shù)人員實(shí)時(shí) 本技術(shù)方案時(shí)，可根據(jù)實(shí)際需要設(shè)置接觸焊盤的具體數(shù)量和排布方式，也可實(shí)現(xiàn)多個(gè)焊 盤金屬層公用一個(gè)全耗盡層區(qū)域形成多個(gè)接觸焊盤的形式。
此外，半導(dǎo)體襯底可以根據(jù)具體情況選擇N型或者P型，本發(fā)明對此并不做具 體限定。
參見圖3，示出了圖2N阱或P阱中全耗盡層區(qū)域沿Z方向的截面示意圖。可 見，全耗盡層區(qū)域中形成有交叉排布的N型半導(dǎo)體摻雜區(qū)域301、303、305和P型半導(dǎo) 體摻雜區(qū)域302、304。這是由于，在CMOS工藝中，由于器件隔離的要求，N阱與P阱 的整體摻雜濃度和深度基本相似。當(dāng)在焊墊金屬層下方的有源區(qū)同時(shí)進(jìn)行N阱和P阱的 中和摻雜時(shí)，N阱中已注入的施主雜質(zhì)與P阱中已注入的受主雜質(zhì)基本被中和掉了，因 此，N阱和P阱整體為電中性。在N阱和P阱縱向的局部區(qū)域即使存在尚未中和的殘余 雜質(zhì)，其濃度也要下降至少一個(gè)數(shù)量級。這樣，N阱和P阱中某些深度的殘余施主雜質(zhì) 與相鄰的殘余的受主雜質(zhì)在縱向形成一系列串聯(lián)的PN結(jié)，PN節(jié)的內(nèi)建電勢會在結(jié)兩邊 產(chǎn)生耗盡區(qū)。根據(jù)半導(dǎo)體常識可知，PN結(jié)兩邊中和摻雜的濃度越低，使得PN結(jié)兩邊的 耗盡區(qū)寬度就越寬。在具體實(shí)施時(shí)，如果已知N阱中已注入的施主雜質(zhì)濃度和P阱中已 注入的受主雜質(zhì)濃度，可以通過控制中和摻雜的雜質(zhì)濃度，使得N阱和P阱中的摻雜區(qū) 域?yàn)槿谋M區(qū)域。全耗盡層區(qū)域可以等效于電容的中間介質(zhì)層。第二層焊盤金屬層與半 導(dǎo)體襯底之間的距離由于全耗盡層區(qū)域的存在，距離增大，其所增加的距離值等于全耗 盡層區(qū)域的厚度，因此，該實(shí)施例的接觸焊盤所產(chǎn)生的寄生電容相對較小。本實(shí)施例技 術(shù)方案中，全耗盡層區(qū)域被劃分為301 305五部分，其具體數(shù)量不受本發(fā)明的限制。
在CMOS工藝中，上述中和摻雜過程可以利用現(xiàn)有N阱和P阱離子注入工藝， 因此，無需額外的制程，且N阱、P阱的阱深一般遠(yuǎn)大于STI深度，接觸焊盤與半導(dǎo)體襯 底的隔離效果更好。
除此之外，在本發(fā)明另一個(gè)實(shí)施例中，所述接觸焊盤還包括形成于上述全耗盡 層區(qū)域之上的淺溝槽隔離層40，如圖4所示。通常，首先通過淺溝槽隔離工藝，在半導(dǎo) 體襯底中形成淺溝槽隔離層40，在通過離子注入工藝，在淺溝槽隔離層40下方形成耗盡 層區(qū)域21。所述耗盡層區(qū)域21的上表面與淺溝槽隔離層40的地面直接接觸。在該實(shí) 施例中，耗盡層區(qū)域形成于CMOS器件的N阱和P阱中。通過對淺溝槽隔離層下方的N阱和P阱同時(shí)進(jìn)行中和摻雜時(shí)，N阱中已注入的施主雜質(zhì)與P阱中已注入的受主雜質(zhì)基本 被中和掉了，因此，N阱和P阱整體為電中性。在N阱和P阱縱向的局部區(qū)域即使存在 尚未中和的殘余雜質(zhì)，這樣，N阱和P阱中某些深度的殘余施主雜質(zhì)與相鄰的殘余的受主 雜質(zhì)在縱向形成一系列串聯(lián)的PN結(jié)，PN節(jié)的內(nèi)建電勢會在結(jié)兩邊產(chǎn)生耗盡區(qū)。PN結(jié) 兩邊中和摻雜的濃度越低，使得PN結(jié)兩邊的耗盡區(qū)寬度就越寬。可以通過控制中和摻雜 的雜質(zhì)濃度，使得N阱和P阱中的摻雜區(qū)域?yàn)槿谋M區(qū)域。由于淺溝槽隔離層和耗盡層 區(qū)域均等效于電容的中間介質(zhì)層，因此，淺溝槽隔離層40和耗盡層區(qū)域21的存在使得焊 盤金屬層與半導(dǎo)體襯底之間的距離增大，同圖2中僅存在耗盡層區(qū)域的情形相比，該實(shí) 施例技術(shù)方案進(jìn)一步降低了寄生電容值。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限 制。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉 本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和 技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施 例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所 做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種接觸焊盤，包括焊盤金屬層，其特征在于，還包括通過對有源區(qū)同時(shí)進(jìn)行第一類型阱和第二類型阱的中和摻雜而形成的全耗盡層區(qū) 域，所述全耗盡層區(qū)域位于所述焊盤金屬層的正下方、并形成于半導(dǎo)體襯底的上表層。
2.根據(jù)權(quán)利要求1所述的接觸焊盤，其特征在于，所述全耗盡層包括在第一類型阱和 第二類型阱中垂直于半導(dǎo)體襯底上表面方向的N型摻雜區(qū)域和P型摻雜區(qū)域，所述N型 摻雜區(qū)域的N型摻雜濃度與P型摻雜區(qū)域的P型摻雜濃度相互匹配，使所述第一類型阱 和第二類型阱都形成全耗盡層區(qū)域。
3.根據(jù)權(quán)利要求1所述的接觸焊盤，其特征在于，所述全耗盡層區(qū)域在垂直于半導(dǎo)體 襯底上表面方向的深度小于等于所述第一類型阱和第二類型阱的阱深。
4.根據(jù)權(quán)利要求1所述的接觸焊盤，其特征在于，所述第一類型阱為N阱，第二類型 阱為P阱。
5.根據(jù)權(quán)利要求1所述的接觸焊盤，其特征在于，所述摻雜通過離子注入方式實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的接觸焊盤，其特征在于，所述接觸焊盤還包括形 成于半導(dǎo)體襯底之中的淺溝槽隔離層，所述淺溝槽隔離層相鄰位于所述全耗盡層區(qū)域之 上。
7.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的接觸焊盤，其特征在于，所述焊盤金屬層為兩層 或兩層以上，所述焊盤金屬層包括用于連接不同焊盤金屬層的多個(gè)孔洞。
全文摘要
一種接觸焊盤，屬于半導(dǎo)體集成電路的保護(hù)電路設(shè)計(jì)領(lǐng)域。本發(fā)明提供的接觸焊盤包括焊盤金屬層，還包括通過對有源區(qū)同時(shí)進(jìn)行第一類型阱和第二類型阱的中和摻雜而形成的全耗盡層區(qū)域，所述全耗盡層區(qū)域位于所述焊盤金屬層的正下方、并形成于半導(dǎo)體襯底的上表層。同現(xiàn)有技術(shù)相比，全耗盡層區(qū)域增大了接觸焊盤的寄生電容的上電極與下電極之間的距離，降低了其寄生電容值；同時(shí)，該全耗盡層區(qū)域的制備可利用現(xiàn)有工藝中的離子注入，實(shí)現(xiàn)簡單，無需額外的制程。
文檔編號H01L23/482GK102024774SQ20091019595
公開日2011年4月20日 申請日期2009年9月16日 優(yōu)先權(quán)日2009年9月16日
發(fā)明者何軍 申請人:上海宏力半導(dǎo)體制造有限公司