專利名稱：快閃存儲(chǔ)器單元以及快閃存儲(chǔ)器單元的操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃存儲(chǔ)器單元以及該快閃存儲(chǔ)器單元的操作方法，特別涉及一 種具有理論最小面積8F2的多位元快閃存儲(chǔ)器單元以及該多位元快閃存儲(chǔ)器單元的操作方 法。
背景技術(shù)：
快閃存儲(chǔ)器是一種非易失性存儲(chǔ)器，因此可容許將數(shù)據(jù)多次寫入、讀取、以及擦 除?？扉W存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)即使在裝置的電源移除后仍能保存。由于快閃存儲(chǔ)器具有上述 諸多優(yōu)點(diǎn)，因此已被廣泛地使用在個(gè)人計(jì)算機(jī)以及電子設(shè)備上。其中一種典型的快閃存儲(chǔ) 器單元為隧穿氧化物EPROM存儲(chǔ)器單元(Tunnel Oxide EPROM Cell)，或稱為ETOX型存儲(chǔ) 器單元(ΕΤ0Χ為英特爾Intel所注冊(cè)的商標(biāo))。圖1為一公知的ETOX型存儲(chǔ)器單元10的剖面圖。該ETOX型存儲(chǔ)器單元10包 含一基板12 (具有一導(dǎo)電型態(tài)，例如P型)、設(shè)置于該基板12內(nèi)的一源極區(qū)14及一漏極區(qū) 16 (具有相反的導(dǎo)電型態(tài)，例如N型)、設(shè)置于該基板12上的一柵極絕緣膜18 (或稱隧穿 絕緣膜)、設(shè)置于該源極區(qū)14與該漏極區(qū)16的柵極絕緣膜18上的一浮置柵極20 (浮置柵 極)、通過(guò)一隔層絕緣膜22而設(shè)置于該浮置柵極20上的一控制柵極24 (控制柵極)。在進(jìn)行快閃存儲(chǔ)器單元的寫入操作時(shí)，一低電位(例如0V)可作為電位源VS，施加 于基板12上，一高電位VPP(例如12V)則作為控制柵極電位VCG，以及一高電位作為漏極電 位VD。因此，在源極區(qū)14及漏極區(qū)16之間流通一接通電流，在漏極區(qū)16附近產(chǎn)生成對(duì)的 熱電子及熱空穴流。這些空穴(holes)流入基板12而形成基板電流。相對(duì)地，熱電子則注 入浮置柵極20以完成寫入的操作，提高控制柵極24的臨界值(threshold level) 0數(shù)據(jù)擦除則可由下述方法實(shí)施施加高電位VPP至源極區(qū)14，施加低電位(例如 0V)至控制柵極24，并將漏極區(qū)16設(shè)為浮置狀態(tài)。如此，浮置柵極的潛在電位(VFG)取決 于電位源VS及一電容比，其為控制柵極24與浮置柵極20的電容與浮置柵極20與源極區(qū) 14的電容的比值。因此，F(xiàn)owler-Nordheim隧穿電流得以通過(guò)介于源極區(qū)14及浮置柵極 20間的隧穿絕緣薄膜18(約10納米)，浮置柵極20的電子數(shù)減少而完成擦除操作(該臨 界值則恢復(fù)成寫入操作前的狀態(tài))。

發(fā)明內(nèi)容
本發(fā)明涉及一種具有理論最小面積8F2的多位元快閃存儲(chǔ)器單元以及該多位元快 閃存儲(chǔ)器單元的操作方法。本發(fā)明的一實(shí)施例提供一種快閃存儲(chǔ)器單元，包含設(shè)置于一半導(dǎo)體基板中的一第 一電荷攫取區(qū)(charge-trapping region)及一第二電荷攫取區(qū)、設(shè)置于該第一電荷攫取區(qū) 的一第一側(cè)的該半導(dǎo)體基板中的一第一摻雜區(qū)、設(shè)置于該第一電荷攫取區(qū)的一第二側(cè)的該 半導(dǎo)體基板中的一第二摻雜區(qū)、隔離該半導(dǎo)體基板與該第一電荷攫取區(qū)及該第二電荷攫取 區(qū)的一第一介電層、設(shè)置于該第一電荷攫取區(qū)上方的一第一導(dǎo)體、設(shè)置于該第二電荷攫取


通過(guò)參照前述說(shuō)明及下列附圖，本發(fā)明的技術(shù)特征得以獲得完全了解。圖1示出現(xiàn)有技術(shù)的ETOX型存儲(chǔ)器單元的剖面圖；圖2及圖3示出本發(fā)明一實(shí)施例的快閃存儲(chǔ)器單元；圖4示出本發(fā)明一實(shí)施例的快閃存儲(chǔ)器單元的編 (programmingoperation)；圖5示出本發(fā)明一實(shí)施例的快閃存儲(chǔ)器單元的擦除操作；以及圖6示出不同的編程操作后載流子溝道的導(dǎo)通行為。上述附圖中的附圖標(biāo)記說(shuō)明如下10ETOX型存儲(chǔ)器單元
12基板
14源極區(qū)
16漏極區(qū)
18隧穿絕緣薄膜
20浮置柵極
22隔層絕緣膜
24控制柵極
50快閃存儲(chǔ)器單元
52半導(dǎo)體基板
62A第一電荷攫取區(qū)
62B第二電荷攫取區(qū)
64A第一摻雜區(qū)
區(qū)上方的一第二導(dǎo)體、隔離該第一導(dǎo)體與該第一電荷攫取區(qū)且隔離該第二導(dǎo)體與該第二電 荷攫取區(qū)的一第二介電層，其中該第二電荷攫取區(qū)被設(shè)置以影響一載流子溝道的導(dǎo)通性， 且該載流子溝道設(shè)置于該第一電荷攫取區(qū)下方的該半導(dǎo)體基板中。本發(fā)明的另一實(shí)施例提供一種快閃存儲(chǔ)器單元的操作方法，包含施加一第一電 位于一第一導(dǎo)體，其設(shè)置于一半導(dǎo)體基板的一第一電荷攫取區(qū)上方、施加一第二電位于一 第二導(dǎo)體，其設(shè)置于該半導(dǎo)體基板的一第二電荷攫取區(qū)上方、施加一第三電位于一第一摻 雜區(qū)，其設(shè)置于該第一電荷攫取區(qū)的一第一側(cè)的該半導(dǎo)體基板中、施加一第四電位于一 第二摻雜區(qū)，其設(shè)置于該第一電荷攫取區(qū)的一第二側(cè)的該半導(dǎo)體基板中。在一編程操作 (programmingoperation)時(shí)，該第三電位為一接地電位，該第四電位為一正電位，該第一電 位及該第二電位選自該第三電位及該第四電位之間。本發(fā)明的快閃存儲(chǔ)器單元具有一理論最小面積值8F2，其中F代表關(guān)鍵尺寸。上文已相當(dāng)廣泛地概述本發(fā)明的技術(shù)特征，以使下文的本發(fā)明詳細(xì)描述得以獲得 較佳了解。構(gòu)成本發(fā)明的權(quán)利要求范圍的其它技術(shù)特征將描述于下文。本發(fā)明所屬技術(shù)領(lǐng) 域中普通技術(shù)人員應(yīng)了解，可相當(dāng)容易地利用下文揭示的概念與特定實(shí)施例可作為修改或 設(shè)計(jì)其它結(jié)構(gòu)或工藝而實(shí)現(xiàn)與本發(fā)明相同的目的。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員也 應(yīng)了解，這類等效設(shè)置無(wú)法脫離所附的權(quán)利要求所界定的本發(fā)明的精神和范圍。
程操作
64B第二摻雜區(qū)
66A第一導(dǎo)體
66B第二導(dǎo)體
68第一介電層
70第二介電層
72位元線接觸
74A第一字元線
74B第二字元線
76位元線
78完全耗盡區(qū)
80載流子溝道
具體實(shí)施例方式圖2及圖3示出本發(fā)明一實(shí)施例的快閃存儲(chǔ)器單元50，其中圖3為沿著圖2的剖 面線1-1的剖面圖。該快閃存儲(chǔ)器單元50包括一半導(dǎo)體基板52、設(shè)置于該半導(dǎo)體基板52 中的一第一電荷攫取區(qū)(charge-trapping region)62A以及一第二電荷攫取區(qū)62B、設(shè)置 于該第一電荷攫取區(qū)62A的一第一側(cè)的該半導(dǎo)體基板52中的一第一摻雜區(qū)64A、設(shè)置于該 第一電荷攫取區(qū)62A的一第二側(cè)的該半導(dǎo)體基板52內(nèi)的一第二摻雜區(qū)64B、隔離該半導(dǎo)體 基板52以及該第一電荷攫取區(qū)62A與該第二電荷攫取區(qū)62B的一第一介電層68、設(shè)置于該 第一電荷攫取區(qū)62A上方的一第一導(dǎo)體66A、以及設(shè)置于該第二電荷攫取區(qū)62B上方的一第 二導(dǎo)體66B。該快閃存儲(chǔ)器單元50還包括一第二介電層70，其隔離該第一電荷攫取區(qū)62A與該 第一導(dǎo)體66A，且隔離該第二電荷攫取區(qū)62B與該第二導(dǎo)體66B。此外，位元線76通過(guò)位元 線接觸72電性連接同一列的該第二摻雜區(qū)64B，第一字元線74A電性連接同一行的該第一 導(dǎo)體66A，第二字元線74B電性連接同一行的第二導(dǎo)體66B。該快閃存儲(chǔ)器單元50具有一 縱向?qū)挾?F以及一橫向?qū)挾?F，也即該快閃存儲(chǔ)器單元50具有一理論最小面積值8F2，其 中F代表關(guān)鍵尺寸(critical dimension)。該第一介電層68作為隧穿氧化層，其電性隔離該第二摻雜層64B及該第一電荷攫 取區(qū)62A與該第二電荷攫取區(qū)62B，且該第二摻雜區(qū)64B夾置于該第一電荷攫取區(qū)62A以及 該第二電荷攫取區(qū)62B之間。也即，該第一電荷攫取區(qū)62A以及該第二電荷攫取區(qū)62B形 成一雙柵極結(jié)構(gòu)，使得位于該第二摻雜區(qū)64B下方的該半導(dǎo)體基板52于讀取操作時(shí)形成一 完全耗盡區(qū)78，且該完全耗盡區(qū)78介于該第一電荷攫取區(qū)62A以及該第二電荷攫取區(qū)62B 之間。在本發(fā)明的一實(shí)施例中，該第一導(dǎo)體66A以及該第二導(dǎo)體66B相對(duì)于該第二摻雜區(qū) 64B呈鏡像對(duì)稱。相同地，該第一電荷攫取區(qū)62A以及該第二電荷攫取區(qū)62B相對(duì)于該第二 摻雜區(qū)64B呈鏡像對(duì)稱。因此，該第一導(dǎo)體66A、該第二導(dǎo)體66B、該第一電荷攫取區(qū)62A、以 及該第二電荷攫取區(qū)62B可通過(guò)相同的工藝予以制造。在本發(fā)明的一實(shí)施例中，該半導(dǎo)體基板52為硅晶片或是在硅晶片內(nèi)的阱區(qū)，該第 一導(dǎo)體66A以及該第二導(dǎo)體66B包含多晶硅，例如摻雜多晶硅，作為控制柵極(CGl及CG2)； 該第一電荷攫取區(qū)62A以及該第二電荷攫取區(qū)62B包含多晶硅，例如摻雜多晶硅，作為浮置柵極(rei及TO2)；該第一字元線74A以及該第二字元線74B包含金屬硅化物；該第一介電 層68為氧化硅層，作為柵極氧化層；該第二介電層70作為柵極間介電層，包含氧化硅、氮化 硅或其組合物。圖4示出本發(fā)明一實(shí)施例的快閃存儲(chǔ)器單元50的編程操作 (programmingoperation)。該第一導(dǎo)體66A以及該第二導(dǎo)體66B作為控制柵極(CGl及CG2) 且該第一電荷攫取區(qū)62A及該第二電荷攫取區(qū)62B作為浮置柵極(rei及TO2)。所謂的編 程操作是將電子注入于浮置柵極中的操作。該編程操作的具體實(shí)施方式
如下通過(guò)該第一 字元線74A施加一第一電位于該第一導(dǎo)體66A ；通過(guò)該第二字元線74B施加一第二電位于 該第二導(dǎo)體66B ；施加一第三電位(VG)于該第一摻雜區(qū)64A ；通過(guò)該第二摻雜區(qū)64B上的該 位元線接觸72(CB)，施加一第四電位于該第二摻雜區(qū)64B。如此，電荷載流子(例如電子) 即可通過(guò)熱電子注入機(jī)制注入浮置柵極。在本發(fā)明一實(shí)施例中，該第三電位為一接地電位， 該第四電位為一正電位，且該第一電位及該第二電位則可選自第三電位與第四電位間的電 位。通過(guò)調(diào)整施加于該第一導(dǎo)體66A或該第二導(dǎo)體66B的電位，注入浮置柵極的電 子數(shù)量得以被控制。換言之，該第一導(dǎo)體66A可控制該第一電荷攫取區(qū)62A的充電程度 (charging level)，而該第二導(dǎo)體66B可控制該第二電荷攫取區(qū)62B的充電程度。由于該第一電荷攫取區(qū)62A以及該第二電荷攫取區(qū)62B形成一雙柵極結(jié)構(gòu)，該第 二電荷攫取區(qū)62B可影響一載流子溝道80的導(dǎo)電行為，該載流子溝道80位于該第一電荷 攫取區(qū)62A下方的半導(dǎo)體基板52內(nèi)。換言之，開(kāi)啟該第一電荷攫取區(qū)62A下方的該半導(dǎo)體 基板52內(nèi)的該載流子溝道80的臨界電位(threshold voltage)不僅取決于該第一電荷攫 取區(qū)62A的充電程度，也受該第二電荷攫取區(qū)62B的充電程度所影響。因此，開(kāi)啟該載流子 溝道80的臨界電位(Vth)可調(diào)整成下表四個(gè)電位之一
權(quán)利要求
1.一快閃存儲(chǔ)器單元，包含一第一電荷攫取區(qū)及一第二電荷攫取區(qū)，設(shè)置于一半導(dǎo)體基板中； 一第一摻雜區(qū)，設(shè)置于該第一電荷攫取區(qū)的一第一側(cè)的該半導(dǎo)體基板中； 一第二摻雜區(qū)，設(shè)置于該第一電荷攫取區(qū)的一第二側(cè)的該半導(dǎo)體基板中； 一第一介電層，隔離該半導(dǎo)體基板與該第一電荷攫取區(qū)及該第二電荷攫取區(qū)； 一第一導(dǎo)體，設(shè)置于該第一電荷攫取區(qū)上方； 一第二導(dǎo)體，設(shè)置于該第二電荷攫取區(qū)上方；一第二介電層，隔離該第一導(dǎo)體與該第一電荷攫取區(qū)，且隔離該第二導(dǎo)體與該第二電 荷攫取區(qū)；其特征在于該第二電荷攫取區(qū)被設(shè)置以影響一載流子溝道的導(dǎo)通性，且該載流子溝道 設(shè)置于該第一電荷攫取區(qū)下方的該半導(dǎo)體基板中。
2.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該第二導(dǎo)體被設(shè)置以控制該第 二電荷攫取區(qū)的充電程度。
3.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該第二摻雜區(qū)介于該第一電荷 攫取區(qū)與該第二電荷攫取區(qū)之間。
4.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征還包含一位元線接觸，設(shè)置于該第 二摻雜區(qū)上方。
5.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該第一電荷攫取區(qū)及該第二電 荷攫取區(qū)形成一雙柵極結(jié)構(gòu)，使得介于該第一電荷攫取區(qū)以及該第二電荷攫取區(qū)的該半導(dǎo) 體基板在讀取過(guò)程處于完全耗盡狀態(tài)。
6.根據(jù)權(quán)利要求5所述的快閃存儲(chǔ)器單元，其特征在于該第二摻雜區(qū)夾置于該第一電 荷攫取區(qū)以及該第二電荷攫取區(qū)之間，且該第二摻雜區(qū)下方的該半導(dǎo)體基板在讀取過(guò)程處 于完全耗盡狀態(tài)。
7.根據(jù)權(quán)利要求5所述的快閃存儲(chǔ)器單元，其特征在于該第一介電層作為一隧穿氧化 層，且電氣隔離該第二摻雜區(qū)與該第一電荷攫取區(qū)以及該第二電荷攫取區(qū)。
8.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該第一導(dǎo)體及該第二導(dǎo)體相對(duì) 于該第二摻雜區(qū)呈鏡像對(duì)稱，使得該第一導(dǎo)體及該第二導(dǎo)體可通過(guò)相同的工藝予以制造。
9.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該第一電荷攫取區(qū)及該第二電 荷攫取區(qū)相對(duì)于該第二摻雜區(qū)呈鏡像對(duì)稱，使得該第一電荷攫取區(qū)及該第二電荷攫取區(qū)可 通過(guò)相同的工藝予以制造。
10.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該快閃存儲(chǔ)器單元的理論最 小面積為8F2，F(xiàn)代表關(guān)鍵尺寸。
11.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器單元，其特征在于該快閃存儲(chǔ)器單元被設(shè)置以 存儲(chǔ)4位元的數(shù)據(jù)。
12.一種快閃存儲(chǔ)器單元的操作方法，包含下列步驟施加一第一電位于一第一導(dǎo)體，其設(shè)置于一半導(dǎo)體基板的一第一電荷攫取區(qū)上方； 施加一第二電位于一第二導(dǎo)體，其設(shè)置于該半導(dǎo)體基板的一第二電荷攫取區(qū)上方； 施加一第三電位于一第一摻雜區(qū)，其設(shè)置于該第一電荷攫取區(qū)的一第一側(cè)的該半導(dǎo)體 基板中；施加一第四電位于一第二摻雜區(qū)，其設(shè)置于該第一電荷攫取區(qū)的一第二側(cè)的該半導(dǎo)體 基板中；其特征在于在一編程操作時(shí)，該第三電位為一接地電位，該第四電位為一正電位，該第 一電位及該第二電位選自該第三電位及該第四電位之間。
13.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在該編程操作 時(shí)，該第一電位、該第二電位、以及該第四電位實(shí)質(zhì)上相同，以便將電荷載流子注入該第一 電荷攫取區(qū)以及該第二電荷攫取區(qū)。
14.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在該編程操作 時(shí)，該第一電位以及該第四電位實(shí)質(zhì)上相同，且該第二電位小于該第一電位，以便將電荷載 流子注入該第一電荷攫取區(qū)。
15.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在該編程操作 時(shí)，該第二電位以及該第四電位實(shí)質(zhì)上相同，且該第一電位小于該第二電位，以便將電荷載 流子被注入該第二電荷攫取區(qū)。
16.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在該編程操作 時(shí)，該第一電位及該第二電位小于該第四電位。
17.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在一擦除操作 時(shí)，該第三電位為正電位，且該第一電位、該第二電位、以及該第四電位選自該第三電位與 該接地電位之間。
18.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于在一讀取操作 時(shí)，該第一電位以及該第四電位實(shí)質(zhì)上相同，該第三電位為該接地電位且該第二電位選自 該第三電位與該接地電位之間。
19.根據(jù)權(quán)利要求12所述的快閃存儲(chǔ)器單元的操作方法，其特征在于該第一導(dǎo)體以及 該第二導(dǎo)體相對(duì)于該第二摻雜區(qū)呈鏡像對(duì)稱，且該第一電荷攫取區(qū)以及該第二電荷攫取區(qū) 相對(duì)于該第二摻雜區(qū)呈鏡像對(duì)稱。
全文摘要
一種快閃存儲(chǔ)器單元及快閃存儲(chǔ)器單元的操作方法，該快閃存儲(chǔ)器單元包含設(shè)置于一半導(dǎo)體基板中的一第一電荷攫取區(qū)及一第二電荷攫取區(qū)、設(shè)置于該第一電荷攫取區(qū)的一第一側(cè)的該半導(dǎo)體基板中的一第一摻雜區(qū)、設(shè)置于該第一電荷攫取區(qū)的一第二側(cè)的該半導(dǎo)體基板中的一第二摻雜區(qū)、隔離該半導(dǎo)體基板與該第一電荷攫取區(qū)及該第二電荷攫取區(qū)的一第一介電層、設(shè)置于該第一電荷攫取區(qū)上方的一第一導(dǎo)體、設(shè)置于該第二電荷攫取區(qū)上方的一第二導(dǎo)體、隔離該第一導(dǎo)體與該第一電荷攫取區(qū)且隔離該第二導(dǎo)體與該第二電荷攫取區(qū)的一第二介電層，其中該第二電荷攫取區(qū)被設(shè)置以影響一載流子溝道的導(dǎo)通性，且該載流子溝道設(shè)置于該第一電荷攫取區(qū)下方的該半導(dǎo)體基板中。
文檔編號(hào)H01L27/115GK101997001SQ200910180288
公開(kāi)日2011年3月30日 申請(qǐng)日期2009年10月13日 優(yōu)先權(quán)日2009年8月18日
發(fā)明者任興華 申請(qǐng)人:南亞科技股份有限公司