專利名稱：芯片結(jié)構(gòu)、堆棧芯片封裝構(gòu)造以及芯片結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種芯片結(jié)構(gòu)、堆棧芯片封裝構(gòu)造以及芯片結(jié)構(gòu)的制造方法，更特 別有關(guān)于一種具有柱腳的芯片結(jié)構(gòu)、使用該具有柱腳的芯片結(jié)構(gòu)所形成的堆棧芯片封裝構(gòu) 造，以及具有柱腳的芯片結(jié)構(gòu)的制造方法。
背景技術(shù)：
在電子產(chǎn)業(yè)中，當(dāng)相關(guān)的產(chǎn)品變得越來越小時(shí)，將集成電路封裝構(gòu)造的體積小型 化的需求也變得越來越重要。同時(shí)，對(duì)新產(chǎn)品來說，高性能與低成本也變得十分重要。為了將更多個(gè)集成電路芯片放置在單一個(gè)封裝體內(nèi)以縮小產(chǎn)品的體積時(shí)，可將芯 片相互堆棧，并在芯片之間預(yù)留空間以供打線用。上述的空間可利用一層厚的有機(jī)膠或者 是無機(jī)材料，例如硅、陶瓷或金屬等所制成的間隙子來形成。然而，不論是經(jīng)由有機(jī)膠或者 是無機(jī)的間隙子來形成芯片之間的空間，均會(huì)增加工藝步驟。參考圖1，為解決上述問題，美國專利第7，242，101號(hào)提出了 一種具有柱腳 (pedestal)的芯片100，在矩形芯片100的背面112的四個(gè)角落，各設(shè)置有一個(gè)矩形狀的柱 腳122，且每一柱腳122的其中兩個(gè)側(cè)邊分別與芯片100的其中兩個(gè)側(cè)邊共平面。當(dāng)上述芯 片100堆棧在其它芯片上時(shí)，可將其柱腳122設(shè)置在下方芯片的主動(dòng)面上，利用柱腳122在 兩芯片之間形成一空間，以供下方芯片打線用。然而，由于供打線用的焊墊(bonding pad) 一般設(shè)置在芯片主動(dòng)面的周緣上，當(dāng)上述芯片100欲堆棧在與其面積大體上相同的芯片的 正上方時(shí)，芯片100的柱腳122勢必會(huì)位在下方芯片的焊墊上，因而無法對(duì)下方芯片進(jìn)行打 線。有鑒于此，便有需要提出一種芯片結(jié)構(gòu)，以解決上述問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種芯片結(jié)構(gòu)，當(dāng)其堆棧在另一芯片上時(shí)，不須利用間隙 子或虛芯片，即能維持兩芯片之間隙。為達(dá)上述目的，本發(fā)明的芯片結(jié)構(gòu)，包含有一主動(dòng)面、一背面以及由背面延伸出的 數(shù)個(gè)柱腳，其中各柱腳與背面的周緣相距一非零的預(yù)定距離。本發(fā)明的另一目的在于提供一種堆棧芯片封裝構(gòu)造。為達(dá)上述目的，本發(fā)明的堆棧芯片封裝構(gòu)造利用前述芯片結(jié)構(gòu)的柱腳，堆棧在另 一芯片結(jié)構(gòu)的主動(dòng)面上，兩芯片結(jié)構(gòu)的主動(dòng)面并經(jīng)由焊線來與承載的承載件電性連接。本發(fā)明的又一目的在于提供一種芯片結(jié)構(gòu)的制造方法。為達(dá)上述目的，本發(fā)明的芯片結(jié)構(gòu)的制造方法在晶圓的背面上沿著縱向切割道與 橫向切割道分別界定有第一縱向區(qū)域與第一橫向區(qū)域，其中第一縱向區(qū)域與第一橫向區(qū)域 的寬度分別大于縱向切割道與橫向切割道的寬度。在兩相鄰的第一縱向區(qū)域與兩相鄰的第 一橫向區(qū)域之間，界定有一矩形的第二區(qū)域，而在每一第二區(qū)域的四個(gè)角落上，各界定有一 第三區(qū)域。接著，以一個(gè)雙切割刀沿著縱向與橫向切割道對(duì)晶圓的背面進(jìn)行切割，使得晶圓背面的第一縱向區(qū)域與第一橫向區(qū)域內(nèi)形成有第一凹部，且晶圓被雙切割刀單體化成數(shù)個(gè) 芯片結(jié)構(gòu)。另外，再以切割或蝕刻的方式在除了第三區(qū)域以外的第二區(qū)域內(nèi)形成第二凹部， 以使得第三區(qū)域相對(duì)于芯片結(jié)構(gòu)的其它部分較為突出，以形成上述芯片結(jié)構(gòu)的柱腳。由于本發(fā)明的芯片結(jié)構(gòu)的柱腳與背面的周緣相距一非零的預(yù)定距離，因此當(dāng)本發(fā) 明的芯片結(jié)構(gòu)堆棧于另一芯片結(jié)構(gòu)時(shí)，上方芯片結(jié)構(gòu)的柱腳并不會(huì)壓損設(shè)在下方芯片結(jié)構(gòu) 的主動(dòng)面周緣上的焊墊。為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯，下文特舉本發(fā)明實(shí)施 例，并配合附圖，作詳細(xì)說明如下。


圖1 :為習(xí)知具有柱腳的芯片的立體圖。圖2a 為本發(fā)明的具有柱腳的芯片結(jié)構(gòu)的立體圖。圖2b 為本發(fā)明的具有柱腳的芯片結(jié)構(gòu)的剖面圖。圖2c 為本發(fā)明的具有柱腳的芯片結(jié)構(gòu)的底視圖。圖3 為本發(fā)明的堆棧芯片封裝構(gòu)造的剖面圖。圖4a至4d:顯示本發(fā)明的芯片結(jié)構(gòu)的制造方法，其中圖4a為一晶圓黏貼于一膠 帶的上視圖，圖4b為圖4a的剖面圖。主要組件符號(hào)說明100 芯片112 背面122 柱腳200 芯片結(jié)構(gòu)210 主動(dòng)面220 背面230 側(cè)面240 柱腳250 區(qū)域252 側(cè)邊300 堆棧芯片封裝構(gòu)造 310 基板320 焊線330 焊線340 封膠體350 焊墊400 晶圓402 切割道404 切割道410 膠帶412 縱向區(qū)域414 橫向區(qū)域420 背面430 主動(dòng)面 452 區(qū)域454 區(qū)域456 凹部458 凹部460 切割刀
具體實(shí)施例方式參考圖2a、2b及2c，本發(fā)明的芯片結(jié)構(gòu)200包含有一主動(dòng)面210、與主動(dòng)面210相 對(duì)的一背面220、及連接主動(dòng)面210與背面220的數(shù)個(gè)側(cè)面230。在芯片結(jié)構(gòu)200的背面 220上界定有一矩形的區(qū)域250，其包含有四個(gè)側(cè)邊252，各與其中一個(gè)側(cè)面230平行，且離 開該側(cè)面230 —預(yù)定的非零距離。芯片結(jié)構(gòu)200還包含有由背面220延伸出的數(shù)個(gè)、例如四個(gè)矩形的柱腳240，分別位在區(qū)域250的四個(gè)角落上，亦即每一個(gè)柱腳240離開鄰近的側(cè)
面230有一非零的距離。參考圖3，本發(fā)明的堆棧芯片封裝構(gòu)造300包含有兩個(gè)芯片結(jié)構(gòu)200，其中一個(gè)芯 片結(jié)構(gòu)200設(shè)置在一承載件310，例如一基板上，另一個(gè)芯片結(jié)構(gòu)200的柱腳240則設(shè)置在 下方芯片結(jié)構(gòu)200的主動(dòng)面210上，以形成堆棧芯片封裝構(gòu)造，并利用柱腳240來維持兩芯 片結(jié)構(gòu)200之間的間距。上芯片結(jié)構(gòu)200的主動(dòng)面210利用數(shù)個(gè)條金屬焊線320與承載件 310電性連接，下芯片結(jié)構(gòu)200的主動(dòng)面210則利用數(shù)個(gè)條金屬焊線330與承載件310電性 連接。承載件310上并形成有一封膠體340，用以包覆這些芯片結(jié)構(gòu)200與焊線320、330。由于本發(fā)明的堆棧芯片封裝構(gòu)造300使用一芯片結(jié)構(gòu)200堆棧在另一芯片結(jié)構(gòu) 200上，上方芯片結(jié)構(gòu)200的柱腳240可用來維持兩芯片結(jié)構(gòu)200之間距，使得上方芯片結(jié) 構(gòu)200不會(huì)碰觸到焊線330，因此不需要額外的間隙子或虛芯片(dummychip)來維持兩芯片 結(jié)構(gòu)200之間距。此外，由于從芯片結(jié)構(gòu)200的背面220延伸而出的柱腳240與鄰近的側(cè) 面230相距一非零的預(yù)定距離，當(dāng)一芯片結(jié)構(gòu)200堆棧在另一芯片結(jié)構(gòu)200的正上方時(shí)，上 方芯片結(jié)構(gòu)200的柱腳240并不會(huì)壓損設(shè)在主動(dòng)面210的周緣上的焊墊350。應(yīng)注意者，位 在下方的芯片結(jié)構(gòu)200亦可以一個(gè)與其具有大致相同的形狀和尺寸的芯片結(jié)構(gòu)來取代。此 外，設(shè)置在下方芯片結(jié)構(gòu)200的主動(dòng)面210上的焊墊350須位在上方芯片結(jié)構(gòu)200的柱腳 240與下方芯片結(jié)構(gòu)200的主動(dòng)面210的周緣之間。參考圖4a至4d，其顯示本發(fā)明的芯片結(jié)構(gòu)200的制造方法。首先，提供一集成電 路晶圓400，該晶圓400的主動(dòng)面430上設(shè)有數(shù)個(gè)集成電路(Integrated Circuit ；IC)(未 顯示)，由數(shù)個(gè)條縱向的切割道402與數(shù)個(gè)條橫向的切割道404所分隔。另外，在晶圓400 的背面420上沿著縱向切割道402與橫向切割道404分別界定有縱向區(qū)域412與橫向區(qū)域 414，其中縱向區(qū)域412與橫向區(qū)域414的寬度分別大于縱向切割道402與橫向切割道404 的寬度。在兩相鄰的縱向區(qū)域412與兩相鄰的橫向區(qū)域414之間，界定有一矩形的區(qū)域452， 而在每一區(qū)域452的四個(gè)角落上，各界定有一區(qū)域454，這些區(qū)域454相互分離。另外，晶圓 400的主動(dòng)面430則與一膠帶410黏貼，并使得晶圓400的背面420朝上(見圖4a與4b)。接著，以一個(gè)雙切割刀460沿著切割道402、404對(duì)晶圓400的背面420進(jìn)行切割， 使得晶圓背面420的縱向區(qū)域412與橫向區(qū)域414內(nèi)形成有凹部456，且晶圓400被雙切割 刀460單體化成數(shù)個(gè)芯片結(jié)構(gòu)200。詳言之，晶圓400經(jīng)雙切割刀460單體化之后，所形成 的芯片結(jié)構(gòu)200具有中央突出、周緣凹下的外形(見圖4c)。再以機(jī)械或化學(xué)的方式，例如以切割或蝕刻的方式對(duì)芯片結(jié)構(gòu)200的背面進(jìn)行處 理，使得在除了區(qū)域454以外的區(qū)域452內(nèi)形成有凹部458，且凹部458與凹部456相連。 結(jié)果，區(qū)域454相對(duì)于芯片結(jié)構(gòu)200的其它部分較為突出，形成了柱腳240 (見圖4d)。應(yīng)注意者，凹部456的形成以及晶圓400的單體化，亦可以兩個(gè)步驟進(jìn)行。詳言之， 根據(jù)本發(fā)明的芯片結(jié)構(gòu)的制造方法，可先形成凹部456后再將晶圓400單體化，反的亦然。 另外，凹部456亦可以蝕刻的方式來形成。雖然本發(fā)明已以前述較佳實(shí)施例揭示，然其并非用以限定本發(fā)明，任何熟習(xí)此技 藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與修改。因此本發(fā)明的保護(hù)范圍 當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種芯片結(jié)構(gòu)，其包含一主動(dòng)面；一背面，相對(duì)于該主動(dòng)面；及數(shù)個(gè)柱腳，由該背面延伸出，其中各該柱腳與該背面的周緣相距一非零的預(yù)定距離。
2.如權(quán)利要求1所述的芯片結(jié)構(gòu)，其中該芯片結(jié)構(gòu)包含有四柱腳，該四柱腳在該背面 上呈矩形排列。
3.如權(quán)利要求2所述的芯片結(jié)構(gòu)，其中這些柱腳為矩形狀的柱腳。
4.一種堆棧芯片封裝構(gòu)造，其包含 一承載件，一第一芯片結(jié)構(gòu)，設(shè)于該承載件上，包含有一主動(dòng)面及相對(duì)于該主動(dòng)面的一背面； 一第二芯片結(jié)構(gòu)，包含有一主動(dòng)面、相對(duì)于該主動(dòng)面的一背面以及由該背面延伸出的 數(shù)個(gè)第二柱腳，這些第二柱腳設(shè)置于該第一芯片結(jié)構(gòu)的主動(dòng)面上，各該第二柱腳與該第二 芯片結(jié)構(gòu)的背面的周緣相距一非零的預(yù)定距離；數(shù)個(gè)條第一焊線，電性連接該第一芯片結(jié)構(gòu)的主動(dòng)面至該承載件； 數(shù)個(gè)條第二焊線，電性連接該第二芯片結(jié)構(gòu)的主動(dòng)面至該承載件；及 一封膠體，設(shè)于該基板上，包覆該第一、第二芯片結(jié)構(gòu)以及這些第一、第二焊線。
5.如權(quán)利要求4所述的堆棧芯片封裝構(gòu)造，其中該第一芯片結(jié)構(gòu)更包含有由其背面延 伸出的數(shù)個(gè)第一柱腳，設(shè)置于該承載件上，各該第一柱腳與該第一芯片結(jié)構(gòu)的背面的周緣 相距一非零的預(yù)定距離。
6.如權(quán)利要求4所述的堆棧芯片封裝構(gòu)造，其中該第二芯片結(jié)構(gòu)包含有四柱腳，該四 柱腳在該第二芯片結(jié)構(gòu)的背面上呈矩形排列。
7.如權(quán)利要求6所述的堆棧芯片封裝構(gòu)造，其中該第二芯片結(jié)構(gòu)的柱腳為矩形狀的柱腳。
8.如權(quán)利要求4所述的堆棧芯片封裝構(gòu)造，其中該第二芯片結(jié)構(gòu)的背面與該第一芯片 結(jié)構(gòu)的主動(dòng)面定義出一高度，該高度至少避免這些第一焊線接觸該第二芯片的背面。
9.如權(quán)利要求4所述的堆棧芯片封裝構(gòu)造，其中該第一芯片結(jié)構(gòu)的主動(dòng)面包含有數(shù)個(gè) 焊墊，這些焊墊位于這些第二柱腳與該第一芯片的主動(dòng)面的周緣之間。
10.一種芯片結(jié)構(gòu)的制造方法，包含下列步驟提供一晶圓，該晶圓具有一主動(dòng)面及相對(duì)于該主動(dòng)面的一背面，該背面上具有數(shù)個(gè)條 縱向的切割道與數(shù)個(gè)條橫向的切割道，沿著這些縱向切割道與橫向切割道分別界定有第一 縱向區(qū)域與第一橫向區(qū)域，其中這些第一縱向區(qū)域與這些第一橫向區(qū)域的寬度分別大于 這些縱向切割道與橫向切割道的寬度，兩相鄰的第一縱向區(qū)域與兩相鄰的第一橫向區(qū)域之 間，界定有一第二區(qū)域，在各該第二區(qū)域內(nèi)界定有數(shù)個(gè)相互分離的第三區(qū)域； 于這些第一縱向區(qū)域與這些第一橫向區(qū)域內(nèi)形成第一凹部；于除了這些第三區(qū)域以外的這些第二區(qū)域內(nèi)形成第二凹部，并使得這些第二凹部與第 一凹部相連；及沿著這些縱向及橫向切割道將該晶圓單體化。
11.如權(quán)利要求10所述的制造方法，其中形成這些第一凹部以及將該晶圓單體化的步 驟，利用一個(gè)雙切割刀同時(shí)進(jìn)行。
全文摘要
本發(fā)明提供一種芯片結(jié)構(gòu)，在芯片結(jié)構(gòu)的背面上延伸出數(shù)個(gè)柱腳，其中每一柱腳是與芯片結(jié)構(gòu)背面的周緣相距一非零的預(yù)定距離，使得芯片結(jié)構(gòu)堆棧在另一芯片結(jié)構(gòu)上時(shí)，上方芯片結(jié)構(gòu)的柱腳不會(huì)壓損設(shè)在下方芯片結(jié)構(gòu)的主動(dòng)面周緣上的焊墊。
文檔編號(hào)H01L21/78GK101872750SQ200910138510
公開日2010年10月27日 申請日期2009年4月24日 優(yōu)先權(quán)日2009年4月24日
發(fā)明者蔡宗岳, 賴逸少, 黃正維 申請人:日月光半導(dǎo)體制造股份有限公司