專利名稱：用于減小器件性能漂移的啞元圖案設(shè)計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路，尤其是金屬氧化物半導(dǎo)體(MOS器件)器 件，并且更特別地涉及為了減小由于施加在MOS器件上的不同的應(yīng)力所造成 的MOS器件性能漂移的啞元(dummy)圖案設(shè)計(jì)。
背景技術(shù)：
眾所周知，在金屬氧化物半導(dǎo)體(MOS器件)器件的驅(qū)動(dòng)電流受到施加 到溝道區(qū)域上的應(yīng)力的影響。在溝道區(qū)域的應(yīng)力可以提高載流子的遷移率。一 般來(lái)說(shuō)，期望在n型的MOS (NMOS)器件的溝道區(qū)域的引起拉伸應(yīng)力，而 在p型的MOS (PMOS上)器件的溝道區(qū)域引起壓縮應(yīng)力。
雖然通常期望在溝道區(qū)域中具有有益的應(yīng)力，也認(rèn)識(shí)到，驅(qū)動(dòng)電流提高的 量級(jí)與應(yīng)力的量級(jí)相關(guān)。在同一個(gè)半導(dǎo)體芯片上，MOS器件可被施加有不同 量級(jí)的應(yīng)力。因此，對(duì)于不同的MOS器件驅(qū)動(dòng)電流的提高可能會(huì)有所不同， 從而導(dǎo)致非均勻的驅(qū)動(dòng)電流，以及由此的非均勻的驅(qū)動(dòng)電流漂移。
MOS器件的表現(xiàn)需要可預(yù)見性，使得在電路設(shè)計(jì)時(shí)，模擬可能準(zhǔn)確地反 映了電路的行為。因此，期望在一個(gè)半導(dǎo)體芯片中至少同一類型的、和在同一 類型的電路中MOS器件有統(tǒng)一的性能。然而，隨著非均勻漂移的驅(qū)動(dòng)電流， 在電路設(shè)計(jì)的模擬過(guò)程中，驅(qū)動(dòng)電流漂移必須被補(bǔ)償。使補(bǔ)償?shù)尿?qū)動(dòng)電流漂移 變得復(fù)雜的原因是，所述MOS器件的應(yīng)力受到各種因素的影響以及這些因素 對(duì)于不同的布圖而有不同的表現(xiàn)。
常規(guī)集成電路設(shè)計(jì)，然而，常常忽視這樣一個(gè)問(wèn)題。例如，美國(guó)專利號(hào) 5278105提供了一種添加啞元區(qū)域的方法。該方法包括提取有源層的布圖，形 成包括有源層構(gòu)圖的封閉(blocked)區(qū)域，并在該封閉區(qū)域之外以外的其他 區(qū)域布圖了啞元圖案(dummy pattern )。圖l顯示一個(gè)包括有源區(qū)2、 4和6， 柵電極帶8、 10和12，以及啞元有源區(qū)14的可能的布圖。有源區(qū)2和上覆蓋的柵電極帶8屬于MOS器件18，而有源區(qū)4和上覆蓋的柵電極帶10屬于MOS 器件20。注意到，啞元有源區(qū)14中的一個(gè)與有源區(qū)2隔離開一個(gè)間距S1。 因此，通過(guò)STI區(qū)16施加應(yīng)力的^各徑(以下稱為應(yīng)力施加^4圣)具有一個(gè)長(zhǎng) 度S1。另一方面，沿另一個(gè)應(yīng)力施加路徑，其可能具有長(zhǎng)度S2。該應(yīng)力施加 路徑的顯著差異，給由STI區(qū)域16施加的應(yīng)力帶來(lái)大的變化，因此給MOS 器件18和20的性能帶來(lái)顯著變化(例如，驅(qū)動(dòng)電流)。舉例來(lái)說(shuō)，對(duì)于一個(gè) 更大的應(yīng)力施加長(zhǎng)度S2, STI區(qū)域16可以在MOS器件20的溝道區(qū)域施加的 應(yīng)力比在MOS器件18的溝道區(qū)域施加的應(yīng)力更大。MOS器件18和20之間 的該器件的驅(qū)動(dòng)電流漂移可達(dá)到約10%到20%。因此，需要減少驅(qū)動(dòng)電流漂 移的MOS器件的新方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種在芯片上形成集成電路結(jié)構(gòu)的方法， 包括從集成電路結(jié)構(gòu)的設(shè)計(jì)中提取有源層。上述有源層包括一個(gè)有源圖案。上 述有源圖案包括一個(gè)具有第一長(zhǎng)度和第一寬度的擴(kuò)散區(qū)。該方法還包括擴(kuò)大該 有源圖案，形成具有彼此垂直的第一邊緣和第二邊緣的啞元禁止區(qū) (dummy-forbidden region ); 在整個(gè)芯片添加一個(gè)應(yīng)力阻斷啞元擴(kuò)散區(qū) (stress-blocking dummy diffusion region ), 其中包括添力口第一應(yīng)力阻斷口亞元擴(kuò) 散區(qū)，其鄰近并且基本上平行于啞元禁止區(qū)的第一邊緣，其中第一應(yīng)力阻斷啞 元擴(kuò)散區(qū)具有大約不比有源圖案的第一長(zhǎng)度短的第二長(zhǎng)度；以及添加第二應(yīng)力 阻斷啞元擴(kuò)散區(qū)，其鄰近并且基本上平行于啞元禁止區(qū)的第二邊緣，其中的第 二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有大約不比有源圖案第一寬度短的第三長(zhǎng)度。該方法 還包括，在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟之后，在芯片的其余空間 中添加通用啞元擴(kuò)散區(qū)。
根據(jù)本發(fā)明的另 一個(gè)方面，提供了 一種在芯片上形成集成電路結(jié)構(gòu)的方 法，包括從集成電路結(jié)構(gòu)的設(shè)計(jì)中提取有源層。有源層包括彼此垂直的第一邊 緣和第二邊緣的目標(biāo)擴(kuò)散區(qū)；和柵電極帶，在目標(biāo)擴(kuò)散區(qū)上方并且平行于第一 邊緣。該方法還包括擴(kuò)大該目標(biāo)擴(kuò)散區(qū)，從而形成的啞元禁止區(qū)包括基本上平
行第一邊緣的第三邊緣；以及基本上平行第二邊緣的第四邊緣。該方法還包括在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)，包括添加第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，其 在啞元禁止區(qū)以外并且毗鄰第三邊緣，其中第 一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的第 一縱向尺寸不比第一邊緣的長(zhǎng)度短，其中第一縱向尺寸基本上對(duì)準(zhǔn)并平行于第
一邊緣；以及添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其在啞元禁止區(qū)以外并且毗鄰第 四邊緣。第二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的第二縱向尺寸不比第二邊緣的長(zhǎng)度 短。第二縱向尺寸基本上對(duì)準(zhǔn)并平行于第二邊緣。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種在芯片上形成集成電路結(jié)構(gòu)的方 法，包括提供具有第一長(zhǎng)度的第一邊緣的目標(biāo)擴(kuò)散區(qū)；以及第二邊緣垂直于第 一邊緣，其中第一和第二邊緣彼此垂直。該方法還包括添加第一應(yīng)力阻斷啞元 擴(kuò)散區(qū)，其毗鄰第一邊緣，但與第一邊緣間隔開，并且在它們之間不具有啞元 擴(kuò)散區(qū)。第一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的一個(gè)縱向尺寸基本上不比第一長(zhǎng)度 短。該方法還包括添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其毗鄰第二邊緣，并與第二 邊緣間隔開，并且它們之間不具有啞元擴(kuò)散區(qū)。第二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有 的第二縱向尺寸基本上不比第二長(zhǎng)度短。第一和第二縱向尺寸是在垂直方向。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一個(gè)集成電路結(jié)構(gòu)，包括一個(gè)目標(biāo)擴(kuò)散 區(qū)，該目標(biāo)擴(kuò)散區(qū)包括具有第 一長(zhǎng)度的第 一邊緣；和具有第二長(zhǎng)度的第二邊緣， 其中第 一和第二邊緣基本上彼此垂直。上述集成電路結(jié)構(gòu)還包括第一應(yīng)力阻斷
啞元擴(kuò)散區(qū)，其毗鄰第一邊緣，但與第一邊緣間隔開，并且在它們之間不具有 啞元擴(kuò)散區(qū)。第一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的一個(gè)縱向尺寸基本上不比第一長(zhǎng) 度短。上述集成電路結(jié)構(gòu)還包括第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其毗鄰第二邊緣， 并與第二邊緣間隔開，并且它們之間不具有啞元擴(kuò)散區(qū)。第二應(yīng)力阻斷啞元擴(kuò) 散區(qū)具有的第二縱向尺寸基本上不比第二長(zhǎng)度短。第一和第二縱向尺寸是在垂 直方向。
根據(jù)本發(fā)明的另一個(gè)方面， 一種集成電路結(jié)構(gòu)包括一個(gè)目標(biāo)擴(kuò)散區(qū)，其包
括具有第一長(zhǎng)度的第一邊緣；具有第二長(zhǎng)度的第二邊緣；具有第三長(zhǎng)度的第三 邊緣，其中第一和第三邊緣基本上并行；和具有第四長(zhǎng)度的第四邊緣，其中第 二和第四邊緣基本上平行，而且基本上垂直于第一和第三邊緣。上述集成電路 結(jié)構(gòu)還包括在目標(biāo)擴(kuò)散區(qū)上的柵電極；四個(gè)應(yīng)力阻斷啞元擴(kuò)散帶，其中每一個(gè) 都鄰近第一，第二，第三，第四邊緣中的一個(gè)，并且在四個(gè)應(yīng)力阻斷啞元擴(kuò)散帶和目標(biāo)擴(kuò)散區(qū)之間沒有啞元擴(kuò)散區(qū)。四個(gè)應(yīng)力阻斷啞元擴(kuò)散帶的每一個(gè)的長(zhǎng) 度基本上不短于各自最近的目標(biāo)擴(kuò)散區(qū)的邊緣的長(zhǎng)度。上述集成電路結(jié)構(gòu)還包 括被上述四個(gè)應(yīng)力阻斷啞元擴(kuò)散區(qū)從目標(biāo)擴(kuò)散區(qū)隔離開的多個(gè)通用啞元擴(kuò)散區(qū)。
本發(fā)明的優(yōu)點(diǎn)包括添加的用于阻斷應(yīng)力施加途徑的啞元擴(kuò)散區(qū)，因此，減
少了施加到MOS器件上應(yīng)力的變化。


為了更完整的理解本發(fā)明及其優(yōu)點(diǎn)，以下描述結(jié)合相應(yīng)的附圖現(xiàn)在做出參 考說(shuō)明，其中
圖1說(shuō)明了具有啞元有源區(qū)的集成電路的傳統(tǒng)的布圖；和 圖2至6的一種添加啞元擴(kuò)散區(qū)的方法的中間階^a的頂;現(xiàn)圖。
具體實(shí)施例方式
本實(shí)施例的制作和使用詳細(xì)地討論如下。應(yīng)該理解，雖然，本發(fā)明提供了 許多適用的發(fā)明概念，但可以在各種各樣的具體情況中實(shí)施。所討論的具體實(shí) 施例只是本發(fā)明的制作和使用的具體方式的說(shuō)明，并沒有限制本發(fā)明的范圍。
本發(fā)明提供一種在集成電路布圖中插入啞元圖案的方法。提供了上述方法 的中間階段，以及討論了上述方法的變化。在本發(fā)明的全部的各個(gè)視圖和示例 的實(shí)施例中，相似的附圖標(biāo)記是用來(lái)指示相似的元件。
對(duì)于在一個(gè)半導(dǎo)體芯片的每個(gè)MOS器件，各自離開其他MOS器件的間 距影響著其性能。該間距可用淺溝槽隔離(STI)區(qū)(或場(chǎng)區(qū))填充。由于絕 緣材料的固有應(yīng)力，STI區(qū)對(duì)鄰近的MOS器件施加應(yīng)力，并且應(yīng)力強(qiáng)度受到 間距的影響。上述間距的變化導(dǎo)致STI區(qū)所產(chǎn)生的應(yīng)力變化。因此，在電路模 擬中很難預(yù)測(cè)和補(bǔ)償驅(qū)動(dòng)電流的漂移。本發(fā)明的實(shí)施例因此被用來(lái)降低該應(yīng)力 的變化。
參照?qǐng)D2，提供一個(gè)集成電路設(shè)計(jì)。首先將有源層從集成電路布圖提取出 來(lái)。有源層可以包括有源區(qū)的層(在整個(gè)說(shuō)明書中也稱為整個(gè)擴(kuò)散區(qū)，其中可 用于形成源漏區(qū))，帶狀多晶硅層，和/或金屬層。布圖中可能會(huì)影響安置啞元圖案的任何其他層，也可以作為有源層的一部分被提取出來(lái)。圖2圖示了提取
的擴(kuò)散區(qū)102， 202和302，和多晶硅帶104， 204和304。擴(kuò)散區(qū)102， 202 和302分別與多晶硅帶104， 204和304形成MOS器件100， 200, 300。整個(gè) 說(shuō)明書，形成具有上覆蓋柵電極的MOS器件的擴(kuò)散區(qū)，如102， 202和302， 被稱為是"目標(biāo)擴(kuò)散區(qū)"。相反，不形成MOS器件的擴(kuò)散區(qū)，如擴(kuò)散區(qū)22， 被稱為非目標(biāo)擴(kuò)散區(qū)。本領(lǐng)域技術(shù)人員可以認(rèn)識(shí)到，雖然使用了術(shù)語(yǔ)"多晶硅" 或"多晶"，柵極帶104, 204和304可用多晶硅以外的其他材料來(lái)形成，如金 屬、金屬硅化物、金屬氮化物、多晶硅以及其組合。參照?qǐng)D3，執(zhí)行尺寸調(diào)整(sizing)操作從而形成啞元禁止區(qū)110, 210, 310和24。啞元禁止區(qū)可以通過(guò)擴(kuò)大擴(kuò)散區(qū)102， 202， 302和22而形成。在 尺寸調(diào)整操作中，同一半導(dǎo)體芯片上所有擴(kuò)散區(qū)優(yōu)選地都被放大從而形成啞元 禁止區(qū)。在一個(gè)實(shí)施例中，尺寸調(diào)整操作是通過(guò)把擴(kuò)散區(qū)的寬度和長(zhǎng)度添加一 定的系數(shù)如約5%到約50%而執(zhí)行的。在可選的實(shí)施例中，擴(kuò)散區(qū)的寬度和長(zhǎng) 度的每一邊都添加了 一個(gè)指定的長(zhǎng)度AL和/或指定的寬度AW,其中指定的長(zhǎng) 度AL和指定寬度AW可能與形成集成電路的具體技術(shù)有關(guān)。在一個(gè)示例的實(shí) 施例中，指定的長(zhǎng)度AL和指定寬度AW約0.1微米。
在可選的實(shí)施例中，擴(kuò)散區(qū)102， 202, 302和22和多晶硅帶104， 204 和304都被擴(kuò)大從而形成啞元禁止區(qū)。因此，相應(yīng)的啞元禁止區(qū)可能大于圖示 啞元禁止地區(qū)的110， 210, 310和24。
圖4A圖示了應(yīng)力阻斷啞元擴(kuò)散區(qū)30， 30'， 40， 40'的添加(插入)。為 了簡(jiǎn)潔明了 ，環(huán)繞目標(biāo)擴(kuò)散區(qū)302的應(yīng)力阻斷啞元擴(kuò)散區(qū)30和40被詳細(xì)地討 論，從而解釋本發(fā)明的概念。然而，同樣的教導(dǎo)可以適用于包括目標(biāo)擴(kuò)散區(qū) 102和202的其他目標(biāo)擴(kuò)散區(qū)。應(yīng)力阻斷啞元地區(qū)在整個(gè)"i兌明書中也^皮稱為應(yīng) 力阻斷區(qū)。擴(kuò)散區(qū)302具有邊緣312和314，其中邊緣312有一長(zhǎng)度Ll，并 邊緣314有一寬度W1。啞元禁止區(qū)310有邊緣316和318,其中邊緣316有 一個(gè)長(zhǎng)度L2和邊緣318有一個(gè)寬度W2。在首選的實(shí)施例中，應(yīng)力阻斷區(qū)30 在啞元禁止區(qū)310的邊緣316以外形成，并且臨近邊緣316 (優(yōu)選地是毗鄰)。 應(yīng)力阻斷區(qū)30具有限制通過(guò)STI區(qū)34施加應(yīng)力的路徑(以下稱為應(yīng)力施加路 徑)的長(zhǎng)度的功能，其中STI區(qū)34環(huán)繞擴(kuò)散區(qū)102, 202和302。擴(kuò)散區(qū)302和應(yīng)力阻斷區(qū)30之間限定的距離AL限制了通過(guò)STI區(qū)34施加的應(yīng)力的量級(jí)。 應(yīng)力阻斷區(qū)30因此在X方向遮蓋(cap) 了通過(guò)STI區(qū)34施加的應(yīng)力。例如， 應(yīng)力施加路徑被圖示為從邊緣312開始、在與多晶硅帶304的縱向方向垂直的 方向延伸的箭頭320。注意到，箭頭320被應(yīng)力阻斷區(qū)30中的一個(gè)所阻斷。 在整個(gè)說(shuō)明書中，"縱向方向"指的是應(yīng)力阻斷區(qū)30較長(zhǎng)一邊的方向，和術(shù)語(yǔ)"縱 向尺寸"指的是較長(zhǎng)一邊的尺寸。
應(yīng)力阻斷區(qū)30優(yōu)選地分別對(duì)齊對(duì)齊擴(kuò)散區(qū)302的吸引邊緣312，其兩個(gè)末端 36和38至少分別基本上對(duì)齊擴(kuò)散區(qū)302的相應(yīng)邊緣314。更優(yōu)選地，末端36 和38分別延伸超過(guò)擴(kuò)散區(qū)302的邊緣314。因此，應(yīng)力阻斷區(qū)30的長(zhǎng)度L3 優(yōu)選地基本上等于或大于擴(kuò)散區(qū)302的長(zhǎng)度L1，當(dāng)然它也可以略小于長(zhǎng)度L1。 例如，長(zhǎng)度L3可以是在長(zhǎng)度L1的80%到100%之間。然而，將長(zhǎng)度L3減少 到小于L1可能對(duì)應(yīng)力阻斷作用產(chǎn)生不利影響。
應(yīng)力阻斷區(qū)30的長(zhǎng)度L3和應(yīng)力阻斷區(qū)40的長(zhǎng)度L4分別與擴(kuò)散區(qū)302 的長(zhǎng)度L1和寬度Wl有關(guān)?？梢岳斫猓谕粋€(gè)芯片上，其他目標(biāo)擴(kuò)散區(qū)可 能有與擴(kuò)散區(qū)302不同的長(zhǎng)度和/或?qū)挾?，因此，鄰近不同的目?biāo)擴(kuò)散區(qū)的應(yīng) 力阻斷區(qū)30或40的長(zhǎng)度(和寬度)可能是彼此相等或不等。在一個(gè)示例的實(shí) 施例中，長(zhǎng)度L3不同于毗鄰擴(kuò)散區(qū)202的應(yīng)力阻斷區(qū)30的長(zhǎng)度L3',和/或長(zhǎng) 度L4不同于毗鄰擴(kuò)散區(qū)202的應(yīng)力阻斷區(qū)40的長(zhǎng)度L4'。
類似地，添加了應(yīng)力阻斷區(qū)40來(lái)阻斷柵極寬度方向(圖4A中Y方向) 的應(yīng)力路徑。因此，應(yīng)力阻斷區(qū)40優(yōu)選地對(duì)準(zhǔn)擴(kuò)散區(qū)302的邊緣314,兩末 端46和48至少基本上分別對(duì)準(zhǔn)擴(kuò)散區(qū)302的邊緣314。更優(yōu)選地，末端46 和48分別延伸超過(guò)擴(kuò)散區(qū)302的邊緣312。應(yīng)力阻斷區(qū)30的長(zhǎng)度L4優(yōu)選地 基本上等于或大于擴(kuò)散區(qū)302的寬度W1，當(dāng)然它可能也會(huì)略小于寬度Wl， 例如，在寬度Wl的80%和100%的之間。長(zhǎng)度L3和L4可彼此相等或不等。
優(yōu)選地，添加啞元區(qū)30和40不會(huì)導(dǎo)致擴(kuò)散區(qū)局部密度不利地太多地增加。 因此，啞元區(qū)30和40優(yōu)選地形成為在縱向方向上平行于各自的鄰近(或毗連) 的啞元禁止區(qū)310的邊緣的帶狀。相應(yīng)地，寬度W3和W4分別小于長(zhǎng)度L3 和L4。在一個(gè)實(shí)施例中，寬度W3和W4均小于各自的長(zhǎng)度L3和L4的大約25%。此外，注意到，應(yīng)力阻斷區(qū)30和40的縱向方向基本上是彼此垂直。優(yōu) 選地，在擴(kuò)散區(qū)302全部的四邊的每一邊都形成了應(yīng)力阻斷區(qū)30/40。
整個(gè)半導(dǎo)體芯片，優(yōu)選地對(duì)所有目標(biāo)擴(kuò)散區(qū)都形成應(yīng)力阻斷區(qū)30/40。在 可選的實(shí)施例中，應(yīng)力阻斷區(qū)只形成在鄰近模擬MOS器件的所有目標(biāo)擴(kuò)散區(qū)， 而臨近數(shù)字MOS器件的目標(biāo)擴(kuò)散區(qū)基本上沒有形成應(yīng)力阻斷區(qū)。此外，雖然 應(yīng)力阻斷區(qū)可分別地形成在非目標(biāo)擴(kuò)散區(qū)的周圍，優(yōu)選地，應(yīng)力阻斷區(qū)不形成 在非目標(biāo)擴(kuò)散區(qū)的周圍(例如，非目標(biāo)擴(kuò)散區(qū)22)。
參看圖4B，部分地由于工藝的原因，在L3長(zhǎng)度大于所需要的長(zhǎng)度的情形 下，應(yīng)力阻斷區(qū)30和40的每一個(gè)可劃分為兩個(gè)或兩個(gè)以上的子區(qū)(sub region)。兩個(gè)子區(qū)之間的間距最好是要小，例如，寬度Wg在大約0.08微米 到0.2微米之間。更優(yōu)選地，寬度Wg小于長(zhǎng)度L3的大約25%。在一個(gè)規(guī)范 的實(shí)施例中，寬度Wg約O.l微米。雖然應(yīng)力施加路徑320可通過(guò)子區(qū)之間的 間距，因?yàn)閷挾萕g小，對(duì)所施加應(yīng)力并沒有顯著地增加不利影響。此外，可 能會(huì)添加附加的應(yīng)力阻斷區(qū)，如那些標(biāo)示為30 '。優(yōu)選地，應(yīng)力阻斷區(qū)30和 30 '彼此平行，但它們的在子區(qū)之間的間距沒有對(duì)齊。因此，穿過(guò)應(yīng)力阻斷區(qū) 30的間距的應(yīng)力阻斷路徑被應(yīng)力阻斷區(qū)30'所阻斷。
圖5顯示了去除不需要的應(yīng)力阻斷區(qū)的步驟，其優(yōu)選地在整個(gè)半導(dǎo)體芯片 上添加了全部應(yīng)力阻斷區(qū)之后執(zhí)行。去除應(yīng)力阻斷區(qū)包括違反設(shè)計(jì)規(guī)則的那 些，例如，那些在多晶硅帶下方的，那些穿越n阱邊緣的，等等。去除步驟可 能會(huì)進(jìn)一步包括一個(gè)平滑操作以消除小啞元圖案，如在圖4A和4B中30 "所 示。在圖5中，被去除了應(yīng)力阻斷區(qū)30"的區(qū)域采用橢圓的虛線標(biāo)示。
參考圖6,附加的啞元擴(kuò)散區(qū)50 (以下簡(jiǎn)稱為通用啞元擴(kuò)散區(qū))被加入到 現(xiàn)有圖案留下的剩余間隙中。通用啞元擴(kuò)散區(qū)50用來(lái)填充圖案的稀疏區(qū)域， 使擴(kuò)散區(qū)(包括啞元擴(kuò)散區(qū))在整個(gè)芯片(和整個(gè)晶圓)上是更加均勻。各種 算法可用于確定的所添加的通用啞元擴(kuò)散區(qū)50的位置。與應(yīng)力阻斷區(qū)30和 40相比，通用啞元擴(kuò)散地區(qū)50可能具有不同的形狀和尺寸。所留下的未填充 的間隙將被用于形成STI區(qū)(或場(chǎng)氧化物)34。在添加了啞元擴(kuò)散區(qū)50之后， 可以進(jìn)行一個(gè)額外的清除步驟從而去除不需要的的啞元擴(kuò)散區(qū)。
本發(fā)明的實(shí)施例中有幾個(gè)優(yōu)勢(shì)的特征。通過(guò)添加應(yīng)力阻斷區(qū)30/40以阻斷MOS器件周圍的應(yīng)力施加路徑，應(yīng)力施加路徑的長(zhǎng)度，以及因此通過(guò)STI區(qū) 34施加的應(yīng)力，被限制在一個(gè)小范圍內(nèi)變化。在整個(gè)半導(dǎo)體芯片上通過(guò)STI 區(qū)34施加的應(yīng)力因此更加均勻。因此，該器件的性能漂移，如驅(qū)動(dòng)電流漂移， 被限制了 。
雖然本發(fā)明及其優(yōu)勢(shì)已詳細(xì)地描述，應(yīng)該理解，可以做出不離開所附權(quán)利 要求所限定的本發(fā)明精神和范圍的各種改變、替換和改進(jìn)。此外，本申請(qǐng)的范 圍并不打算被限于說(shuō)明書中所描述的工序，機(jī)器，制造，以及物質(zhì)、手段、方
法和步驟的組合。從本發(fā)明所公開的，作為本領(lǐng)域普通技術(shù)人員可以很容易地 理解，目前現(xiàn)有的或以后開發(fā)的那些執(zhí)行與所描述的相應(yīng)實(shí)施例的基本相同的 功能或?qū)崿F(xiàn)大致相同的結(jié)果的工序，機(jī)械，制造，以及物質(zhì)、手段、方法或步 驟的組合，根據(jù)本發(fā)明在這里都可以使用。因此，所附的權(quán)利要求企圖包括在 這些工序，機(jī)械，制造，以及物質(zhì)、手段、方法或步驟的組合的范圍內(nèi)。
權(quán)利要求
1、一種在芯片上形成集成電路結(jié)構(gòu)的方法，該方法包括從集成電路結(jié)構(gòu)的設(shè)計(jì)中提取有源層，其中該有源層包括有源圖案，并在其中該有源圖案包括一個(gè)具有第一長(zhǎng)度和第一寬度的擴(kuò)散區(qū)；擴(kuò)大該有源圖案，形成具有彼此垂直的第一邊緣和第二邊緣的啞元禁止區(qū)；在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)，包括添加第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，其鄰近于并且基本上平行于啞元禁止區(qū)的第一邊緣，其中第一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有大約不比有源圖案的第一長(zhǎng)度短的第二長(zhǎng)度；以及添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其鄰近于并且基本上平行于啞元禁止區(qū)的第二邊緣，其中的第二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有大約不比有源圖案第一寬度短的第三長(zhǎng)度；以及在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟之后，在芯片的其余間隙中添加通用啞元擴(kuò)散區(qū)。
2、 根據(jù)權(quán)利要求1的方法，其中第一和第二應(yīng)力阻斷啞元擴(kuò)散區(qū)的縱向 方向4皮此垂直。
3、 根據(jù)權(quán)利要求1的方法，其中啞元禁止區(qū)進(jìn)一步包括彼此垂直的第三 邊緣和第四邊緣，在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟還包括添加第三應(yīng)力阻斷啞元擴(kuò)散區(qū)，其鄰近并且基本上平行于啞元禁止區(qū)的第 三邊緣，其中第三應(yīng)力阻斷啞元擴(kuò)散區(qū)具有大約不比有源圖案第 一寬度短的第 四長(zhǎng)度；以及添加第四應(yīng)力阻斷啞元擴(kuò)散區(qū)，其鄰近并且基本上平行于啞元禁止區(qū)的第 四邊緣，其中的第四應(yīng)力阻斷啞元擴(kuò)散區(qū)具有大約不比有源圖案第 一寬度短的 第五長(zhǎng)度。
4、 根據(jù)權(quán)利要求1的方法，在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟 和添加通用啞元擴(kuò)散區(qū)的步驟之間進(jìn)一步包括一個(gè)啞元區(qū)清除步驟。
5、 根據(jù)權(quán)利要求1的方法，其中第一應(yīng)力阻斷啞元擴(kuò)散區(qū)包括由間距分 隔的子區(qū)，其中每個(gè)間距的寬度小于第二長(zhǎng)度的25%,其中進(jìn)一步包括形成附 加應(yīng)力阻斷啞元擴(kuò)散區(qū)，其鄰近并平行于第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，其中附加應(yīng)力阻斷啞元擴(kuò)散區(qū)包括彼此間隔開的附加子區(qū)，并在其中附加子區(qū)與上述子 區(qū)不對(duì)齊。
6、 根據(jù)權(quán)利要求1的方法，其中有源層進(jìn)一步包括一個(gè)包括有附加擴(kuò)散 區(qū)的附加有源圖案，其中該方法還包括擴(kuò)大附加有源圖案從而形成附加啞元禁止區(qū)；和形成毗鄰該附加啞元禁止區(qū)的附加應(yīng)力阻斷啞元擴(kuò)散區(qū)，其中該附加應(yīng)力 阻斷啞元擴(kuò)散區(qū)平行于第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，并具有與第一應(yīng)力阻斷啞元 擴(kuò)散區(qū)不同的長(zhǎng)度。
7、 根據(jù)權(quán)利要求1的方法，其中，在整個(gè)芯片上添加應(yīng)力阻斷啞元擴(kuò)散 區(qū)的步驟過(guò)程中，應(yīng)力阻斷啞元擴(kuò)散區(qū)被添加在模擬MOS器件的有源區(qū)周圍， 并且基本上應(yīng)力阻斷啞元擴(kuò)散區(qū)不會(huì)添加在數(shù)字MOS器件的有源區(qū)周圍；且 其中應(yīng)力阻斷啞元擴(kuò)散區(qū)只形成在芯片上鄰近所有模擬MOS器件的所有目標(biāo) 擴(kuò)散區(qū)，而其中在臨近芯片上數(shù)字MOS器件的所有目標(biāo)擴(kuò)散區(qū)基本上沒有應(yīng) 力阻斷啞元擴(kuò)散區(qū)形成。
8、 一種在芯片上形成集成電路結(jié)構(gòu)的方法，該方法包括 從集成電路結(jié)構(gòu)的設(shè)計(jì)中提取有源層，其中有源層包括目標(biāo)擴(kuò)散區(qū)，包括基本上彼此垂直的第一和第二邊緣；和柵極電極帶，在目標(biāo)擴(kuò)散區(qū)上并且并行于第一邊緣； 擴(kuò)大目標(biāo)擴(kuò)散區(qū)從而形成啞元禁止區(qū)，包括 第三邊緣基本上平行于第一邊緣；和 第四邊緣基本上平行于第二邊緣；和 在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)，包括添加第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，其在啞元禁止區(qū)以外并且毗鄰第三 邊緣，其中第一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的第一縱向尺寸不比第一邊緣 的長(zhǎng)度短，其中第一縱向尺寸基本上對(duì)準(zhǔn)并平行于第一邊緣；以及添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其在啞元禁止區(qū)以外并且毗鄰第四 邊緣，第二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的第二縱向尺寸不比第二邊緣的長(zhǎng) 度短，第二縱向尺寸基本上對(duì)準(zhǔn)并平行于第二邊緣。
9、 根據(jù)權(quán)利要求8的方法，其中還包括，在整個(gè)芯片添加應(yīng)力阻斷啞元 擴(kuò)散區(qū)的步驟之后，在芯片的其余間隙中添加通用啞元擴(kuò)散區(qū)。
10、 根據(jù)權(quán)利要求8的方法，其中還包括，在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟和添加通用啞元擴(kuò)散區(qū)的步驟之間，去除應(yīng)力阻斷啞元擴(kuò)散區(qū)的 一部分。
11、 根據(jù)權(quán)利要求8的方法，其中，有源層進(jìn)一步包括非目標(biāo)擴(kuò)散區(qū)，并 在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟的過(guò)程中，沒有應(yīng)力阻斷啞元擴(kuò)散 區(qū)毗鄰于非目標(biāo)擴(kuò)散區(qū)添加。
12、 根據(jù)權(quán)利要求8的方法，其中第一應(yīng)力阻斷啞元擴(kuò)散區(qū)包括被間距分 開的子區(qū)，其中每個(gè)間距的寬度小于第一縱向尺寸的25%。
13、 根據(jù)權(quán)利要求8的方法，其中第一應(yīng)力阻斷啞元擴(kuò)散區(qū)的第一縱向尺 寸不同于第二應(yīng)力阻斷啞元擴(kuò)散區(qū)的第二縱向尺寸，其中第 一和第二縱向尺寸
14、 一種在芯片上形成集成電路結(jié)構(gòu)的方法，該方法包括 提供一個(gè)目標(biāo)擴(kuò)散區(qū)，包括具有第一長(zhǎng)度的第一邊緣；具有第二長(zhǎng)度的第二邊緣，其中第一和第二邊緣彼此垂直； 添加第一應(yīng)力阻斷啞元擴(kuò)散區(qū)，其毗鄰于第一邊緣，但與第一邊緣間隔開， 并且在它們之間不具有啞元擴(kuò)散區(qū)，其中第 一應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的縱向尺寸基本上不比第一長(zhǎng)度短；以及添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)，其毗鄰于第二邊緣，并與第二邊緣間隔開， 并且它們之間不具有啞元擴(kuò)散區(qū)，其中第二應(yīng)力阻斷啞元擴(kuò)散區(qū)具有的第二縱 向尺寸基本上不比第二長(zhǎng)度短，其中第一和第二縱向尺寸彼此垂直。
15、 根據(jù)權(quán)利要求14的方法，進(jìn)一步包括在添加第 一和第二應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟之后，在整個(gè)芯片上執(zhí)行去 除啞元擴(kuò)散區(qū)的步驟；和在去除步驟之后，在芯片的其余間隙中添加通用啞元擴(kuò)散區(qū)，其中該通用 啞元擴(kuò)散區(qū)具有與第一和第二應(yīng)力阻斷啞元擴(kuò)散區(qū)不同的尺寸。
全文摘要
本發(fā)明公開了一種用于減小器件性能漂移的啞元圖案設(shè)計(jì)。一種在芯片上形成集成電路結(jié)構(gòu)的方法，包括提取具有擴(kuò)散區(qū)的有源層；擴(kuò)大該有源圖案，形成具有彼此垂直的第一邊緣和第二邊緣的啞元禁止區(qū)；在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)，其中包括添加第一應(yīng)力阻斷啞元擴(kuò)散區(qū)鄰近于并且基本上平行于啞元禁止區(qū)的第一邊緣；以及添加第二應(yīng)力阻斷啞元擴(kuò)散區(qū)鄰近于并且基本上平行于啞元禁止區(qū)的第二邊緣。以及在整個(gè)芯片添加應(yīng)力阻斷啞元擴(kuò)散區(qū)的步驟之后，在芯片的其余間隙中添加通用啞元擴(kuò)散區(qū)。
文檔編號(hào)H01L21/8234GK101625997SQ20091013662
公開日2010年1月13日 申請(qǐng)日期2009年5月8日 優(yōu)先權(quán)日2008年5月8日
發(fā)明者李建毅, 楊勝杰, 郭建志, 魯立忠 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司