專利名稱：形成集成電路結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及用以分隔集成電路的隔離結(jié)構(gòu)的形成。
背景技術(shù)：
集成電路形成于半導(dǎo)體基底的表面上，其主要為硅基底。半導(dǎo)體元件間
通過接近基底表面的隔離結(jié)構(gòu)(isolation structure)而彼此隔離。隔離結(jié)構(gòu)包括 場氧化(field oxides)區(qū)及淺溝槽絕緣區(qū)(STI)。
場氧化區(qū)常使用硅的局部氧化(LOCOS)來形成。典型的工藝包括于基底 上毯覆式形成掩模層，并接著將掩模層圖案化以露出下方硅基底的部分區(qū) 域。接著，于含氧氣氛中進(jìn)行熱氧化(thermal oxidation)以將硅基底所露出的 部分氧化。接著，將掩模層移除。
隨著集成電路尺寸的縮小化，淺溝槽絕緣區(qū)還常用作隔離結(jié)構(gòu)。圖1顯 示一集成電路結(jié)構(gòu)的俯視圖，其包括金屬氧化物半導(dǎo)體元件(MOS元件)2與 12。金屬氧化物半導(dǎo)體元件2包括形成于有源區(qū)6上的多晶柵極(gate poly)4。 金屬氧化物半導(dǎo)體元件12包括形成于有源區(qū)16上的多晶柵極14。有源區(qū)6 與16借由淺溝槽絕緣區(qū)8而彼此分離，淺溝槽絕緣區(qū)8包括平行于金屬氧 化物半導(dǎo)體元件2與12的柵極長度方向(即源極至漏極的方向， source-to-drain direction)的淺溝槽絕緣條(STI strips)8p以及包括平行于柵極 寬度方向的淺溝槽絕緣條82。
淺溝槽絕緣區(qū)8的形成一般是在形成金屬氧化物半導(dǎo)體元件前進(jìn)行。在 隨后的高溫工藝步驟中(可能于高溫700。C下進(jìn)行)，由于淺溝槽絕緣區(qū)8與 有源區(qū)6與16之間的熱膨脹系數(shù)不同，會產(chǎn)生應(yīng)力。因此，淺溝槽絕緣區(qū)8 會將應(yīng)力導(dǎo)入有源區(qū)6與16，影響金屬氧化物半導(dǎo)體元件2與12的運(yùn)行。 此外，源極/漏極區(qū)的形成需要注入摻雜物(dopant implantation)。在有源區(qū)6 與16靠近淺溝槽絕緣區(qū)8的部分，摻雜濃度可能會因摻雜物擴(kuò)散進(jìn)入淺溝 槽絕緣區(qū)8而有所變動(dòng)(fluctuations)。使情況更糟糕的是， 一般而言，淺溝槽絕緣條8t的寬度Wl會大于淺溝 槽絕緣條82的寬度W2。這使得淺溝槽絕條82較容易產(chǎn)生孔洞。這會造成淺 溝槽絕緣條82在柵極長度方向所產(chǎn)生的應(yīng)力不利地改變。因此，業(yè)界亟需能 解決上述問題的方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種形成集成電路結(jié)構(gòu)的方法，以克服現(xiàn)有技術(shù) 的缺陷。
本發(fā)明提供一種形成集成電路結(jié)構(gòu)的方法，包括提供半導(dǎo)體基底，于半 導(dǎo)體基底中形成第一絕緣區(qū)，在形成第一絕緣區(qū)后，于半導(dǎo)體基底的表面形 成金屬氧化物半導(dǎo)體元件，其中形成金屬氧化物半導(dǎo)體元件的步驟包括形成 源極/漏極區(qū)，以及在形成金屬氧化物半導(dǎo)體元件后，于半導(dǎo)體基底中形成第 二絕緣區(qū)。
本發(fā)明還提供一種形成集成電路結(jié)構(gòu)的方法，包括提供半導(dǎo)體基底，形 成金屬氧化物半導(dǎo)體元件，包括半導(dǎo)體基底的頂表面形成柵極堆疊，于柵極 堆疊的側(cè)壁形成柵極間隙壁，形成鄰接于柵極間隙壁的源極/漏極區(qū)，以及于 源極/漏極區(qū)上形成硅化物區(qū)，蝕刻硅化物區(qū)的一部分與源極/漏極區(qū)的一部 分以形成溝槽，其中溝槽借由源極/漏極區(qū)的余留部分而與柵極間隙壁的外圍 分隔，且其中溝槽延伸至源極/漏極區(qū)的底部下方，以及于金屬氧化物半導(dǎo)體 元件上形成層間介電層，其中層間介電層延伸進(jìn)入溝槽而形成淺溝槽絕緣 區(qū)。
本發(fā)明實(shí)施例具有數(shù)個(gè)優(yōu)點(diǎn)。借著采取兩階段形成淺溝槽絕緣區(qū)，對于 鄰近淺溝槽絕緣區(qū)的金屬氧化物半導(dǎo)體元件所造成的不利應(yīng)力可減小。摻雜 濃度的變動(dòng)也可減小。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉
出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下


圖l顯示公知集成電路結(jié)構(gòu)的俯視圖，其中金屬氧化物半導(dǎo)體元件借由 淺溝槽絕緣區(qū)而彼此隔離。圖2A-圖8顯示本發(fā)明實(shí)施例中間工藝步驟的剖面圖與俯視圖。 圖9顯示一集成電路的俯視圖，其中淺溝槽絕緣區(qū)具有不規(guī)則形狀。 圖IO顯示本發(fā)明的一N型金屬氧化物半導(dǎo)體元件的實(shí)施例。 其中，附圖標(biāo)記說明如下
2、 12、 40、 42、 140、 142 金屬氧化物半導(dǎo)體元件；6、 16~有源區(qū)；4、 14 多晶柵極；8、 28、 74 淺溝槽絕緣區(qū)；82~淺溝槽絕緣條；Wl、 W2~ 寬度；18~芯片；20、 24~基底；22 埋層氧化層；34~墊層；36 硬掩模層； 30 溝槽襯層；32 介電材料；38 柵極電極條；44、 54~柵極；46、 48、 56、 48,、 482~源極/漏極區(qū);50、 52、 60、 45、 55、 52" 52廣硅化物區(qū)；47、 62、 57 應(yīng)力結(jié)構(gòu)；64~溝槽；66 接觸蝕刻停止層；70 層間介電層；72~接觸插 塞；80、 78~底部。
具體實(shí)施例方式
本發(fā)明實(shí)施例提供一種形成淺溝槽絕緣區(qū)及最終結(jié)構(gòu)(resulting structure) 的新穎方法。以下將說明本發(fā)明優(yōu)選實(shí)施例的中間工藝步驟。優(yōu)選實(shí)施例的 各種變化將接著討論。本發(fā)明的數(shù)個(gè)實(shí)施例與附圖之間，將使用相似標(biāo)號標(biāo) 示相似的元件。
圖2A及圖2B顯示半導(dǎo)體芯片18的剖面圖，其包括半導(dǎo)體基底20。在 一實(shí)施例中，如圖2A所示，半導(dǎo)體基底20由半導(dǎo)體材料的塊材所形成，例 如是硅。在另一實(shí)施例中，如圖2B所示，半導(dǎo)體芯片18具有絕緣層上覆硅 (semiconductor-on-insulator, SOI)結(jié)構(gòu)，半導(dǎo)體基底20位于埋層氧化層 (BOX)22上，而埋層氧化層22位于另一半導(dǎo)體層24上。
圖3A顯示在半導(dǎo)體芯片18中形成淺溝槽絕緣區(qū)28的俯視圖。在半導(dǎo) 體芯片18顯示于圖3A的區(qū)域中，形成有兩個(gè)平行的淺溝槽絕緣區(qū)28。圖 3B顯示圖3A中沿A-A'切線的剖面圖。本發(fā)明實(shí)施例的淺溝槽絕緣區(qū)28的 工藝將參照圖3B簡要地討論如下。首先，于基底20上形成墊層34與硬掩 模層36,并接著形成溝槽(將被淺溝槽絕緣區(qū)28所占據(jù)的空間)。溝槽可借 著各向異性等離子體蝕刻而形成，例如可使用含氟化合物(fluorine-containing chemicals)。在半導(dǎo)體芯片18具有絕緣層上覆硅結(jié)構(gòu)(SOI)時(shí)，溝槽的深度可 與半導(dǎo)體基底20的深度相同，因此后續(xù)將形成的淺溝槽絕緣區(qū)28將與埋層
6氧化層22實(shí)際接觸(physically contact)。
接著，可使用熱氧化法于溝槽中形成溝槽襯層(trench liners)30。因此， 溝槽襯層30可包括氧化硅，雖然也可使用其他的介電材料。接著，將介電 材料32填入溝槽的剩余部分中。介電材料32的填入可使用高密度等離子體 化學(xué)氣相沉積(HDPCVD)進(jìn)行。然而，也可使用其他常用的方法，例如高深 寬比工藝(high aspect-ratio process, HARP)、次壓化學(xué)氣相沉積(SACVD)、及 /或旋轉(zhuǎn)涂布(spin-on)。接著，可進(jìn)行化學(xué)機(jī)械研磨(CMP)工藝以移除硬掩模 層36上多余的介電材料32。接著，將硬掩模層36與墊層34移除，留下淺 溝槽絕緣區(qū)28于溝槽中。
接著，如圖4A與圖4B所示，形成柵極電極條38(及下方的柵極介電層， 未顯示于圖中)，其中柵極電極條38形成作最終金屬氧化物半導(dǎo)體元件40 與42的一部分。在圖4B所示的實(shí)施例中，金屬氧化物半導(dǎo)體元件40與42 是P型金屬氧化物半導(dǎo)體元件(PMOS)。在另一實(shí)施例中，如圖10所示，金 屬氧化物半導(dǎo)體元件，在圖10中標(biāo)示為金屬氧化物半導(dǎo)體元件140與142， 為N型金屬氧化物半導(dǎo)體元件(NMOS)。在又一實(shí)施例中，金屬氧化物半導(dǎo) 體元件40與42包括一 PMOS元件與一 NMOS元件。金屬氧化物半導(dǎo)體元 件40包括柵極44(其中一柵極電極條38的一部分)、源極/漏極區(qū)46與48(由 相應(yīng)的源極/漏極硅化物區(qū)50與52延伸至埋層氧化層22)、源極/漏極硅化物 區(qū)(source/drain silicide)50與52、以及選擇性地包括硅鍺應(yīng)力結(jié)構(gòu)(stressors)47 與62。金屬氧化物半導(dǎo)體元件42包括柵極54(其中一柵極電極條38的一部 分)、源極/漏極區(qū)48與56、源極/漏極硅化物區(qū)52與60、以及選擇性地包 括硅鍺應(yīng)力結(jié)構(gòu)57與62。金屬氧化物半導(dǎo)體元件40與42分享共同的源極/ 漏極區(qū)48、源極/漏極硅化物區(qū)52、及硅鍺應(yīng)力結(jié)構(gòu)62。也可于柵極44與 54上分別形成柵極硅化物區(qū)45與55。金屬氧化物半導(dǎo)體元件40與42的形 成細(xì)節(jié)為本技術(shù)領(lǐng)域的公知常識，在此不作贅述。如本領(lǐng)域普通技術(shù)人員所 周知，金屬氧化物半導(dǎo)體元件40與42的形成可包括數(shù)個(gè)高溫工藝，例如源 極/漏極區(qū)46、 48、與56的活化，及硅化物區(qū)50、 52、與60的形成。在高 溫工藝期間，溫度可能高達(dá)約70(TC。
請參照圖5，在進(jìn)行高溫工藝后，形成溝槽64以切進(jìn)基底20。在俯視 圖中，溝槽64垂直于淺溝槽絕緣區(qū)28(請參照圖6B，其中淺溝槽絕緣區(qū)74形成于溝槽64中)。當(dāng)半導(dǎo)體芯片18具有絕緣層上覆硅結(jié)構(gòu)時(shí)，溝槽64延 伸夠深，以至于露出埋層氧化層22。當(dāng)半導(dǎo)體芯片18是塊材基底時(shí)，溝槽 64延伸至低于源極/漏極區(qū)48的底部，例如延伸至相當(dāng)于淺溝槽絕緣區(qū)28 的深度。其中一溝槽64將每一共享的共同源極/漏極區(qū)48、源極/漏極硅化物 區(qū)52、及硅鍺應(yīng)力結(jié)構(gòu)62分隔成屬于金屬氧化物半導(dǎo)體元件40的第一部分， 以下標(biāo)"l"標(biāo)示，與屬于金屬氧化物半導(dǎo)體元件42的第二部分，以下標(biāo)"2" 標(biāo)示。既然溝槽64是在源極/漏極區(qū)48、源極/漏極硅化物區(qū)52、及硅鍺應(yīng) 力結(jié)構(gòu)62形成之后才形成，源極/漏極區(qū)48i與482以及源極/漏極硅化物區(qū) 52,與522頂表面的可皆包括大抵平坦的邊緣部分，特別是兩淺溝槽絕緣區(qū) 28之間中間位置中的邊緣部分(如圖6B所示)。相較于中間位置，源極/漏極 區(qū)48t與482以及源極/漏極硅化物區(qū)52i與52鄰接(adjoining)淺溝槽絕緣區(qū) 28的部分較不平坦，例如具有如圖6C所示的輪廓,其顯示沿著圖6B的C-C' 切線的剖面圖。
圖6A顯示接觸蝕刻停止層(CESL)66、層間介電層(ILD)70、及接觸插塞 72的形成。首先，毯覆式形成接觸蝕刻停止層66，并接著形成層間介電層 70。接觸蝕刻停止層66可以氮化硅或其他材料形成，例如氮氧化硅。如本 領(lǐng)域普通技術(shù)人員所周知，接觸蝕刻停止層66可對下方的金屬氧化物半導(dǎo) 體元件40與42導(dǎo)入應(yīng)力而增進(jìn)其載流子遷移率(carrier mobility)。層間介電 層70可包括氧化硅，可例如使用次壓化學(xué)氣相沉積(SACVD)形成?；蛘?， 層間介電層70可包括硼磷硅玻璃(boronphosphosilicate glass， BPSG)、磷硅 玻璃(PSG)、或其相似物。接觸蝕刻停止層66與層間介電層70的形成僅需 相對低溫，其中工藝溫度可為約45(TC或更低，例如約400°C。接觸蝕刻停 止層66與層間介電層70延伸進(jìn)入溝槽64。接觸蝕刻停止層66與層間介電 層70位于硅基底20頂表面下的部分將稱作淺溝槽絕緣區(qū)74。在其他實(shí)施例 中，在形成層間介電層70之前，可將介電材料填入溝槽64中以形成淺溝槽 絕緣區(qū)74，接著才形成接觸蝕刻停止層66與層間介電層70。在此情形中， 溝槽64中的介電材料可能與層間介電層70不同。
圖6B顯示圖6A的結(jié)構(gòu)的俯視圖，而圖6A為沿著圖6B中B-B，切線的 剖面。俯視圖顯示柵極電極條38跨越于淺溝槽絕緣區(qū)28上，而淺溝槽絕緣 區(qū)74不與任何柵極電極條交錯(cuò)。接著，如圖6A所示，于層間介電層70與接觸蝕刻停止層66中形成開 口(將由接觸插塞72占據(jù))以露出源極/漏極硅化物區(qū)50、 52、及60，以及硅 化物區(qū)45與55。接著，于開口中形成接觸插塞72。如本領(lǐng)域普通技術(shù)人員 所周知，接觸插塞72可包括鎢。
圖7A與圖7B進(jìn)一步顯示沿著圖6B的D-D，切線的剖面圖。圖7A顯示 形成于一絕緣層上覆硅(SOI)基底的實(shí)施例。淺溝槽絕緣區(qū)28的底部與淺溝 槽絕緣區(qū)74的底部(包括接觸蝕刻停止層66)皆延伸至埋層氧化層22，因而 彼此共平面(leveled to each other)。圖7B顯示淺溝槽絕緣區(qū)28形成于塊材基 底20中的實(shí)施例。在此情形中，淺溝槽絕緣區(qū)28的底部80可能高于、大 抵等高于、或低于淺溝槽絕緣區(qū)74的底部78。再者，可了解的是，淺溝槽 絕緣區(qū)28與74的主體部分(不包括淺溝槽絕緣襯壁與接觸蝕刻停止層66)可 為相同材料所形成，例如氧化硅，或者也可為不同的材料。同樣地，淺溝槽 絕緣區(qū)28與74的主體部分即使為相同的材料，也可使用不同的方法形成。 在此情形下，淺溝槽絕緣區(qū)28與74由于其不同特性，可仍能彼此區(qū)別。在 一實(shí)施例中，淺溝槽絕緣區(qū)74的主體部分具有低于淺溝槽絕緣區(qū)28的密度。
圖8顯示本發(fā)明另一實(shí)施例。在此實(shí)施例中，溝槽64(請參照圖5)的形 成與填充是在形成接觸蝕刻停止層66后進(jìn)行，但在形成層間介電層70之前。 因此，接觸蝕刻停止層66在形成溝槽64期間被蝕刻移除，因而最終淺溝槽 絕緣區(qū)74中不包括接觸蝕刻停止層66。
請參照圖9，淺溝槽絕緣區(qū)28及/或淺溝槽絕緣區(qū)74可能不是形成作長 方形圖案，且金屬氧化物半導(dǎo)體元件可能不完全被淺溝槽絕緣區(qū)圍繞。然而， 仍可應(yīng)用相同的教導(dǎo)，淺溝槽絕緣區(qū)上不具有柵極電極條的部分可使用與淺 溝槽絕緣區(qū)74相同的方法形成，且同時(shí)形成，而淺溝槽絕緣區(qū)上具有柵極 電極條的部分可使用與淺溝槽絕緣區(qū)28相同的方法形成，且同時(shí)形成?；?者，淺溝槽絕緣區(qū)具有長度方向(lengthwise direction)平行于鄰接金屬氧化物 半導(dǎo)體元件的源極至漏極方向(source-to-drain)的部分可使用與淺溝槽絕緣區(qū) 28相同的方法形成，且同時(shí)形成，而淺溝槽絕緣區(qū)具有長度方向不平行于(例 如，垂直于)鄰接金屬氧化物半導(dǎo)體元件的源極至漏極方向的部分可使用與淺 溝槽絕緣區(qū)74相同的方法形成，且同時(shí)形成。既然淺溝槽絕緣區(qū)74—般具 有小于淺溝槽絕緣區(qū)28的寬度，孔洞或其他類型的缺陷可能于淺溝槽絕緣
9區(qū)74中形成。然而，既然淺溝絕緣區(qū)74是在高溫工藝步驟進(jìn)行之后才形成， 缺陷將不會在平行于金屬氧化物半導(dǎo)體元件40與42的源極至漏極方向的方 向上造成不利的應(yīng)力。
圖10顯示本發(fā)明另一實(shí)施例。在此實(shí)施例中，N型金屬氧化物半導(dǎo)體 元件140與142在與P型金屬氧化物半導(dǎo)體元件40與42相同的基底上形成。 同樣地，淺溝槽絕緣區(qū)74可使用與顯示于圖6A及圖6B的淺溝槽絕緣區(qū)74 相同的方法形成，且同時(shí)形成。在另一實(shí)施例中， 一金屬氧化物半導(dǎo)體元件， 例如是P型金屬氧化物半導(dǎo)體元件被淺溝槽絕緣區(qū)28與74圍繞(如圖6B所 示)，而另一種類型的金屬氧化物半導(dǎo)體元件，例如是N型金屬氧化物半導(dǎo) 體元件在同一基底20上(在相同的半導(dǎo)體芯片18中)只被淺溝槽絕緣區(qū)28圍 繞。若施加至相鄰金屬氧化物半導(dǎo)體元件的源極至漏極方向的應(yīng)力對金屬氧 化物半導(dǎo)體元件的運(yùn)行是有益的，可使用此實(shí)施例。
本發(fā)明實(shí)施例具有數(shù)個(gè)優(yōu)點(diǎn)。借著采取兩階段形成(two-step formation) 淺溝槽絕緣區(qū)，對于鄰近淺溝槽絕緣區(qū)的金屬氧化物半導(dǎo)體元件所造成的不 利應(yīng)力可減小。摻雜濃度的變動(dòng)也可減小。
雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然而其并非用以限定本發(fā) 明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任 意的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍 為準(zhǔn)。
權(quán)利要求
1.一種形成集成電路結(jié)構(gòu)的方法，包括提供一半導(dǎo)體基底；于該半導(dǎo)體基底中形成一第一絕緣區(qū)；在形成該第一絕緣區(qū)后，于該半導(dǎo)體基底的一表面形成一金屬氧化物半導(dǎo)體元件，其中形成該金屬氧化物半導(dǎo)體元件的步驟包括形成一源極/漏極區(qū)；以及在形成該金屬氧化物半導(dǎo)體元件后，于該半導(dǎo)體基底中形成一第二絕緣區(qū)。
2. 如權(quán)利要求1所述的形成集成電路結(jié)構(gòu)的方法，其中該第二絕緣區(qū)的 底部不高于該源極/漏極區(qū)的底部。
3. 如權(quán)利要求1所述的形成集成電路結(jié)構(gòu)的方法，其中該第一絕緣區(qū)鄰' 接該源極/漏極區(qū)的一第一邊，而該第二絕緣區(qū)鄰接該源極/漏極區(qū)的一第二 邊。
4. 如權(quán)利要求3所述的形成集成電路結(jié)構(gòu)的方法，其中該第一邊平行于 該金屬氧化物半導(dǎo)體元件的源極至漏極方向，而該第二邊垂直于該金屬氧化 物半導(dǎo)體元件的源極至漏極方向。
5. 如權(quán)利要求1所述的形成集成電路結(jié)構(gòu)的方法，還包括形成一埋層氧 化層于該半導(dǎo)體基底下且鄰接該半導(dǎo)體基底，其中該第一絕緣區(qū)與該第二絕 緣區(qū)皆與該埋層氧化層接觸。
6. 如權(quán)利要求1所述的形成集成電路結(jié)構(gòu)的方法，其中該半導(dǎo)體基底是 一塊材基底，且其中該第一絕緣區(qū)與該第二絕緣區(qū)延伸進(jìn)入該半導(dǎo)體基底的 深度彼此不同。
7. 如權(quán)利要求1所述的形成集成電路結(jié)構(gòu)的方法，其中形成該第二絕緣 區(qū)的步驟包括在形成該源極/漏極區(qū)之后，自該金屬氧化物半導(dǎo)體元件的一柵極間隙壁 蝕刻移除該源極/漏極區(qū)的一部分以形成一溝槽；以及形成一層間介電層，其中該層間介電層延伸進(jìn)入該溝槽以形成該第二絕 緣區(qū)。
8. —種形成集成電路結(jié)構(gòu)的方法，包括提供一半導(dǎo)體基底；形成一金屬氧化物半導(dǎo)體元件，包括于該半導(dǎo)體基底的一頂表面形成一柵極堆疊； 于該柵極堆疊的一側(cè)壁形成一柵極間隙壁； 形成一源極/漏極區(qū)，鄰接于該柵極間隙壁；以及 于該源極/漏極區(qū)上形成一硅化物區(qū)；蝕刻該硅化物區(qū)的一部分與該源極/漏極區(qū)的一部分以形成一溝槽，其中 該溝槽借由該源極/漏極區(qū)的一余留部分而與該柵極間隙壁的一外圍分隔，且 其中該溝槽延伸至該源極/漏極區(qū)的底部下方；以及于該金屬氧化物半導(dǎo)體元件上形成一層間介電層，其中該層間介電層延 伸進(jìn)入該溝槽而形成一淺溝槽絕緣區(qū)。
9. 如權(quán)利要求8所述的形成集成電路結(jié)構(gòu)的方法，還包括于形成該溝槽 之前，于該硅化物區(qū)與該層間介電層之間形成一接觸蝕刻停止層，其中形成 該溝槽的步驟包括蝕刻部分該接觸蝕刻停止層。
10. 如權(quán)利要求8所述的形成集成電路結(jié)構(gòu)的方法，還包括于形成該溝 槽之后，于該硅化物區(qū)與該層間介電層之間形成一接觸蝕刻停止層，其中該 接觸蝕刻停止層延伸進(jìn)入該溝槽。
11. 如權(quán)利要求8所述的形成集成電路結(jié)構(gòu)的方法，其中該淺溝槽絕緣 區(qū)鄰接該源極/漏極區(qū)的一第一邊，且其中還包括于形成該金屬氧化物半導(dǎo)體 元件之前形成一額外的淺溝槽絕緣區(qū)。
12. 如權(quán)利要求11所述的形成集成電路結(jié)構(gòu)的方法，其中該額外的淺溝 槽絕緣區(qū)鄰接該源極/漏極區(qū)的一第二邊，且其中該第二邊垂直于該第一邊。
13. 如權(quán)利要求11所述的形成集成電路結(jié)構(gòu)的方法，其中該淺溝槽絕緣 區(qū)與該額外的淺溝槽絕緣區(qū)包括一相同的介電材料，且其中形成該額外的淺 溝槽絕緣區(qū)的步驟與形成該層間介電層的步驟是使用不同的方法進(jìn)行。
14. 如權(quán)利要求11所述的形成集成電路結(jié)構(gòu)的方法，其中該淺溝槽絕緣 區(qū)與該額外的淺溝槽絕緣區(qū)包括不同的介電材料。
15. 如權(quán)利要求8所述的形成集成電路結(jié)構(gòu)的方法，其中該淺溝槽絕緣 區(qū)向下延伸接觸至該半導(dǎo)體基底下的一埋層氧化層。
全文摘要
本發(fā)明提供一種形成集成電路結(jié)構(gòu)的方法，該方法包括提供半導(dǎo)體基底，于半導(dǎo)體基底中形成第一絕緣區(qū)，在形成第一絕緣區(qū)后，于半導(dǎo)體基底的表面形成金屬氧化物半導(dǎo)體元件，其中形成金屬氧化物半導(dǎo)體元件的步驟包括形成源極/漏極區(qū)，以及在形成金屬氧化物半導(dǎo)體元件后，于半導(dǎo)體基底中形成第二絕緣區(qū)。本發(fā)明借著采取兩階段形成淺溝槽絕緣區(qū)，對于鄰近淺溝槽絕緣區(qū)的金屬氧化物半導(dǎo)體元件所造成的不利應(yīng)力可減小，摻雜濃度的變動(dòng)也可減小。
文檔編號H01L21/02GK101593718SQ20091013547
公開日2009年12月2日 申請日期2009年4月28日 優(yōu)先權(quán)日2008年5月27日
發(fā)明者馮家馨 申請人:臺灣積體電路制造股份有限公司