專利名稱：半導體裝置及其制造方法
技術(shù)領域：
本發(fā)明涉及半導體裝置及其制造方法，特備涉及具有柵極電極的半 導體裝置及其制造方法。
背景技術(shù)：
近年來，在家電制品和產(chǎn)業(yè)用電力裝置等領域中使用逆變器
(inverter)裝置。逆變器裝置通常具有用于進行正變換的變流器部分 (converter portion );和用于進4亍逆變才灸的逆變器部分(inverter portion )。 在正變換中，從商用電源等得到的交流電壓被變換為直流電壓。該直流 電壓通過逆變換被變換為所希望的交流電壓。
優(yōu)選逆變器部分的主電源元件具有快的開關(guān)速度。因此，主要使用 通過柵極電極進行控制的MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導體場效應晶體管)或IGBT(Insulated Gate Bipolar Transistor,絕緣柵雙極晶體管)，而不是雙極晶體管。為了 使開關(guān)進 一 步高速化，例如在文獻B丄Baliga, "Switching Speed Enhancement in Insulated Gate Transistors by Electron Irradiation", IEEE Transactions on Electron Devices, Vol. ED-31， No.l2(1984), pp.1790 -1795中公開的那樣，有時進行電子束照射。
與MOSFET相比，IGBT能夠抑制導通電阻。由此，IGBT能夠用 于更大容量的逆變器裝置。為了得到該特征，例如在日本專利申請2008 -053752號公報中公開的那樣，IGBT具有將MOSFET和雙極晶體管復 合化了的結(jié)構(gòu)。
雖然如上述那樣IGBT與MOSFET相比能夠抑制導通電阻，但是存 在具有更復雜的結(jié)構(gòu)的問題。
發(fā)明內(nèi)容
本發(fā)明正是鑒于上述問題而完成的，其目的在于提供一種柵極電極 型的、并且通過簡潔的結(jié)構(gòu)就能夠抑制導通電阻的半導體裝置，以及其 制造方法。本發(fā)明的半導體裝置具有第一和笫二n型區(qū)域；p型區(qū)域；柵極 電極；以及第一和第二電極。p型區(qū)域設置在第一 n型區(qū)域上。第二n 型區(qū)域通過p型區(qū)域與第一n型區(qū)域隔開，設置在p型區(qū)域上。柵極電 極隔著柵極絕緣膜設置在p型區(qū)域上。柵極電極用于在第一和第二n型 區(qū)域之間形成n溝道。第一電極與p型區(qū)域和第二n型區(qū)域的每一個電 連接。第二電極以通過第一n型區(qū)域與p型區(qū)域隔開，并且至少一部分 與第一n型區(qū)域相接的方式設置在第一n型區(qū)域上。第二電極由金屬或 合金的任何一種構(gòu)成，用于向第一n型區(qū)域注入空穴。 本發(fā)明的半導體裝置的制造方法，具備以下工序。 首先，準備具有第一n型區(qū)域的半導體襯底。在第一n型區(qū)域上形 成p型區(qū)域。以通過p型區(qū)域與第一n型區(qū)域隔開的方式，在p型區(qū)域 上形成第二n型區(qū)域。隔著柵極絕緣膜，在p型區(qū)域上形成用于在第一 和第二n型區(qū)域之間形成n溝道的柵極電極。以與p型區(qū)域和第二n型 區(qū)域的每一個電連接的方式形成第一電極。將由金屬和合金的任何一種 構(gòu)成的、用于向第一n型區(qū)域注入空穴的第二電極，以通過第一n型區(qū) 域與p型區(qū)域隔開、并且至少一部分與第一n型區(qū)域相接的方式在第一 n型區(qū)域上形成。
根據(jù)本發(fā)明的半導體裝置及其制造方法，即使不設置用于注入空穴 的p型區(qū)域，也能夠通過第二電極向第一n型區(qū)域注入空穴。由此，能 夠通過簡潔的結(jié)構(gòu)抑制導通電阻。
本發(fā)明的上述和其它的目的、特征、方面、以及優(yōu)點，通過與附圖 相關(guān)地理解的關(guān)于本發(fā)明的下面的詳細的說明就能清楚了。
圖1是概略地表示本發(fā)明的實施方式1的半導體裝置的結(jié)構(gòu)的部分 剖面圖。
圖2是表示使用圖1的半導體裝置的逆變器電路的例子的圖。 圖3是概略地表示比較例的半導體裝置的結(jié)構(gòu)的部分剖面圖。 圖4是示意地表示比較例的半導體裝置的導通電壓和斷開速度的關(guān) 系的圖。
圖5是概略地表示本發(fā)明的實施方式2的半導體裝置的結(jié)構(gòu)的剖面圖。圖6 ~圖16是以工序順序概略地表示本發(fā)明的實施方式2中的半導 體裝置的制造工序的第一-第十一工序的剖面圖。
圖17是概略地表示本發(fā)明的實施例和比較例的集電極/發(fā)射極間電 壓和集電極電流密度的關(guān)系的圖。
圖18是概略地表示在本發(fā)明的實施例中功函數(shù)WF為5.2eV的情況 下的集電極電流與集電極/發(fā)射極間電壓的各自的斷開波形的圖。
圖19是概略地表示在本發(fā)明的實施例中功函數(shù)WF為5.0eV的情況 下的集電極電流與集電極/發(fā)射極間電壓的各自的斷開波形的圖。
圖20是概略地表示在比較例中在載流子壽命在從10ps到0.2ns的 范圍中變更的情況下的集電極/發(fā)射極間電壓和集電極電流密度的關(guān)系 的圖。
圖21是概略地表示在比較例中載流子壽命為10ps的情況下的集電 極電流與集電極/發(fā)射極間電壓的各自的斷開波形的圖。
圖22是概略地表示在比較例中栽流子壽命為.2ns的情況下的集電 極電流與集電極/發(fā)射極間電壓的各自的斷開波形的圖。
圖23是概略地表示在本發(fā)明的實施例中，在功函數(shù)為5.2eV的情 況下的載流子狀態(tài)的圖。
圖24是圖23的右端的擴大圖。
圖25是概略地表示在本發(fā)明的實施例中，在功函數(shù)為5.1eV的情 況下的栽流子狀態(tài)的圖。
圖26是圖25的右端的擴大圖。
圖27是概略地表示在本發(fā)明的實施例中，在功函數(shù)為5.0eV的情 況下的載流子狀態(tài)的圖。
圖28是圖27的右端的擴大圖。
圖29是概略地表示在本發(fā)明的實施例中，在功函數(shù)為4.9eV的情 況下的載流子狀態(tài)的圖。
圖30是圖29的右端的擴大圖。
圖31是概略地表示在本發(fā)明的實施例中，在功函數(shù)為4.8eV的情 況下的栽流子狀態(tài)的圖。
圖32是圖31的右端的擴大圖。
圖33是概略地表示在本發(fā)明的實施例中，在功函數(shù)為4.7eV的情 況下的載流子狀態(tài)的圖。
7圖34是圖33的右端的擴大圖。
圖35是概略地表示用于對本發(fā)明的實施例的現(xiàn)象進行研究而使用 的二極管的結(jié)構(gòu)的剖面圖。
圖36是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二級管中，在功函數(shù)為5.2eV、 5.1eV、 5.0eV、 4.9eV、 4.8eV、及4.7eV 的情況下的陽極電壓和陽極電流的關(guān)系的圖。
圖37是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為5.2eV的情況下的載流子狀態(tài)的圖。
圖38是圖37的左端的擴大圖。
圖39是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為5. leV的情況下的栽流子狀態(tài)的圖。 圖40是圖39的左端的擴大圖。
圖41是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為5.0 e V的情況下的栽流子狀態(tài)的圖。 圖42是圖41的左端的擴大圖。
圖43是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為4. 9eV的情況下的栽流子狀態(tài)的圖。 圖44是圖43的左端的擴大圖。
圖45是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為4.8eV的情況下的栽流子狀態(tài)的圖。 圖46是圖45的左端的擴大圖。
圖47是概略地表示在為了研究本發(fā)明的實施例中的現(xiàn)象而使用的 二極管的肖特基電極的功函數(shù)為4.7 e V.的情況下的栽流子狀態(tài)的圖。 圖48是圖47的左端的擴大圖。
具體實施例方式
下面，基于附圖對本發(fā)明的實施方式進行說明。 實施方式1
參照圖1,本實施方式的半導體裝置是絕緣柵型晶體管TR。絕緣柵 型晶體管TR具有n-區(qū)域1 (第一n型區(qū)域)；n型發(fā)射極區(qū)域3 (第 二n型區(qū)域)；p基區(qū)2;緣膜5。
n-區(qū)城1是n型硅襯底。不對該n-區(qū)域1進行用于降低栽流子壽 命的電子束照射。
由p基區(qū)2和p+接觸區(qū)域4構(gòu)成的p型區(qū)域設置在n-區(qū)域1上。 在該p型區(qū)域中，p基區(qū)2和p+接觸區(qū)域4分別位于n-區(qū)域1 一側(cè)和 發(fā)射極電極6—側(cè)。P+接觸區(qū)域4是比p基區(qū)2濃度高的雜質(zhì)區(qū)域。
n型發(fā)射極區(qū)域3通過p基區(qū)2與n -區(qū)域1隔開，設置在p基區(qū)2上。
柵極電極8以能夠在n-區(qū)域1和n型發(fā)射極區(qū)域3之間形成n溝 道的方式，隔著柵極絕緣膜7設置在11-區(qū)域l、 p基區(qū)2、和n型發(fā)射 極區(qū)域3上。柵極電極8例如由多晶硅構(gòu)成。此外，本實施方式的柵極 電極具有溝槽柵極(trench gate)結(jié)構(gòu)。即，柵極電極8隔著柵極絕緣 膜7在溝槽內(nèi)形成。該溝槽貫通n型發(fā)射極區(qū)域3和p基區(qū)2到達n-區(qū)域1。
發(fā)射極電極6與p+接觸區(qū)域4和n型發(fā)射極區(qū)域3的每一個電連接。
集電極電極U以通過n-區(qū)域1與p基區(qū)2隔開、并且至少一部分 與n-區(qū)域l相接的方式，設置在n-區(qū)域1上。優(yōu)選在集電極電極ll 和n -區(qū)域1之間不設置由p型半導體構(gòu)成的區(qū)域。
集電極電極11由金屬或合金的任何一種構(gòu)成，具有向n-區(qū)域1注 入空穴的功能。為了充分地進行空穴的注入，集電極電極11具有4.8eV 以上的功函數(shù)。此外，優(yōu)選集電極電極11具有不足5.3eV的功函數(shù)。
作為具有4.8eV以上且不足5.3eV的功函數(shù)的材料，例如能夠使用 硅化鉑(PtSi)。再有，在n -區(qū)域1上設置硅化鉑層，進而在該硅化 鉑層上設置其他的層也可。作為這樣的層的材料，例如有Ti/Ni/Au等的 層疊材料等。
層間絕緣膜5對發(fā)射極電極6和柵極電極8之間進行絕緣。 再有，在絕緣柵型晶體管TR中，作為用于分別得到p型和n型的 導電型的雜質(zhì)，例如能夠使用硼和砷。
接著，對絕緣柵型晶體管TR的基本工作進行說明。 第一，對接通(turn on)工作進4亍說明。以集電極電極11的電位 變得比發(fā)射極電極6的電位高的方式，對發(fā)射極電極6和集電極電極11 之間施加規(guī)定的電壓。在該狀態(tài)下，柵極電極8被施加閾值以上的正偏壓。由此，絕緣柵型晶體管TR向正方向?qū)ā?br>
第二，對斷開工作進行說明。柵極電極8被施加負偏壓。于是耗盡 層從p基區(qū)2向n-區(qū)域延伸，由此保持耐受電壓。
參照圖2,該逆變器電路是全橋電路，具有絕緣柵型晶體管TR和 續(xù)流二極管DD和電感性負栽LD。電感性負載LD連接在上下臂(arm ) 的中間電位點，在正方向和負方向這兩個方向上流過電流。因此，流到 電感性負載LD的電流從負栽連接端起，或返回高電位的電源側(cè)，或流 到接地側(cè)。由此，連接有用于使流到電感性負載LD的大電流在電感性 負載LD和臂的閉合電路回流的續(xù)流二極管DD。
參照圖3，本比較例的半導體裝置是絕緣柵型雙極晶體管TRZ。絕 緣柵型雙極晶體管TRZ在n-區(qū)域1上具有n型的緩沖區(qū)域91; p型 的集電極區(qū)域92;集電極電極UZ。 p型集電極區(qū)域92具有作為向n-區(qū)域的空穴的供給源的功能。
參照圖4,導通電壓Vce(sat)和斷開速度Tf是大約反比例的關(guān)系。 為了抑制絕緣柵型雙極晶體管TRZ的斷開速度Tf，例如進行用于降低 載流子壽命的向n-區(qū)域1的電子束照射。
根據(jù)本實施方式，絕緣柵型晶體管TR (圖1 )與絕緣柵型雙極晶體 管TRZ(圖3)不同，不需要設置p型的集電極區(qū)域92 (圖3)。由此 結(jié)構(gòu)被簡潔化。
此外在接通中，為了 n-區(qū)域l的電導率調(diào)制，從集電極電極ll(圖 1 )向n-區(qū)域1注入空穴。由此，n-區(qū)域l的電阻降低，因此能夠抑 制絕緣柵型晶體管TR的導通電阻。
此外，因為集電極電極11具有4.8eV以上的功函數(shù)，所以能夠充 分地進行向n-區(qū)域1的空穴的注入。由此，能夠充分地抑制絕緣柵型 晶體管TR的導通電阻。
此外，集電極電極11具有不足5.3eV的功函數(shù)。由此，即使不進 行用于降低載流子壽命的向n-區(qū)域1的電子束照射，也能夠使斷開速 度變快。即，能夠高速地進行斷開工作。由此，不進行電子束照射的量 的工序被簡潔化。
此外，作為集電極電極11的材料使用硅化柏。由此能夠形成具有 4.8eV以上且不足5.3eV的功函數(shù)的集電極電極11。
此外，因為柵極電極8具有溝槽柵極結(jié)構(gòu)，所以與平面柵極結(jié)構(gòu)相比能夠降低導通電阻。
此外，在發(fā)射極電極6和p基區(qū)2之間，設置有比p基區(qū)2濃度高 的p+接觸區(qū)域4。由此，發(fā)射極電極6的接觸電阻變低，因此能夠降低 導通電阻。
此外，優(yōu)選在集電極電極11和n-區(qū)域1之間不設置由p型半導體 構(gòu)成的區(qū)域。由此，不需要在n-區(qū)域1上的集電極電極11 一側(cè)形成由 p型半導體構(gòu)成的區(qū)域的工序。由此，不需要在n-區(qū)域1的集電極電 極11 一側(cè)對p型的導電型雜質(zhì)進行注入/擴散的工序，因此能夠使制造 工序簡潔化。
實施方式2
參照圖5，本實施方式的半導體裝置是絕緣柵型晶體管TRV,具有 與實施方式1的絕緣柵型晶體管TR (圖1 )幾乎同樣的結(jié)構(gòu)。此外，絕 緣柵型晶體管TRV具有絕緣膜77V和層間絕緣膜55v的層疊膜。該層 疊膜使n -區(qū)域1和發(fā)射極電極6絕緣。
再有，關(guān)于上述之外的結(jié)構(gòu)，由于與上述的實施方式1的結(jié)構(gòu)大致 相同，所以對相同或?qū)囊刭x予相同的標號，不重復其說明。
接著對本發(fā)明的實施方式2的半導體裝置的制造工序進行說明。參 照圖6，準備具有n-區(qū)域1的n型硅襯底。
參照圖7，在n-區(qū)域1上形成抗蝕劑圖案21。通過將抗蝕劑圖案 21作為掩膜而使用的雜質(zhì)注入II,有選擇地將p型的導電型雜質(zhì)(圖中 X)注入到n-區(qū)域l上。該雜質(zhì)例如是硼(B)。接著除去抗蝕劑圖案 21。
參照圖8，通過上述雜質(zhì)擴散，在n-區(qū)域1上形成p基區(qū)2。 參照圖9，在n-區(qū)域l和p基區(qū)2上形成抗蝕劑圖案22。通過將
抗蝕劑圖案22作為掩膜而使用的雜質(zhì)注入12，有選擇地將n型的導電
型雜質(zhì)(圖中X)注入到p基區(qū)2上。該雜質(zhì)例如是砷(As)。接著除
去抗蝕劑圖案22。
參照圖10，通過擴散和激活上述雜質(zhì)，在p基區(qū)2上形成n型的發(fā)
射極區(qū)域3。
參照圖11,在包括n-區(qū)域l和p基區(qū)2和n型發(fā)射極區(qū)域3的表 面25上，形成貫通p基區(qū)2和n型發(fā)射極區(qū)域3的每一個并到達n-區(qū)
ii域l的溝槽。接著形成對該表面和溝槽內(nèi)面進行覆蓋的絕緣膜77。
參照圖12，通過隔著絕緣膜77在溝槽內(nèi)填充導電體的多晶硅，形 成柵極電極8。接著形成層間絕緣膜(在圖12中未圖示)。該層間絕緣 膜和絕緣膜77的層疊膜被構(gòu)圖。
參照圖13，通過上述構(gòu)圖，使p基區(qū)2和n型發(fā)射極區(qū)域3露出， 并且形成覆蓋柵極電極8的層間絕緣膜55v。此外從絕緣膜77形成柵極 絕緣膜7、和絕緣膜77v。
參照圖14，通過將使p基區(qū)2露出的抗蝕劑圖案23作為掩膜而使 用的雜質(zhì)注入I3，有選擇地將p型的導電型雜質(zhì)(圖中X)注入到p基 區(qū)2上。該雜質(zhì)例如是硼(B)。接著除去抗蝕劑圖案23。
參照圖15,通過使上述雜質(zhì)激活，在p基區(qū)2上形成p+接觸區(qū)域4。
參照圖16，以電連接n型發(fā)射極區(qū)域3和p+接觸區(qū)域4的每一個 的方式，形成發(fā)射極電極6。
再次參照圖5,以通過n-區(qū)域1與p基區(qū)2隔開的方式形成集電 極電極ll。具體地，首先通過濺射法在n-區(qū)域1上形成鉑(Pt)層。 接著進行熱處理，從而以通過濺射法形成的鉑和n-區(qū)域1包含的硅發(fā) 生硅化，形成硅化鈾層。
再有，代替上述那樣通過熱處理進行硅化的方法，能夠通過濺射法 或蒸鍍法直接成膜硅化鉑層。
通過以上方式得到本實施方式的絕緣柵型晶體管TRV。
實施例
以下，舉出實施例對本發(fā)明進行更詳細地說明。本發(fā)明并不被限定 于此。
作為本發(fā)明的實施例，對絕緣柵型晶體管TR(圖l)的集電極電極 11的功函數(shù)WF是4.8 5.2eV的情況下的模擬結(jié)果進行說明。此外，作 為比較例，對絕緣柵型晶體管TR(圖1)的集電極電極11的功函數(shù) WF是4.2 ~ 4.6eV的情況、以及絕緣柵型雙極晶體管TRZ (圖3 )的情 況的模擬結(jié)果進行說明。
參照圖17,對于在絕緣柵型晶體管TR (圖1)的集電極電極ll的 功函數(shù)WF在4.8 ~ 5.2eV的范圍中變更的情況下，集電極/發(fā)射極間電壓 Vc和集電極電流密度Jc的關(guān)系進行了模擬。在功函數(shù)WF從4.2eV增加到4.6eV的情況下，沒有觀察到集電極電流密度Jc的變化。在功函數(shù) WF從4.6eV增加到4.8eV的情況下，觀察到集電極電流密度Jc顯著地 增大。在功函數(shù)WF從4.8eV增加到4.9eV的情況下，觀察到集電極電 流密度Jc更顯著地增大。進而隨著使功函數(shù)WF增大到5.2eV,集電極 電流密度Jc增大。即，通過使功函數(shù)WF為4.8eV以上，絕緣柵型晶體 管TR的導通電阻被顯著地抑制，在4.9eV以上被更顯著地抑制。參照圖18及圖19，分別在功函數(shù)WF為5.2eV (圖18)和5.0eV (圖19)的情況下，在栽流子壽命為l(His的設定下進行了斷開時間的 模擬。通過將栽流子壽命設定為10網(wǎng)，假設不進行電子束照射那樣的載 流子壽命控制的情況。根據(jù)模擬的結(jié)果，在功函數(shù)WF為5.2eV和5.0eV 的情況下，斷開時間分別為2ilis和0.2ps。主要參照圖20,對于作為比較例的絕緣柵型雙極晶體管TRZ(圖3) 的n -區(qū)域1的載流子壽命在10ms~0.2hs的范圍中變更的情況，對集電 極/發(fā)射極間電壓Vc和集電極電流密度Jc的關(guān)系進行了模擬。當通過電 子束照射等，栽流子壽命從10ps下降到0.2ns時，集電極電流密度Jc 下降。參照圖20-圖22,對于作為比較例的絕緣柵型雙極晶體管TRZ(圖 3)的載流子壽命分別為l(His(圖21)和0.2ps (圖22)的情況，進行斷開 時間的模擬。根椐模擬的結(jié)果，在載流子壽命為10ps的情況下，集電 極電流密度Jc^00A/平方cm，由此集電極/發(fā)射極間電壓Vc-0.8V左右 (圖20),斷開時間為5ps左右(圖21)。此外，在通過電子束照射 等，載流子壽命從10ns下降到0.2ps的情況下，集電極電流密度Jc=100A/ 平方cm，由此集電極/發(fā)射極間電壓Vc-2.7V左右(圖20)，斷開時間 為0.2ps左右(圖22)。由此，在不進行通過電子束照射等的栽流子壽命的抑制處理的情況 下，比較例的絕緣柵型雙極晶體管TRZ (圖3)的斷開時間是5ps (圖 21)，與本實施例相比斷開需要較長時間。因此，為了在絕緣柵型雙極 晶體管TRZ (圖3)實現(xiàn)與本實施例的斷開時間相同程度的斷開時間， 在其制造工序中需要栽流子壽命的抑制處理。由于該處理，制造工序變 得更復雜。接著，使用圖23~24，對絕緣柵型晶體管TR (圖1 )的功函數(shù)WF 和栽流子分布的關(guān)系進行說明。圖中，界面S1和界面S2分別表示與絕緣柵型晶體管TR(圖l)的 半導體區(qū)域的發(fā)射極電極6的界面位置、和與集電極電極11的界面位 置。此外，縱軸的log n以對數(shù)刻度分別表示空穴濃度、電子濃度、以 及雜質(zhì)濃度。在圖中，空穴濃度、電子濃度、以及雜質(zhì)濃度分別以實線、 虛線、以及點劃線表示。參照圖23 圖32,在本實施例的情況下，即功函數(shù)WF為4.8eV~ 5.2eV的情況下，從界面S2到n-區(qū)域1的內(nèi)部發(fā)生了空穴(圖中實線 h)?？梢哉J為該空穴對n-區(qū)域1的電導率調(diào)制進行了賦予。參照圖33和圖34，在比較例的情況下，即功函數(shù)WF為4.7eV的 情況下，從界面S2到n-區(qū)域l的內(nèi)部沒有發(fā)生空穴(圖中實線h)。 由此可以認為在n-區(qū)域l中沒有產(chǎn)生電導率調(diào)制。根據(jù)上述的絕緣柵型晶體管TR的栽流子分布的模擬結(jié)果，可知功 函數(shù)WF-4.8eV的值是在n-區(qū)域1內(nèi)是否存在空穴的臨界點。換句話 說，可知功函數(shù)WF-4.8eV是在絕緣柵型晶體管TR將空穴作為載流子 利用的情況下，實現(xiàn)低導通電阻的臨界點。接著，為了理解本實施例的現(xiàn)象，對關(guān)于具有比絕緣柵型晶體管 TR簡單的結(jié)構(gòu)的二極管進行的模擬的結(jié)果進行說明。主要參照圖35,該二極管具有n-區(qū)域ls;肖特基電極lis;以 及n+電極3s。肖特基電極lis和n+電極3s分別形成在n-區(qū)域ls的兩 端上。肖特基電極lis由與集電極電極11 (圖1 )相同的材料構(gòu)成，具 有作為陽極電極的功能。此外n+層3s具有作為陰極電極的功能。參照圖36，對于肖特基電極lis的功函數(shù)WF在4.7eV~5.2eV的 范圍進行變更的情況，對陽極電壓Va和陽極電流密度Ja的關(guān)系進行了 模擬。在功函數(shù)WF從4.7eV增加到4.8eV的情況下，可以觀察到陽極 電流密度Ja顯著地增大。在功函數(shù)WF從4.8eV增加到4.9eV的情況下， 可以觀察到陽極電流密度Ja更顯著地增大。進而隨著使功函數(shù)WF增加 到5.2eV，陽極電流密度Ja增大。即，通過使功函數(shù)WF為4.8eV以上， 正方向的電壓下降被顯著地抑制，在4.9eV以上被更顯著地抑制?？梢?認為該電壓下降的抑制是通過電導率調(diào)制而產(chǎn)生的。接著，參照圖37~圖48,對上迷二極管的功函數(shù)WF與載流子分 布的關(guān)系進行說明。圖中，位置A和位置B分別對應于二極管(圖35 )的位置A和位參照圖37~圖46，在功函數(shù)WF為4.8eV 5.2eV的情況下，在肖 特基電極lls的肖特基勢壘的位置，n-區(qū)域ls從n型反轉(zhuǎn)為p型，從 位置A到n -區(qū)域ls的內(nèi)部發(fā)生空穴(圖中實線h)?？梢哉J為該空穴 對電導率調(diào)制進行了賦予。參照圖47和圖48,在功函數(shù)WF為4.7eV的情況下，從位置A到 n-區(qū)域Is的內(nèi)部沒有發(fā)生空穴(圖中實線h)。由此可以認為在n-區(qū) 域Is中沒有產(chǎn)生電導率調(diào)制。對本發(fā)明進行了詳細地說明，但這不過僅是用于例示，并不是限定， 可以很明顯地理解本發(fā)明的范圍是通過本技術(shù)方案所要求的范圍來解 釋的。
權(quán)利要求
1.一種半導體裝置，具備第一n型區(qū)域；p型區(qū)域，設置在所述第一n型區(qū)域上；第二n型區(qū)域，通過所述p型區(qū)域與所述第一n型區(qū)域隔開，設置在所述p型區(qū)域上；柵極電極，隔著柵極絕緣膜設置在所述p型區(qū)域上，用于在所述第一和第二n型區(qū)域之間形成n溝道；第一電極，與所述p型區(qū)域和所述第二n型區(qū)域的每一個電連接；以及第二電極，以通過所述第一n型區(qū)域與所述p型區(qū)域隔開，并且至少一部分與所述第一n型區(qū)域相接的方式設置在所述第一n型區(qū)域上，由金屬和合金的任何一種構(gòu)成，用于對所述第一n型區(qū)域注入空穴。
2. 根據(jù)權(quán)利要求1所迷的半導體裝置，其中，所述第二電極具有 4.8eV以上的功函數(shù)。
3. 根據(jù)權(quán)利要求1所述的半導體裝置，其中，所述第二電極包含硅 化鈾層。
4. 根據(jù)權(quán)利要求1所述的半導體裝置，其中，在所述第二電極和所 述第一 n型區(qū)域之間沒有設置p型半導體構(gòu)成的區(qū)域。
5. 根椐權(quán)利要求1所述的半導體裝置，其中，所述柵極電極具有溝 槽柵極結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求1所述的半導體裝置，其中，所述p型區(qū)域包含 第一p型區(qū)域，位于所述第一n型區(qū)域側(cè)；以及 第二p型區(qū)域，位于所述第一電極側(cè)，并且比所述第一p型區(qū)域濃度高。
7. —種半導體裝置的制造方法，其中，具備 準備具有第一 n型區(qū)域的半導體襯底的工序； 在所述第一 n型區(qū)域上形成p型區(qū)域的工序；以通過所述p型區(qū)域與所迷第一n型區(qū)域隔開的方式，在所述p型 區(qū)域上形成第二 n型區(qū)域的工序；隔著柵極絕緣膜，在所述p型區(qū)域上形成用于在所述第一和第二 n 型區(qū)域之間形成n溝道的柵極電極的工序；以與所述p型區(qū)域和所述第二n型區(qū)域的每一個電連接的方式形成 第一電極的工序；以及將由金屬和合金的任何一種構(gòu)成的、用于向所述第一 n型區(qū)域注入 空穴的第二電極，以通過所述第一n型區(qū)域與所述p型區(qū)域隔開、并且 至少一部分與所述第一n型區(qū)域相接的方式在所述第一n型區(qū)域上形成 的工序。
8. 根椐權(quán)利要求7所述的半導體裝置的制造方法，其中，所述第二 電極具有4.8eV以上的功函數(shù)。
9. 根據(jù)權(quán)利要求7所述的半導體裝置的制造方法，其中，所述第二 電極包含柏化硅層。
10. 根據(jù)權(quán)利要求9所述的半導體裝置的制造方法，其中， 所述第一n型區(qū)域包含硅，所述形成第二電極的工序包含在所述第一n型區(qū)域上形成包含鉑 的金屬層的工序；以及通過使所述金屬層包含的鉑與所述n型區(qū)域包含 的硅反應，從而形成所述柏化硅層的工序。
11. 根據(jù)權(quán)利要求9所述的半導體裝置的制造方法，其中， 所述形成第二電極的工序包含通過蒸鍍法和濺射法的任何一種，在所述第一 n型區(qū)域上成膜所述硅化鉑層的工序。
12. 根據(jù)權(quán)利要求7所述的半導體裝置的制造方法，其中， 在所述第二電極和所述第一n型區(qū)域之間不形成p型半導體構(gòu)成的區(qū)域。
13. 根據(jù)權(quán)利要求7所述的半導體裝置的制造方法，其中， 所述形成柵極電極的工序包含形成溝槽的工序，其中，該溝槽具有使所述第一和第二n型區(qū)域和 所述p型區(qū)域的每一個露出的內(nèi)面；以覆蓋所迷內(nèi)面的方式形成所述柵極絕緣膜的工序； 在所述柵極絕緣膜上形成所迷柵極電極的工序。
14. 根據(jù)權(quán)利要求7所述的半導體裝置的制造方法，其中， 所述形成p型區(qū)域的工序包含在所迷第一 n型區(qū)域上形成第一 p型區(qū)域的工序；以及在所述第一 n型區(qū)域上形成比所述第一 p型區(qū)域濃 度高的第二p型區(qū)域的工序，所述形成第 一電極的工序以如下方式進行，即以與所述第二 p型區(qū)域和所述第二 n型區(qū)域的每一個電連接的方式形成所述第一電極。
全文摘要
本發(fā)明涉及半導體裝置及其制造方法。p型區(qū)域(2，4)設置在第一n型區(qū)域(1)上。第二n型區(qū)域(3)通過p型區(qū)域(2，4)與第一n型區(qū)域(1)隔開，設置在p型區(qū)域(2，4)上。柵極電極(8)用于在第一和第二n型區(qū)域(1，3)之間形成n溝道。第一電極(6)與p型區(qū)域(4)和第二n型區(qū)域(3)的每一個電連接。第二電極(11)以通過第一n型區(qū)域(1)與p型區(qū)域(2)隔開、并且至少一部分與第一n型區(qū)域(1)相接的方式設置在第一n型區(qū)域(1)上。第二電極(11)由金屬和合金的任一種構(gòu)成，用于向第一n型區(qū)域(1)注入空穴。由此，能夠提供柵極電極型的、通過簡潔的結(jié)構(gòu)能夠抑制導通電阻的半導體裝置、以及其制造方法。
文檔編號H01L27/07GK101651138SQ20091013546
公開日2010年2月17日 申請日期2009年4月28日 優(yōu)先權(quán)日2008年8月11日
發(fā)明者守谷純一, 青野真司 申請人:三菱電機株式會社