專利名稱：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別涉及一種金屬氧化物半導(dǎo)體晶體管(MOS)元件，尤其涉及一種高壓金屬氧化物半導(dǎo)體晶體管元件的結(jié)構(gòu)及其制 造方法。
背景技術(shù)：
高壓金屬氧化物半導(dǎo)體晶體管(以下簡(jiǎn)稱HVMOS)元件，廣泛地應(yīng)用于 許多例如輸入/輸出電路(1/0 circuit)、中央處理器的電源供應(yīng)器(CPU power supplies)、電源管理系統(tǒng)(power management system)、交流/直流轉(zhuǎn)換器(AC/DC converter)等電子元件。HVMOS元件具有許多類型。對(duì)稱HVMOS元件在源 極和漏極處具有一對(duì)稱的結(jié)構(gòu)?？捎谠礃O或漏極兩處同時(shí)施加高電壓。非對(duì) 稱HVMOS元件在源極和漏極處具有一非對(duì)稱的結(jié)構(gòu)。舉例來(lái)說(shuō)，只有源極 或漏極的其中一處，通常為漏極處，設(shè)計(jì)為可承受高電壓。圖1顯示一公知的非對(duì)稱高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS) 元件2，其包括柵極氧化物IO、位于柵極氧化物10上的柵極12、位于高壓 p型阱區(qū)(HVPW)中的漏極區(qū)域4以及位于高壓n型阱區(qū)(HVNW)中的源極區(qū) 域6。淺溝槽隔離(STI)區(qū)8將漏極區(qū)域4與柵極12隔開，以便施加一高的 漏極對(duì)柵極電壓(drain-to-gate voltage)。上述高壓n型阱區(qū)(HVNW)以及高壓 p型阱區(qū)(HVPW)128形成于n型埋藏層(NBL)上。公知非對(duì)稱HVPMOS元件2具有缺點(diǎn)。圖2顯示公知非對(duì)稱HVPMOS 元件2的電流-電壓曲線(I-V curve),其中X軸表示反向漏極對(duì)源極電壓 (-Vds)，而Y軸表示漏電流(-Ids)。注意的是當(dāng)公知的非對(duì)稱HVPMOS元件 2操作于一個(gè)高的(反向)漏極對(duì)源極電壓區(qū)域時(shí)，舉例來(lái)說(shuō)，當(dāng)施加一個(gè)高 的(反向)漏極對(duì)源極電壓(Vds)(-60V或大于-60V)時(shí)，會(huì)產(chǎn)生不想要的軟性崩 潰(softbreakdown)現(xiàn)象(請(qǐng)參考區(qū)域16)。另外，公知非對(duì)稱HVPMOS元件2 的漏電流必須要加以降低。因此，在此技術(shù)領(lǐng)域中，有需要一種方法，以解決上述問(wèn)題。 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)，以克服現(xiàn)有技術(shù)的缺陷。有鑒于此，本發(fā)明的一實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，包括一半導(dǎo)體基板; 一第一阱區(qū)，位于上述半導(dǎo)體基板上，上述第一阱區(qū)具有一第一導(dǎo)電類型； 一第二阱區(qū)，位于上述半導(dǎo)體基板上，且橫向鄰接于上述第一阱區(qū)，上述第 二阱區(qū)具有相反于上述第一導(dǎo)電類型的一第二導(dǎo)電類型； 一柵極介電質(zhì)，從 上述第一阱區(qū)上方延伸至上述第二阱區(qū)上方； 一漏極區(qū)域，位于上述第二阱 區(qū)中； 一源極區(qū)域，位于上述柵極介電質(zhì)的一側(cè)，并位于上述漏極區(qū)域與上 述柵極介電質(zhì)鄰接側(cè)的相反側(cè)； 一柵極，位于上述柵極介電質(zhì)上，其中上述 柵極包括直接位于上述第二阱區(qū)上方的一第一部分區(qū)域和直接位于上述第 一阱區(qū)上方的一第二部分區(qū)域，其中上述第一部分區(qū)域具有一第一摻質(zhì)濃 度，上述第一摻質(zhì)濃度小于上述第二部分區(qū)域具有的一第二摻質(zhì)濃度。本發(fā)明的另一實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，包括一半導(dǎo)體基板； 一高壓 n型阱區(qū)，位于上述半導(dǎo)體基板上； 一高壓p型阱區(qū)，位于上述半導(dǎo)體基板 上，其中上述高壓n型阱區(qū)和上述高壓p型阱區(qū)彼此橫向接觸，且形成一第 一界面； 一絕緣區(qū)，從上述高壓p型阱區(qū)的一頂面延伸進(jìn)入上述高壓p型阱 區(qū)中，其中上述絕緣區(qū)的一內(nèi)部邊緣與上述第一界面隔開； 一柵極介電質(zhì)， 從上述高壓n型阱區(qū)的上方延伸至上述絕緣區(qū)的上方； 一漏極區(qū)域，位于上 述高壓p型阱區(qū)中，其中上述漏極區(qū)域以重?fù)诫s一p型摻質(zhì)形成； 一柵極， 位于上述柵極介電質(zhì)上，其中上述柵極包括位于相同的垂直層次的一第一部 分區(qū)域和一第二部分區(qū)域，其中上述第一部分區(qū)域具有一第一 p型摻質(zhì)濃度， 上述第二部分區(qū)域具有一第二 p型摻質(zhì)濃度，上述第二 p型摻質(zhì)濃度大于上 述第一p型摻質(zhì)濃度。本發(fā)明的又一實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，包括一半導(dǎo)體基板； 一高壓 n型阱區(qū)，位于上述半導(dǎo)體基板上； 一高壓p型阱區(qū)，位于上述半導(dǎo)體基板 上，其中上述高壓n型阱區(qū)和上述高壓p型阱區(qū)彼此橫向接觸，且形成一第 一界面； 一絕緣區(qū)，從上述高壓p型阱區(qū)的一頂面延伸進(jìn)入上述高壓p型阱 區(qū)中，其中上述絕緣區(qū)的一內(nèi)部邊緣與上述第一界面隔開； 一柵極介電質(zhì)，從上述高壓n型阱區(qū)的上方延伸至上述絕緣區(qū)的上方； 一源極區(qū)域，位于上 述高壓n型阱區(qū)中； 一漏極區(qū)域，位于上述高壓p型阱區(qū)中； 一柵極，位于 上述柵極介電質(zhì)上，其中上述柵極包括 一第一邊緣部分區(qū)域，鄰接于一第 一柵極間隙壁，其中上述第一邊緣部分區(qū)域直接位于上述絕緣區(qū)上方； 一第 二邊緣部分區(qū)域，鄰接于一第二柵極間隙壁，且與上述第一邊緣部分區(qū)域位 于相同的垂直層次，其中上述第二邊緣部分直接位于高壓n型阱區(qū)上方，且 其中上述柵極的上述第一邊緣部分區(qū)域具有一第一 p型凈摻質(zhì)濃度，上述第 一 p型凈摻質(zhì)濃度小于上述第二邊緣部分區(qū)域的一第二 p型凈摻質(zhì)濃度。本發(fā)明的又另一實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供一半 導(dǎo)體基板；于上述半導(dǎo)體基板上形成一第一阱區(qū)，上述第一阱區(qū)具有一第一 導(dǎo)電類型；于上述半導(dǎo)體基板上形成一第二阱區(qū)，且橫向鄰接于上述第一阱 區(qū)，上述第二阱區(qū)具有相反于上述第一導(dǎo)電類型的一第二導(dǎo)電類型；于從上 述第一阱區(qū)上方延伸至上述第二阱區(qū)上方形成一柵極介電質(zhì)；于上述第二阱 區(qū)中形成一漏極區(qū)域；于上述柵極介電質(zhì)的一側(cè)形成一源極區(qū)域，并位于上 述漏極區(qū)域與上述柵極介電質(zhì)鄰接側(cè)的相反側(cè)；于上述柵極介電質(zhì)形成上一 柵極，其中上述柵極包括直接位于上述第二阱區(qū)上方的一第一部分和直接位 于上述第一阱區(qū)上方的一第二部分，其中上述第一部分具有一第一摻質(zhì)濃 度，上述第一摻質(zhì)濃度小于上述第二部分具有的一第二摻質(zhì)濃度。本發(fā)明的又另一實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供一半 導(dǎo)體基板；于上述半導(dǎo)體基板上形成一高壓n型阱區(qū)；于上述半導(dǎo)體基板上 形成一高壓p型阱區(qū)，其中上述高壓n型阱區(qū)和上述高壓p型阱區(qū)彼此橫向 接觸，且形成一第一界面；形成從上述高壓p型阱區(qū)的一頂面延伸進(jìn)入上述 高壓p型阱區(qū)中的一絕緣區(qū)，其中上述絕緣區(qū)的一內(nèi)部邊緣與上述第一界面 隔開；形成從上述高壓n型阱區(qū)的上方延伸至上述絕緣區(qū)的上方的一柵極介 電質(zhì)；于上述柵極介電質(zhì)上形成一柵極；形成一第一掩模，以覆蓋直接位于 該高壓p型阱區(qū)上方的該柵極的一第一部分區(qū)域，其中直接位于該高壓n型 阱區(qū)上方的該柵極的一第二部分區(qū)域并未被該第一掩模覆蓋；進(jìn)行一第一離 子注入工藝，以形成一源極區(qū)域和一漏極區(qū)域，其中該柵極的該第二部分區(qū) 域于該第一離子注入工藝期間被摻雜，且該柵極的該第二部分區(qū)域于該第一 離子注入工藝期間未被摻雜。8本發(fā)明的優(yōu)點(diǎn)包括降低源極對(duì)漏極的導(dǎo)通電阻，以及降低HVMOS元件 的漏電流。


圖1為公知高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件的剖面圖。圖2為如圖1所示的高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件 外加反相偏壓所測(cè)量的電流-電壓曲線(I-V curve)。圖3至圖10為本發(fā)明一實(shí)施例的高壓p型金屬氧化物半導(dǎo)體晶體管 (HVPMOS)元件的工藝剖面圖。圖11為高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件的電流-電壓 曲線，其顯示公知高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件與本發(fā) 明實(shí)施例的高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件的電流-電壓曲 線比較的結(jié)果。圖12為多個(gè)高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)元件試樣的導(dǎo) 通電阻。圖13為本發(fā)明一實(shí)施例的對(duì)稱高壓p型金屬氧化物半導(dǎo)體晶體管 (HVPMOS)元件o圖14為本發(fā)明一實(shí)施例的對(duì)稱高壓n型金屬氧化物半導(dǎo)體晶體管 (HVNMOS)元件。其中，附圖標(biāo)記說(shuō)明如下2~公知高壓p型金屬氧化物半導(dǎo)體晶體管元件；4 漏極區(qū)域；6 源極區(qū)域；8 淺溝槽隔離區(qū)；10 柵極氧化物；12~柵極；16~區(qū)域；20 基板；22 n型埋藏層；23 外延層；25、 40、 65、 68 光致抗蝕劑；26、 30 高壓n型阱區(qū)； 28 高壓p型阱區(qū)； 29 n型埋藏層； 36 絕緣區(qū)；42 開口；44 N型重?fù)诫s區(qū)域；54~P型重?fù)诫s區(qū)域； 56 P型重?fù)诫s區(qū)域； 60 柵極介電質(zhì)； 62 柵極；62i、 622~部分區(qū)域； 623、 624、 625~邊緣區(qū)域 64 輕慘雜源極區(qū)； 66 柵極間隙壁；70~高壓p型金屬氧化物半導(dǎo)體晶體管;72、 74~界面；76~邊緣；T 厚度。
具體實(shí)施方式
以下以各實(shí)施例詳細(xì)說(shuō)明并伴隨著

的范例，作為本發(fā)明的參考 依據(jù)。在附圖或說(shuō)明書描述中，相似或相同的部分皆使用相同的附圖標(biāo)記。 且在附圖中，實(shí)施例的形狀或是厚度可擴(kuò)大，并以簡(jiǎn)化或是方便標(biāo)示。再者， 附圖中各元件的部分將以分別描述說(shuō)明，值得注意的是，圖中未示出或描述 的元件，為本領(lǐng)域普通技術(shù)人員所知的形式，另外，特定的實(shí)施例僅為揭示 本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。圖3至圖10用以說(shuō)明本發(fā)明一實(shí)施例的高壓金屬氧化物半導(dǎo)體晶體管 (HVMOS)元件，且其他實(shí)施例的HVMOS元件于后續(xù)說(shuō)明。在附圖或說(shuō)明書 描述中，相似或相同的部分皆使用相同的附圖標(biāo)記。供一基板20。基板20可包括例如硅、鍺或類似 材料的半導(dǎo)體材料?；?0可摻雜p型摻質(zhì)，然而，基板20也可摻雜N型 摻質(zhì)。接著，對(duì)基板20進(jìn)行一離子注入工藝，以形成一 n型埋藏層(n-type buried layer,NBL)22。在本發(fā)明一實(shí)施例中，可注入磷、銻及/或紳以形成n型埋藏 層(NBL)22。在其他實(shí)施例中，可于高溫下將一 n型摻質(zhì)擴(kuò)散進(jìn)入基板20， 以形成n型埋藏層(NBL)22。圖4顯示于n型埋藏層(NBL)22上外延成長(zhǎng)形成一外延層23。外延層23 可包括例如硅的半導(dǎo)體材料，且外延層23的材料可與基板20的材料相同或 相異。外延層23可不摻雜或輕摻雜一 p型或n型摻質(zhì)?？捎谶M(jìn)行外延成長(zhǎng) 外延層23時(shí)，利用p型或n型摻質(zhì)原位摻雜(in-situ doped)外延層23。在本 發(fā)明一實(shí)施例中，外延層23可摻雜例如磷、銻及/或紳的n型摻質(zhì)，其摻質(zhì) 濃度等于后續(xù)形成的高壓p型阱區(qū)(HVPW)28(請(qǐng)參考圖5)的理想摻質(zhì)濃度。 在其他實(shí)施例中，外延層23可摻雜p型摻質(zhì)。上述摻質(zhì)濃度可介于1014/cm3 至10力ci^之間。外延層23的厚度T可等于后續(xù)形成的高壓p型阱區(qū)(HVPW) 和高壓n型阱區(qū)(HVNW)。在本發(fā)明一實(shí)施例中，外延層23的厚度T約介于 3um至5um。圖5顯示位于外延層23中的高壓n型阱區(qū)(HVNW)26和30以及高壓p 型阱區(qū)(HVPW)28的形成方式。于欲形成高壓p型阱區(qū)(HVPW)的區(qū)域上覆 蓋一光致抗蝕劑25，且暴露出高壓n型阱區(qū)(HVNW)的形成區(qū)域。然后，進(jìn) 行一離子注入工藝，以于外延層23中導(dǎo)入例如紳、磷或類似材料的n型慘 質(zhì)，以形成高壓n型阱區(qū)(HVNW)26和30。在摻雜的外延層23中的p型摻 質(zhì)(假設(shè)外延層23以原位摻雜方式摻雜p型摻質(zhì))被摻雜n型摻質(zhì)中和，使摻 雜形成的高壓n型阱區(qū)(HVNW)26和30的凈摻質(zhì)濃度為n型。在本發(fā)明一 實(shí)施例中，高壓n型阱區(qū)(HVNW)26和30的n型凈摻質(zhì)濃度可介于1014/cm3 至10力ci^之間，然而上述摻質(zhì)濃度可大于10力ci^或小于1014/cm3。請(qǐng)注 意，如果從俯視圖來(lái)看，雖然高壓n型阱區(qū)(HVNW)26和30可為兩個(gè)分開 的區(qū)域，上述高壓n型阱區(qū)(HVNW)26和30也可為包圍高壓p型阱區(qū) (HVPW)28的一連續(xù)高壓n型阱區(qū)(HVNW)的一部分。光致抗蝕劑25所遮蔽的區(qū)域成為高壓p型阱區(qū)(HVPW)，其包括高壓p型阱區(qū)(HVPW)28。于形成高壓n型阱區(qū)(HVNW)26和30以及髙壓p型阱區(qū) (HVPW)28之后，移除光致抗蝕劑25。在其他實(shí)施例中，形成一額外的光致 抗蝕劑(圖未顯示)以覆蓋高壓n型阱區(qū)(HVNW)26和30,并且暴露出高壓p 型阱區(qū)(HVPW)28。然后，進(jìn)行一額外的離子注入工藝，以導(dǎo)入例如硼、銦 或類似材料的p型摻質(zhì)，以形成高壓p型阱區(qū)(HVPW)28。在其他實(shí)施例中，外延層23(請(qǐng)參考圖4)并未摻雜摻質(zhì)，而高壓n型阱 區(qū)(HVNW)26和30以及高壓p型阱區(qū)(HVPW)28皆以摻雜方式形成，其中可 利用適當(dāng)?shù)碾x子注入能量控制上述區(qū)域的深度。可利用一額外的光致抗蝕劑(圖未顯示)，進(jìn)行一離子注入工藝，以選擇 性形成一淺n型阱區(qū)29。淺n型阱區(qū)29的摻質(zhì)濃度可大于高壓n型阱區(qū) (HVNW)26的摻質(zhì)濃度。在本發(fā)明一實(shí)施例中，淺n型阱區(qū)29與位于一核 心/邏輯電路區(qū)(圖未顯示)中的一 p型MOS(PMOS)元件的一 n型阱區(qū)同時(shí)形 成。圖6顯示絕緣區(qū)36的形成方式。如圖6所示，在本發(fā)明一實(shí)施例中， 可于高壓n型阱區(qū)(HVNW)26和30以及高壓p型阱區(qū)(HVPW)28中形成溝槽， 再以例如二氧化硅(Si02)或高密度等離子體(high-density plasma, HDP)氧化物 的一介電材料填入上述溝槽中，接著進(jìn)行一化學(xué)機(jī)械研磨以平坦化填入介電 材料的溝槽表面，以形成絕緣區(qū)36。在其他實(shí)施例中，上述絕緣區(qū)可為場(chǎng)氧 化物(fidd oxide)。在本發(fā)明一實(shí)施例中，上述場(chǎng)氧化物的形成方式可包括于 高壓n型阱區(qū)(HVNW)26和30以及高壓p型阱區(qū)(HVPW)28上形成包括氮化 硅(SiN)的一掩模層。接著，圖案化上述掩模層，以形成多個(gè)開口。然后，進(jìn) 行一區(qū)域氧化工藝(local oxidation),以于開口中形成絕緣區(qū)(場(chǎng)氧化物)36。之 后，移除上述掩模層。在前述的實(shí)施例中，于高壓n型阱區(qū)(HVNW)26和30以及高壓p型阱 區(qū)(HVPW)28形成之后形成絕緣區(qū)36。本領(lǐng)域普通技術(shù)人員當(dāng)可了解，可利 用不同的工藝順序形成高壓n型阱區(qū)(HVNW)26和30、高壓p型阱區(qū) (HVPW)28和絕緣區(qū)36。舉例來(lái)說(shuō)，在其他實(shí)施例中，可于形成外延層23 之后形成絕緣區(qū)36。之后再形成高壓n型阱區(qū)(HVNW)26和30以及高壓p 型阱區(qū)(HVPW)28。請(qǐng)參考圖7，形成且圖案化一光致抗蝕劑40，以形成開口42。然后進(jìn)行12n型摻質(zhì)的一離子注入工藝，以于高壓n型阱區(qū)(HVNW)26(或淺n型阱區(qū)29) 中形成N型重?fù)诫s(N+)區(qū)域44。 N型重?fù)诫s(N+)區(qū)域44可包括砷、磷及/ 或其他n型摻質(zhì)?？衫么笥?02Q/cm3的摻質(zhì)濃度重?fù)诫s形成N型重?fù)诫s(N+) 區(qū)域44。N型重?fù)诫s(N+)區(qū)域44作為高壓n型阱區(qū)(HVNW)26的接觸區(qū)域(也 可視為接線區(qū)域(pickupregion))。之后，移除上述光致抗蝕劑40。圖8顯示柵極介電質(zhì)60、柵極62及輕摻雜源極區(qū)64的形成方式。柵極 介電質(zhì)60可包括氧化硅。然而，也可利用例如氮化硅、碳化硅、氮氧化硅、 高介電常數(shù)(high-k)材料、上述組合或上述多層的介電材料形成柵極介電質(zhì) 60。柵極62可包括多晶硅。柵極介電質(zhì)60和柵極62的形成方式可包括全 面性形成一柵極介電層和一多晶硅層(圖未顯示)。接著，圖案化上述柵極介 電層和上述多晶硅層。在本發(fā)明一實(shí)施例中，柵極介電層利用原位摻雜(in-situ doped)方式輕摻雜形成。柵極介電質(zhì)60和柵極62可從高壓n型阱區(qū) (HVNW)26的上方延伸至高壓p型阱區(qū)(HVPW)28的上方。柵極62的一邊緣 可直接位于在高壓p型阱區(qū)(HVPW)28中的絕緣區(qū)36的上方。圖8又顯示位于淺n型阱區(qū)29的輕摻雜源極區(qū)64的形成方式。在本發(fā) 明一實(shí)施例中，柵極62作為一掩模，因此在摻雜整個(gè)柵極62的時(shí)候形成輕 摻雜源極區(qū)64。在本發(fā)明另一實(shí)施例中，形成一掩模65(例如為一光致抗蝕 劑)以覆蓋柵極62的部分區(qū)域62"部分區(qū)域62t靠近最后形成的HVMOS 元件的漏極區(qū)域側(cè)，而掩模65并未覆蓋靠近最后形成的HVMOS元件的源 極區(qū)域側(cè)的柵極62的部分區(qū)域622。因此，在形成輕摻雜源極區(qū)64的期間， 部分區(qū)域62i并未被摻雜，而部分區(qū)域622被摻雜。介于部分區(qū)域62jn62i 的界面的理想位置于后續(xù)

。輕摻雜源極區(qū)64的摻質(zhì)濃度介于 lxl0力cm3和5xl0"/cm3之間。請(qǐng)參考圖9，于形成輕摻雜源極區(qū)64之后，形成柵極間隙壁66。舉例 來(lái)說(shuō)，可利用全面性形成一介電材料，然后從垂直表面移除不想要的部分的 方式形成柵極間隙壁66。請(qǐng)參考圖10，形成且圖案化一光致抗蝕劑68。然后，進(jìn)行一 p型摻質(zhì) 的離子注入工藝，以于高壓n型阱區(qū)(HVNW)26中形成P型重?fù)诫s(P+)區(qū)域 54,并于高壓p型阱區(qū)(HVPW)28中形成P型重?fù)诫s(P+)區(qū)域56。接著，可 于源/漏極(S/D)區(qū)域上形成源/漏極硅化物區(qū)和柵極硅化物(圖未顯示)。因此，形成高壓p型金屬氧化物半導(dǎo)體晶體管(HVPMOS)70。上述P型重?fù)诫s(P+) 區(qū)域的摻質(zhì)可包括硼及或銦?？梢源笥?02Q/cm3的摻質(zhì)濃度重?fù)诫s(heavily doped)上述p型摻質(zhì)，以形成P型重?fù)诫s(P+)區(qū)域54和56。在前述實(shí)施例中， 重?fù)诫s表示摻質(zhì)濃度大于102Q/Cm3，且重?fù)诫s的摻質(zhì)濃度依特定的元件類型、 工藝技術(shù)世代、最小特征尺寸(feature size)或類似的條件而定。P型重?fù)诫s(P+) 區(qū)域54作為最終形成的HVPMOS 70的源極(S)區(qū)域，而P型重?fù)诫s(P+)區(qū) 域56作為最終形成的HVPMOS 70的漏極(D)區(qū)域。進(jìn)行上述離子注入工藝 之后，移除光致抗蝕劑68。由于柵極62與P型重?fù)诫s(P+)區(qū)域56隔開，因 而可外加一高柵極-漏極電壓。于形成源極區(qū)域54和漏極區(qū)域56的期間，光致抗蝕劑68覆蓋柵極62 的部分區(qū)域62p而暴露柵極62的部分區(qū)域622。因此，在形成源極區(qū)域54 和漏極區(qū)域56的期間，部分區(qū)域62i并不會(huì)被慘雜，而部分區(qū)域622會(huì)被摻 雜。部分區(qū)域62,和部分區(qū)域622具有一界面72。界面72實(shí)質(zhì)上水平地介于 界面74和絕緣區(qū)36的內(nèi)部邊緣76，其中界面74為高壓p型阱區(qū)(HVPW)28 和高壓n型阱區(qū)(HVNW)26的界面。界面72最好不要位于n型阱區(qū) (HVNW)26的上方，以使形成部分區(qū)域62!時(shí)不會(huì)影響HVPMOS 70的閾值 電壓(threshold voltage)。另一方面，部分區(qū)域62t可包括直接位于絕緣區(qū)36 的邊緣76上方的一部分區(qū)域625?？梢粤私獾氖牵缧纬稍?漏極硅化物區(qū)域、活化源/漏極區(qū)域54/56 和后段工藝的退火工藝之后續(xù)的熱預(yù)算(thermal budget)會(huì)導(dǎo)致位于部分區(qū)域 622中的p型摻質(zhì)擴(kuò)散進(jìn)入部分區(qū)域62i中。然而，在最終形成的結(jié)構(gòu)中，位 于部分區(qū)域622中的p型凈摻質(zhì)濃度仍會(huì)大于位于部分區(qū)域62i中的p型凈 摻質(zhì)濃度。在本發(fā)明一實(shí)施例中，位于柵極62的邊緣區(qū)域623中的p型摻質(zhì) 濃度大于邊緣區(qū)域624中的p型摻質(zhì)濃度七個(gè)數(shù)量級(jí)，或甚至九個(gè)數(shù)量級(jí)。 在本發(fā)明其他實(shí)施例中，由于p型摻質(zhì)從部分區(qū)域622擴(kuò)散進(jìn)入部分區(qū)域62t 和直接位于絕緣區(qū)36的內(nèi)部邊緣76上的部分區(qū)域625中，部分區(qū)域625的p 型摻質(zhì)濃度小于邊緣區(qū)域623的p型摻質(zhì)濃度，但大于邊緣區(qū)域624的p型 摻質(zhì)濃度。請(qǐng)注意，由于工藝原因，柵極62可能或可能不會(huì)接收到n型摻 質(zhì)。因此，上述柵極62的p型摻質(zhì)濃度僅會(huì)或優(yōu)選會(huì)表現(xiàn)出與n型摻質(zhì)濃度相減后的凈摻質(zhì)濃度。在其他實(shí)施例中，淺n型阱區(qū)29、柵極介電質(zhì)60、柵極62和柵極間隙 壁64于形成絕緣區(qū)36之后形成，但于形成P+接線區(qū)域44、 P型重?fù)诫s(P+) 區(qū)域54和56之前形成。P型重?fù)诫s(P+)區(qū)域54和56也可于形成柵極介電 質(zhì)60、柵極62和柵極間隙壁64之前形成。本領(lǐng)域普通技術(shù)人員當(dāng)可了解相 應(yīng)的工藝步驟。圖11顯示測(cè)量HVPMOS元件的電流-電壓(I-V)特性，其中X軸表示施 加于源極區(qū)域54和漏極區(qū)域56的反向漏極對(duì)源極電壓(-Vds)，而Y軸表示 漏電流(-Ids)。實(shí)心方框?yàn)闇y(cè)量第一試樣族群得到的結(jié)果，上述第一試樣的柵 極為均勻摻雜。中空?qǐng)A圈為測(cè)量第二試樣族群得到的結(jié)果，上述第二試樣族 群具有如圖10所示的結(jié)構(gòu)。注意的是第二試樣族群具有明顯小于第一試樣 族群的漏電流。另夕卜，相較于具有明顯的軟性崩潰(softbreakdown)現(xiàn)象的第 一試樣族群，第二試樣族群并不具有明顯的軟性崩潰(soft breakdown)現(xiàn)象(請(qǐng) 注意用虛線標(biāo)示的區(qū)域)。圖12為HVPMOS元件試樣#1 #5的介于源極區(qū)域和漏極區(qū)域的導(dǎo)通電 阻(oriresistance)。實(shí)心方框?yàn)闇y(cè)量第一試樣族群得到的結(jié)果，上述第一試樣 的柵極為均勻摻雜。中空?qǐng)A圈為測(cè)量第二試樣族群得到的結(jié)果，上述第二試 樣族群具有如圖10所示的結(jié)構(gòu)。注意的是第二試樣族群具有明顯小于第一 試樣族群的導(dǎo)通電阻(on resistance)。先前顯示的實(shí)施例具有非對(duì)稱的結(jié)構(gòu)，其中源極和漏極區(qū)域位于具有不 同導(dǎo)電類型的高壓阱區(qū)中。圖13為本發(fā)明一實(shí)施例的對(duì)稱高壓p型金屬氧 化物半導(dǎo)體晶體管(HVPMOS)元件，其中上述對(duì)稱HVPMOS元件包括兩個(gè) 高壓p型阱區(qū)(HVNW)以及介于上述兩個(gè)高壓p型阱區(qū)(HVPW)之間的一個(gè)高 壓n型阱區(qū)(HVNW)。類似地，如圖13所示的上述對(duì)稱HVPMOS元件的柵 極62具有位于中間的部分區(qū)域622，且部分區(qū)域62,位于部分區(qū)域622的相 對(duì)兩側(cè)。部分區(qū)域62i至少具有低于部分區(qū)域622的一p型摻質(zhì)濃度，且部 分區(qū)域62,可實(shí)質(zhì)上為未摻雜。雖然本發(fā)明實(shí)施例顯示一 HVPMOS元件的形成方式，本領(lǐng)域普通技術(shù) 人員當(dāng)可了解用于形成如圖14所示的一實(shí)施例的HVNMOS元件的各別的形 成步驟，而區(qū)域26、 28、 29、 30、 44、 54和56，以及柵極等為相反的導(dǎo)電類型(請(qǐng)參考圖IO)。可以了解的是HVMOS元件可具有許多不同的布局。然 而，仍可應(yīng)用本發(fā)明的概念。類似地，除了摻雜區(qū)域的導(dǎo)電類型相反之外， 對(duì)稱的HVMOS元件可具有如圖13所示的類似的結(jié)構(gòu)。雖然本發(fā)明己以實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本 領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與 潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括一半導(dǎo)體基板；一第一阱區(qū)，位于該半導(dǎo)體基板上，該第一阱區(qū)具有一第一導(dǎo)電類型；一第二阱區(qū)，位于該半導(dǎo)體基板上，且橫向鄰接于該第一阱區(qū)，該第二阱區(qū)具有相反于該第一導(dǎo)電類型的一第二導(dǎo)電類型；一柵極介電質(zhì)，位于該第一阱區(qū)和該第二阱區(qū)上方；以及一柵極，位于該柵極介電質(zhì)上，其中該柵極包括位于該第二阱區(qū)上方的一第一部分區(qū)域和位于該第一阱區(qū)上方的一第二部分區(qū)域，其中該第一部分區(qū)域具有一第一摻質(zhì)濃度，該第一摻質(zhì)濃度小于該第二部分區(qū)域具有的一第二摻質(zhì)濃度。
2. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，還包括一絕緣區(qū)，位于該第二阱區(qū) 中，其中該柵極的一邊緣直接位于該絕緣區(qū)的上方。
3. 如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極的該第一部分區(qū)域和該 第二部分區(qū)域具有一第一界面，該第一介面水平地介于該絕緣區(qū)的一內(nèi)部邊 緣和一第二界面，其中該第二界面為該第一阱區(qū)和該第二阱區(qū)的一界面。
4. 如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極的一部分區(qū)域直接位于 該絕緣區(qū)的一內(nèi)部邊緣上方，且該柵極的該部分區(qū)域具有一第三摻質(zhì)濃度， 該第三摻質(zhì)濃度大于該第一摻質(zhì)濃度，且小于第二摻質(zhì)濃度。
5. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，還包括一源極區(qū)域，位于該第一阱 區(qū)中。
6. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一部分區(qū)域和該第二部分 區(qū)域位于相同的垂直層次。
7. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電類型為n型，該第 二導(dǎo)電類型為p型。
8. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電類型為p型，該第 二導(dǎo)電類型為n型。
9. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括一埋藏?fù)诫s層，其位于該半 導(dǎo)體基板上方，且位于該第一阱區(qū)和該第二阱區(qū)下方。
10. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括一第三阱區(qū)，位于該第一阱區(qū)的一側(cè)，且位于該第一阱區(qū)該第二阱區(qū)鄰 接側(cè)的相對(duì)側(cè)，該第三阱區(qū)具有該第二導(dǎo)電類型，其中該柵極還包括一第三 部分區(qū)域，直接位于該第三阱區(qū)上方，且第二摻質(zhì)濃度大于該第三部分區(qū)域 中的一第三摻質(zhì)濃度。
11. 一種半導(dǎo)體結(jié)構(gòu)，包括-一半導(dǎo)體基板；一高壓n型阱區(qū)，位于該半導(dǎo)體基板上；一高壓p型阱區(qū)，位于該半導(dǎo)體基板上，其中該高壓n型阱區(qū)和該高壓 p型阱區(qū)彼此橫向接觸，且形成一第一界面；一絕緣區(qū)，從該高壓p型阱區(qū)的一頂面延伸進(jìn)入該高壓p型阱區(qū)中，其 中該絕緣區(qū)的一內(nèi)部邊緣與該第一界面隔開；一柵極介電質(zhì)，從該高壓n型阱區(qū)的上方延伸至該絕緣區(qū)的上方；一漏極區(qū)域，位于該高壓p型阱區(qū)中，其中該漏極區(qū)域以重?fù)诫s一p型 摻質(zhì)形成；以及一柵極，位于該柵極介電質(zhì)上，其中該柵極包括位于相同的垂直層次的 一第一部分區(qū)域和一第二部分區(qū)域，其中該第一部分區(qū)域具有一第一 p型摻 質(zhì)濃度，該第二部分區(qū)域具有一第二p型摻質(zhì)濃度，該第二p型摻質(zhì)濃度大 于該第一p型摻質(zhì)濃度。
12. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該第一部分靠近于該漏極區(qū) 域和該第二部分區(qū)域。
13. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極的一第三部分直接位 于該絕緣區(qū)的該內(nèi)部邊緣上方，且該柵極的該第三部分區(qū)域具有一第三p型 摻質(zhì)濃度，該第三p型摻質(zhì)濃度小于位于該柵極的一邊緣部分區(qū)域的一第四 p型摻質(zhì)濃度，其中該邊緣部分區(qū)域直接位于該高壓n型阱區(qū)上方。
14. 如權(quán)利要求ll所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極包括 一第一邊緣部分區(qū)域，鄰接于一第一柵極間隙壁，其中該第一邊緣部分區(qū)域直接位于該絕緣區(qū)上方；以及一第二邊緣部分區(qū)域，鄰接于一第二柵極間隙壁，其中該第二邊緣部分 直接位于高壓n型阱區(qū)上方，其中該柵極的該第一邊緣部分區(qū)域具有一第五 p型摻質(zhì)濃度，該第五p型摻質(zhì)濃度小于該第二邊緣部分區(qū)域的一第六p型摻質(zhì)濃度。
15. 如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中該第五p型摻質(zhì)濃度小于該 第二邊緣部分區(qū)域的一第六p型摻質(zhì)濃度超過(guò)七個(gè)數(shù)量級(jí)。
16. 如權(quán)利要求ll所述的半導(dǎo)體結(jié)構(gòu)，還包括一額外高壓p型阱區(qū)，鄰接于該高壓n型阱區(qū)，且位于該高壓n型阱區(qū) 該高壓p型阱區(qū)鄰接側(cè)的相對(duì)側(cè)，其中該柵極還包括一第三部分區(qū)域，直接 位于該額外高壓p型阱區(qū)的上方，且與該第一部分區(qū)域和該第二部分區(qū)域位 于相同的垂直層次，且其中該第三部分區(qū)域具有一第七p型摻質(zhì)濃度，該第 七p型摻質(zhì)濃度實(shí)質(zhì)上相等于該第一 p型摻質(zhì)濃度。
17. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，還包括一第二界面，介于該柵極 的該第一部分區(qū)域和該第三部分區(qū)域之間，該第二界面直接位于該額外高壓 p型阱區(qū)的上方。
18. —種半導(dǎo)體結(jié)構(gòu)，包括 一半導(dǎo)體基板；一高壓n型阱區(qū)，位于該半導(dǎo)體基板上；一高壓p型阱區(qū)，位于該半導(dǎo)體基板上，其中該高壓n型阱區(qū)和該高壓 p型阱區(qū)彼此橫向接觸，且形成一第一界面；一絕緣區(qū)，從該高壓p型阱區(qū)的一頂面延伸進(jìn)入該高壓p型阱區(qū)中，其 中該絕緣區(qū)的一內(nèi)部邊緣與該第一界面隔開；一柵極介電質(zhì)，從該高壓n型阱區(qū)的上方延伸至該絕緣區(qū)的上方；一源極區(qū)域，位于該高壓n型阱區(qū)中；一漏極區(qū)域，位于該高壓p型阱區(qū)中；以及一柵極，位于該柵極介電質(zhì)上，其中該柵極包括一第一邊緣部分區(qū)域，鄰接于一第一柵極間隙壁，其中該第一邊緣 部分直接位于該絕緣區(qū)上方；以及一第二邊緣部分區(qū)域，鄰接于一第二柵極間隙壁，且與該第一邊緣 部分區(qū)域位于相同的垂直層次，其中該第二邊緣部分區(qū)域直接位于高壓n型 阱區(qū)上方，且其中該柵極的該第一邊緣部分區(qū)域具有一第一 p型凈摻質(zhì)濃度， 該第一 p型凈摻質(zhì)濃度小于該第二邊緣部分的一第二 p型凈摻質(zhì)濃度。
19. 如權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中該第一 p型凈摻質(zhì)濃度小于該第二 p型凈摻質(zhì)濃度超過(guò)七個(gè)數(shù)量級(jí)。
20.如權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極的一部分區(qū)域直接位 于該絕緣區(qū)的一內(nèi)部邊緣上方，且該柵極的該部分區(qū)域具有一第三p型凈摻 質(zhì)濃度，該第三p型凈摻質(zhì)濃度大于該第一p型凈摻質(zhì)濃度，且小于第二p 型凈摻質(zhì)濃度。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括一第一阱區(qū)，位于一半導(dǎo)體基板上，其具有一第一導(dǎo)電類型；一第二阱區(qū)，位于半導(dǎo)體基板上，且橫向鄰接于第一阱區(qū)，第二阱區(qū)具有相反于第一導(dǎo)電類型的一第二導(dǎo)電類型；一柵極介電質(zhì)，從第一阱區(qū)上方延伸至第二阱區(qū)上方；一漏極區(qū)域，位于第二井區(qū)中；一源極區(qū)域，位于閘極介電質(zhì)的一側(cè)，并位于汲極區(qū)域與閘極介電質(zhì)鄰接側(cè)的相反側(cè)；一柵極，位于柵極介電質(zhì)上，其中柵極包括直接位于第二阱區(qū)上方的一第一部分區(qū)域和直接位于第一阱區(qū)上方的一第二部分區(qū)域，其中第一部分區(qū)域具有一第一摻質(zhì)濃度，其小于第二部分區(qū)域具有的一第二摻質(zhì)濃度。本發(fā)明能夠降低源極對(duì)漏極的導(dǎo)通電阻，以及降低HVMOS元件的漏電流。
文檔編號(hào)H01L29/78GK101626031SQ200910134320
公開日2010年1月13日 申請(qǐng)日期2009年4月10日 優(yōu)先權(quán)日2008年7月9日
發(fā)明者周建志, 蘇如意, 蔣柏煜, 蔡俊琳, 黃宗義, 正 龔 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司