專利名稱：一種耐高壓的靜電放電(esd)保護(hù)器件和系統(tǒng)及其相應(yīng)的生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明所相關(guān)的領(lǐng)域是用于芯片中的靜電保護(hù)半導(dǎo)體器件線路，更具體的是指在 電源(VDD)和輸入/輸出管腳(PAD)中連接此器件可提供一個箝位的靜電保護(hù)裝置，而此 輸入/輸出管腳在正常的情況下可以承載高于VDD電源電壓。同時在熱插拔的過程中，不 會帶來由于瞬態(tài)電流的產(chǎn)生而引起的電源電壓下降的問題。相關(guān)已知的專利文獻(xiàn)靜電放電(ESD)是一種由一個物體對另外一個物體轉(zhuǎn)移電荷的極短暫的現(xiàn)象。快 速的電荷轉(zhuǎn)移所產(chǎn)生的瞬間電位差足以擊穿絕緣薄膜介質(zhì)如柵極的雙氧化層(Si02)，從而 使M0S管永久失效。普通的ESD保護(hù)器件是在芯片的生產(chǎn)過程中制造出一些特殊的集成 電路元件，這些器件在正常的電壓工作范圍內(nèi)呈關(guān)閉狀態(tài)，而在靜電的觸發(fā)下形成一個對 地的低電阻回路，使ESD電流被有效地疏導(dǎo)，從而避免輸入/輸出管腳和內(nèi)部的電路受到損 壞。圖1(已有技術(shù))所示的是一個典型的靜電防護(hù)網(wǎng)，在這套電路中，一個內(nèi)部的信 號電壓S20從內(nèi)部電路中傳輸?shù)捷敵龉苣_(PAD) 24上，驅(qū)動級的反相器由N型M0S管N18 和P型M0S管P18組成。反相器的輸出端直接與管腳24相連。除此之外，二個保護(hù)電路N2 和P2構(gòu)成一個保護(hù)網(wǎng)，使得在PAD24上如果由瞬態(tài)負(fù)電壓脈沖的情況下，這一保護(hù)網(wǎng)接通 了去電源(VDD)30和對地(VSS)IO的回路。同樣如果有一個正的高壓脈沖沖擊管腳24，則 會正向?qū)≒2由管腳到VDD的衍生二極管，和N2中由漏到襯底的反相偏置二極管，使得電 流可以分流到地和電源的金屬環(huán)上。然而，采用這樣的PM0S，由于其N阱必須上拉于電源 VDD，使得管腳端無法承受高于VDD的電壓。例如當(dāng)VDD工作電壓是在3. 3伏的情況下，如 果管腳24上面承載一個5伏的信號，就會使P2中的衍生PN結(jié)二極管正向?qū)ǘ斐煽捎^ 的漏電流?？朔@一正向?qū)ǘO管特性的方法之一是采用懸浮N阱(Floating N well) 0 自偏置N阱中的的PM0S管可以同時用在輸出驅(qū)動和ESD放電保護(hù)上，當(dāng)10管腳端口有高 于VDD的電壓時，懸浮N阱可以承載高于VDD的電壓而不會造成二極管正向?qū)?。而對?正常工作而言，自偏置的PM0S管則會使N阱襯底端接到VDD上。(詳見〃 ESD Protection ina Mixed Voltage Interface and Multirail Disconnected Power Grid Environment in 0. 50-and 0. 25-um Channel Length CMOS Technologies" , by Steven H. Voldman, IEEETransactions on Components, Packaging, and Manufacturing Technology__Pt. A Vol. 18(2)，p. 303-313，June 1995)美國專利5，969，541給出了一個如何控制自偏置N阱的辦法(Waggoner)。美國專利6，353，520建議采用串聯(lián)的二極管，連接VDD到10端口，而10端口到 VSS則用下掛的串聯(lián)NM0S來解決10端口高壓的問題，以避免雙氧化層的擊穿。(Anderson 等)
美國專利6，181，214采用了下掛的串聯(lián)(Cascaded) NM0S管作為輸入的ESD放電 保護(hù)，置于10管腳和VSS之間，其10管腳也是可以承載高于電源電壓的電位。(Schmott etal)美國專利6，444，511展示了一種增強(qiáng)型用于從10管腳到VSS ESD放電保護(hù)的下 掛串聯(lián)型NM0S管的生產(chǎn)工藝。發(fā)明綜述本項(xiàng)發(fā)明的一個主要目標(biāo)是解決靜電放電保護(hù)電路中被保護(hù)的管腳需要承載高 于電源電壓的電位的問題。這樣一個ESD保護(hù)組件或網(wǎng)絡(luò)，即要和10管一樣在正常的工作 情況下承載高于VDD的電位，同時又要有能力在ESD沖擊下回閃(Snapback)到低阻抗對地 回路，并且箝位在較低的電壓上，以便放電電流能夠順利地通導(dǎo)至地，從而達(dá)到保護(hù)集成電 路內(nèi)部敏感電路的目的。本發(fā)明的另一個目標(biāo)是提供一種不受電源上電、下電(Power ON/OFF)干擾的靜電 放電保護(hù)裝置，也就是在以上二種情況下，都不會產(chǎn)生瞬態(tài)漏電流的現(xiàn)象發(fā)生。本項(xiàng)發(fā)明的第三個目標(biāo)是提供一種可熱插拔的靜電放電保護(hù)組件，也就是說在電 源還開著的時候，插入和拔出管腳，都不會造成漏電流，即使是瞬態(tài)的情況下。本項(xiàng)發(fā)明的第四個目標(biāo)是提供一種靜電放電防護(hù)組件，使得從VDD到管腳在正常 工作情況下呈高阻狀態(tài)，在ESD的沖擊下可以回閃(Snapback)到低阻狀態(tài)而同時可以保持 即使在大電流狀態(tài)下仍然是低電壓的狀態(tài)(Low Holding Voltage)，這一工作狀態(tài)類似于 雙極型二極管(BJT)的工作狀況。本項(xiàng)發(fā)明的進(jìn)一步的目標(biāo)是對任意二個不同電位的端點(diǎn)提供一種靜電放電保護(hù) 組件，由于NM0S管的對稱性，其保護(hù)的任意一個端口的電位與VDD之間的保護(hù)網(wǎng)絡(luò)都可以 承受高于另一端的電位，比如二個不同的電源。本項(xiàng)發(fā)明仍然可以進(jìn)一步達(dá)到更低的觸發(fā)電壓。因?yàn)楫?dāng)ESD脈沖沖擊10管腳的 時候，其匪0S管的P襯底處在懸浮狀態(tài)，有助于NPN管在靜電放電的情況下有效的導(dǎo)通。同理，實(shí)現(xiàn)本專利目標(biāo)的方法之一，其第一和第三的活性區(qū)域(Active area)上接 VDD端子和10管腳，在它們共享的擴(kuò)散(活動)區(qū)內(nèi)，注入P+(正向離子)，但是讓這一小 塊P型區(qū)域浮動，不做任何金屬連接，但是由于擴(kuò)散區(qū)域的連續(xù)性，這一小塊P型注入?yún)^(qū)是 會和基底(P-襯底)保持同樣的電位。本項(xiàng)發(fā)明提供了優(yōu)異的新型ESD放電保護(hù)器件和實(shí)施方法，采用本項(xiàng)發(fā)明的NPN 器件，用在從VDD到10管腳中，或者在二個不同電位的電源端上，不僅可以起到有效的保護(hù) 作用，而且由于它的P-襯底成懸浮狀態(tài)，可更有利于低觸發(fā)電壓，和早開啟的特性，從而更 加有利于深毫微米(< 90nm)線的工藝。本項(xiàng)發(fā)明所附的多幅示意圖的說明如下圖1所示的是一個常用的ESD保護(hù)網(wǎng)絡(luò)可在多個已有技術(shù)中找到。在10管腳到 VDD電源的保護(hù)元件是一個普通的PM0S管。其柵極是連接到VDD電源上，而從10管腳到 VSS則是一個柵極和源端接地的NM0S管。圖2所示的是一個已有技術(shù)(美國專利號6，353，520，Anderson等人)。其從10 管腳到VDD電源的保護(hù)組件是一個由一達(dá)林頓二極管串聯(lián)組成(Dar 1 ington)，而從10管腳 到VSS的保護(hù)是通過 個下掛串聯(lián)的NM0S管組成，該技術(shù)可以使10管腳承受高于VDD電壓的信號。圖3所示的是一個自偏置N-阱的技術(shù)，可同時用于靜電保護(hù)和輸入驅(qū)動的反相 器，這一已有技術(shù)可以當(dāng)10管腳高于VDD電壓時，其懸浮N-阱自動和VDD電源分離，從而杜 絕了正向偏置的PN節(jié)二極管的生成，而當(dāng)常態(tài)工作的時候，其N-阱自動和VDD電源相連。圖4是一個線路圖，該線路是本項(xiàng)發(fā)明所建議的第一套實(shí)施方案，其中在VDD和10 管腳之間置放了一個類似于下掛串聯(lián)的NM0S，該NM0S的第二擴(kuò)散區(qū)是注入了 p+(從此我們 稱這種結(jié)構(gòu)為下掛NPN)，和置于10到VSS之間的一對下掛Nmos構(gòu)成一個獨(dú)特的靜電放電 保護(hù)回路。圖5是這一推薦電路的工藝剖面圖，圖中，所有寄生型二極管都以虛線表示，一對 下掛串聯(lián)的NPN在VDD電源和10管腳之間從而構(gòu)成靜電放電保護(hù)電路的一部分。圖6是這一發(fā)明所推薦的第二種實(shí)施方法，將第一種實(shí)施方法中的柵極稍加變 化，加上一個柵極觸發(fā)電路就形成了，這一電路的特點(diǎn)是有效控制觸發(fā)電壓使得靜電放電 的保護(hù)作用更加有效。另外一種方法是把兩個完全類似的RC觸發(fā)電路連接在柵極上，其中一個觸發(fā)電 路連接到VDD，另一個連去VSS，從而在靜電放電的情況下有效的開啟放電回路。
具體實(shí)施方案現(xiàn)在參考圖4和圖5的電路圖，在管腳24和VDD30之間有一個下掛串聯(lián)的NPN 管。，他看上去和兩個下掛串聯(lián)的Nmos類似，唯一不同的是二個Nmos之間共享的擴(kuò)散區(qū)不 是N+而是注入了 P+。并且其溝道的注入可以是P型注入。它的第一個N擴(kuò)散區(qū)是直接連 到VDD (30)，它的第二個Nmos擴(kuò)散區(qū)連到管腳24.與此相類似，二個下掛串聯(lián)的VSS-Nmos放置于10管腳24到地VSS10，第一個 VSS-Nmosl2的柵極相連至VSS10，這就保證了在正常工作情況下，10管腳到VDD和VSS10處 于關(guān)聯(lián)的狀態(tài)，第二個VDD-Nmos22的柵極直接連接到VDD30，從10管腳到VSS插入了一個 PN結(jié)二極管26構(gòu)成一個完整的靜電放電的網(wǎng)絡(luò)(70)?，F(xiàn)在對照圖6所示的第二套推薦實(shí)施方案，柵極觸發(fā)電路52從VDD獲得觸發(fā)信號 以使第二個VSS-Nmos的柵極軟軟地連接至VDD以降低管腳壓力，改善管腳觸發(fā)機(jī)能。同理， VSS觸發(fā)電路或軟接觸54置于第一個VSS-Nmos柵極到VSS10白之間。觸發(fā)電路或軟接觸 箝位52和54有一個共同點(diǎn)，就是在正常工作情況下，提供一個電阻上掛VDD下拉去VSS。 觸發(fā)電路可以簡單的為一個電阻，晶體管和電容的組合，但并不僅限于此。不難理解，本專利所述的各項(xiàng)技術(shù)不僅局限于此，而是可以延伸應(yīng)用于只要是二 端電位不同，需要有鉗位的保護(hù)網(wǎng)絡(luò)，比如不同的電源VDD之間或者是管腳到VDD電源之 間。


圖1所示的是一個常用的ESD保護(hù)網(wǎng)絡(luò)可在多個已有技術(shù)中找到。圖2所示的是一個已有技術(shù)(美國專利號6，353，520，Anderson等人)。圖3所示的是一個自偏置N-阱的技術(shù)。圖4是一個線路圖。
圖5是這一推薦電路的工藝剖面圖。圖6是這一發(fā)明所推薦的第二種實(shí)施方法。
權(quán)利要求
一種靜電放電(ESD)保護(hù)設(shè)置，利用一種由N+/P-/P+/P-/N+構(gòu)成放電路徑的結(jié)構(gòu)，該路徑在電源VDD和IO管腳之間形成或兩個具有相同或不同運(yùn)行電壓的不同電源之間形成。
2.權(quán)利要求1的ESD保護(hù)裝置由以下構(gòu)件組成1)在襯底形成一個類似雙極型三極管 (bipolar junction transistor,or BJT)的單側(cè)(Iateral)NPN ；該單側(cè)NPN具有一個發(fā)射 極(emitter)，一個基極(base)，和一個集電極(collector)；發(fā)射極緊靠基極；基極緊靠集 電極；所述的襯底是P-摻雜；2) —個由隔離區(qū)把該發(fā)射極分開的襯底引線區(qū)域；3)第一個 高電壓管腳連接至該集電極；4)第二個非VSS或地的管腳接至襯底引線區(qū)域。
3.權(quán)利要求2中類似NPN的結(jié)構(gòu)，其集電極(collector)由第一個η型擴(kuò)散區(qū)組成； 其發(fā)射極(emitter)由第二個η型擴(kuò)散區(qū)組成，而其基極則由中間的ρ+和周邊ρ-離子注 入形成。
4.根據(jù)權(quán)利要求3中的基極進(jìn)一步由一對隔離區(qū)組成，在第一種實(shí)施方按中， 可由兩個多晶柵極組成，但不僅限于此，還可由其他隔離材料組成如淺溝壕(shallow trenchisolation，or STI)0
5.權(quán)利要求4中的兩個多晶柵極可以實(shí)施η溝道或ρ溝道的Vt注入，但不僅僅限于 此，實(shí)際上可以進(jìn)行任意能量的Vt離子注入，因?yàn)橹虚g的擴(kuò)散區(qū)是P+所以不會形成電荷的 溝道效應(yīng)。
6.按照權(quán)利要求5中的兩個多晶柵極是通過電阻或直接接到地或VSS電位上。
7.權(quán)利要求1中的靜電放電器件其基極是懸浮的。
8.權(quán)利要求1中的襯底連線是直接接到芯片的襯底地電位上。
9.根據(jù)權(quán)利要求1所述的保護(hù)器件，處于兩個η-擴(kuò)散區(qū)中間的P+擴(kuò)散區(qū)是通過體接 觸短接到地電位。
全文摘要
本發(fā)明提出了一種在電源VDD線和IO管腳之間或在兩條有著不同電位的電源線之間的靜電放電防護(hù)系統(tǒng)。更確切地說，是一種采用傳統(tǒng)CMOS工藝制成的N+/P-/P+/P-/N+的靜電放電器件，其一端N+擴(kuò)散區(qū)可與電源VDD相連，另一端N+擴(kuò)散區(qū)或與另一個電源或IO管腳相連，同時使該P(yáng)+擴(kuò)散區(qū)節(jié)保持懸浮狀態(tài)，就此，一種耐高壓的靜電放電保護(hù)電路得以形成。其IO管腳可承載高于VDD電源電壓的信號。
文檔編號H01L23/60GK101853844SQ200910134099
公開日2010年10月6日 申請日期2009年4月3日 優(yōu)先權(quán)日2009年4月3日
發(fā)明者胡煜 申請人:蘇州芯美微電子科技有限公司