專利名稱：封裝基板以及芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種封裝基板以及包含該封裝基板的芯片封裝結(jié)構(gòu)，并且特別地，根據(jù)本發(fā)明的封裝基板具有多個(gè)根相鄰排列且具有缺口的虛設(shè)引腳，并且任兩相鄰的虛設(shè) 引腳的缺口錯(cuò)開排列不相鄰。
背景技術(shù)：
既有的芯片封裝型態(tài)包含一種以可撓曲的基板作為芯片承載件的卷帶自動(dòng)接 合封裝(Tape Automated Bonding, TAB)技術(shù)，其包含卷帶承載封裝(Tape Carrier Package，TCP)、薄膜覆晶封裝(Chip On Film,C0F)等。此類封裝型態(tài)是將芯片固定于柔性 封裝基板上，并以芯片的凸塊或焊墊，與柔性封裝基板的導(dǎo)電層對(duì)位加熱加壓接合，為目前 常見的芯片封裝技術(shù)之一，特別是應(yīng)用于液晶顯示器的驅(qū)動(dòng)芯片的封裝。請(qǐng)一并參閱圖1以及圖2，圖1系繪示先前技術(shù)的封裝基板9的上視圖；圖2則繪 示圖1中虛線圍繞區(qū)域的放大示意圖。如圖1所示，該封裝基板9包含一柔性介電層90、多 個(gè)根功能引腳920以及多個(gè)根虛設(shè)引腳922，且該多個(gè)根功能引腳920以及多個(gè)根虛設(shè)引 腳922設(shè)置于該柔性介電層90上(于實(shí)務(wù)中，該多個(gè)根功能引腳920以及多個(gè)根虛設(shè)引腳 922是由一導(dǎo)電層以例如蝕刻方式圖案化而成)。此外，該柔性介電層90上定義有一芯片接合區(qū)900，芯片是設(shè)置于該芯片接合區(qū) 900內(nèi)，并且芯片的凸塊或焊墊可與該多個(gè)根功能引腳920加熱加壓接合。進(jìn)一步，這些虛設(shè)引腳922皆包含一第一部分922a以及一第二部分922b，且該第 一部分922a以及該第二部分922b借由一缺口 922c分隔而互不相連。因此，這些虛設(shè)引 腳922并無實(shí)質(zhì)的信號(hào)傳遞功能，其設(shè)置是為了減少柔性介電層90上無布設(shè)引腳的空白區(qū) 域，可補(bǔ)強(qiáng)柔性介電層90的強(qiáng)度。此外，虛設(shè)引腳922也可與芯片接點(diǎn)(如前述的凸塊或 焊墊)做接合，以平均分散接合壓力，并提供支撐芯片的功效。此外，當(dāng)虛設(shè)引腳922與芯片接點(diǎn)接合時(shí)，可能會(huì)有部分電荷自芯片流到虛設(shè)引 腳922，并在虛設(shè)引腳922中流動(dòng)，進(jìn)而對(duì)功能引腳920產(chǎn)生電性干擾。因此，虛設(shè)引腳922 的缺口 922c可切斷電荷流通路徑，避免對(duì)功能引腳920產(chǎn)生電性干擾。因此，缺口 922c的 位置可盡量靠近芯片接合區(qū)900，使這些虛設(shè)引腳922的該第一部份922a盡可能縮短，即盡 早斷掉電荷流通路徑以達(dá)較佳效果。此外，如圖1所示，除了直線型態(tài)的虛設(shè)引腳922之外，先前技術(shù)中的封裝基板9 還包含了多個(gè)根回圈虛設(shè)引腳924?；厝μ撛O(shè)引腳924雖未與芯片接合，但可能受到旁邊有 電流的功能引腳誘發(fā)逐漸蓄積電荷，且因?yàn)槠錇榛芈窢?，電荷于回路中不斷流?dòng)，也可能對(duì) 相鄰的功能引腳920產(chǎn)生電性干擾。因此，這些回圈虛設(shè)引腳924也會(huì)作缺口 924c設(shè)計(jì)， 以避免對(duì)旁邊功能引腳920產(chǎn)生電性干擾。進(jìn)一步，如圖2所示，于先前技術(shù)中，這些虛設(shè)引腳922的缺口 922c皆位在同一基 準(zhǔn)線94上，因而形成一缺口區(qū)96。這些回圈虛設(shè)引腳924的缺口 924c皆位在同一基準(zhǔn)線 95上，形成一缺口區(qū)97。然而，于蝕刻過程中，蝕刻液體容易聚集于該缺口區(qū)96、97形成渦流，造成與該缺口區(qū)96、97相鄰的功能引腳920過度蝕刻(overetched)，致使這些功能引腳 920變薄或甚至斷裂，進(jìn)而影響其功能。

發(fā)明內(nèi)容
因此，本發(fā)明的一方面在于提供一種具有多個(gè)根相鄰排列并具有缺口的虛設(shè)引腳 的封裝基板，并且任兩相鄰的虛設(shè)引腳的缺口錯(cuò)開排列不相鄰，可解決先前技術(shù)中位于缺 口兩側(cè)的功能引腳過度蝕刻的問題。
根據(jù)一具體實(shí)施例，本發(fā)明的封裝基板包含一柔性介電層以及一導(dǎo)電層。該柔性 介電層定義有一芯片接合區(qū)，用以設(shè)置一芯片。該導(dǎo)電層設(shè)置于該柔性介電層上，并且包含 多個(gè)根功能引腳以及多個(gè)根虛設(shè)引腳。這些功能引腳分別由該芯片接合區(qū)內(nèi)向外延伸。這 些虛設(shè)引腳相鄰排列，其中每一虛設(shè)引腳具有一缺口。特別地，這些缺口分別位于N條基準(zhǔn) 線上，N是大于或等于2的一正整數(shù)。換言之，這些缺口不會(huì)全部位于同一條基準(zhǔn)線上。此 夕卜，于實(shí)務(wù)中，該N條基準(zhǔn)線大致上相互平行。本發(fā)明的另一方面在于提供一種芯片封裝結(jié)構(gòu)，以解決先前技術(shù)中的問題。根據(jù)一具體實(shí)施例，該芯片封裝結(jié)構(gòu)包含一封裝基板以及一芯片。如前所述，該封 裝基板包含一柔性介電層以及一導(dǎo)電層。該柔性介電層定義有一芯片接合區(qū)。該導(dǎo)電層設(shè) 置于該柔性介電層上，并且包含多個(gè)根功能引腳以及多個(gè)根虛設(shè)引腳。這些功能引腳分別 由該芯片接合區(qū)內(nèi)向外延伸。這些虛設(shè)引腳相鄰排列，并且每一虛設(shè)引腳具有一缺口。特 別地，這些缺口分別位于N條基準(zhǔn)線上，N是大于或等于2的一正整數(shù)。換言之，這些缺口 不會(huì)全部位于同一條基準(zhǔn)線上。此外，于實(shí)務(wù)中，該N條基準(zhǔn)線大致上相互平行。此外，該 芯片設(shè)置于該芯片接合區(qū)內(nèi)，并且該芯片包含多個(gè)接點(diǎn)分別耦接該多個(gè)根功能引腳。綜上所述，本發(fā)明的封裝基板所包含的任兩相鄰的多條虛設(shè)引腳的缺口分別位于 至少2條基準(zhǔn)線上。換言之，各缺口不會(huì)全部位于同一條基準(zhǔn)線上。借由這樣的缺口排列設(shè) 計(jì)，可防止先前技術(shù)中位于缺口兩側(cè)的功能引腳過度蝕刻，使引腳變薄或斷裂的問題發(fā)生。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā)明的具 體實(shí)施方式作詳細(xì)說明，其中圖1系繪示先前技術(shù)的封裝基板的上視圖。圖2則繪示圖1中虛線圍繞區(qū)域的放大示意圖。圖3繪示根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板的上視圖。圖4繪示圖3中虛線圍繞區(qū)域的放大示意圖。圖5繪示圖3中的封裝基板沿著0-0’連線的剖面圖。圖6繪示根據(jù)本發(fā)明的一具體實(shí)施例的芯片封裝結(jié)構(gòu)的上視圖。圖7繪示圖6中的芯片封裝結(jié)構(gòu)沿著0-0’連線的剖面圖。圖8A以及圖8B分別繪示根據(jù)本發(fā)明的虛設(shè)引腳的缺口的設(shè)置樣態(tài)的示意圖。主要元件符號(hào)說明1 芯片封裝結(jié)構(gòu)10、9 封裝基板100、90:柔性介電層1000、900 芯片接合區(qū)
102:導(dǎo)電層1020、920 功能引腳1022、922 虛設(shè)引腳1022a、922a 第一部分1022b、922b 第二部分1022c、922c、924c 缺口1024、924 回圈虛設(shè)引腳104 防焊層 12:芯片120:凸塊14、94、95 基準(zhǔn)線96、97:缺口區(qū)
具體實(shí)施例方式本發(fā)明提供一種封裝基板以及包含該封裝基板的芯片封裝結(jié)構(gòu)。根據(jù)本發(fā)明的若 干具體實(shí)施例系揭露如下。請(qǐng)一并參閱圖3至圖7，圖3繪示根據(jù)本發(fā)明的一具體實(shí)施例的封裝基板10的上 視圖；圖4繪示圖3中虛線圍繞區(qū)域的放大示意圖；圖5繪示圖3中的封裝基板10沿著 0-0’連線的剖面圖；圖6繪示根據(jù)本發(fā)明的一具體實(shí)施例的芯片封裝結(jié)構(gòu)1的上視圖；而 圖7則繪示圖6中的芯片封裝結(jié)構(gòu)1沿著0-0’連線的剖面圖。如圖所示，本發(fā)明的芯片封裝結(jié)構(gòu)1包含該封裝基板10以及設(shè)置于該封裝基板10 上的一芯片12。進(jìn)一步，如圖所示，本發(fā)明的封裝基板10包含一柔性介電層100以及設(shè)置 于該柔性介電層100上的一導(dǎo)電層102(請(qǐng)注意，這里所繪示的導(dǎo)電層102借由蝕刻或其它 適當(dāng)?shù)姆绞綀D案化形成多個(gè)根功能引腳1020、多個(gè)根虛設(shè)引腳1022以及多個(gè)根回圈虛設(shè) 引腳1024)。此外，該柔性介電層100上定義有一芯片接合區(qū)1000。于實(shí)際應(yīng)用中，該柔性介電層100的材料可為聚醯亞胺(Polyimide，PI)、聚酯類 化合物(polyethylene ter印hthalate，PET)或其它適當(dāng)?shù)牟牧稀４送?，該?dǎo)電層102的材 質(zhì)可為金屬材料(例如，但不限于，銅)或其它適當(dāng)?shù)牟牧?。于?shí)務(wù)中，為了增強(qiáng)封裝基板 10對(duì)芯片12的散熱效果，柔性介電層100可選用具有高導(dǎo)熱系數(shù)的材料來制作。進(jìn)一步，如前所述，該導(dǎo)電層102經(jīng)由蝕刻或其它適當(dāng)?shù)姆绞綀D案化形成多個(gè)根 功能引腳1020、多個(gè)根虛設(shè)引腳1022以及多個(gè)根回圈虛設(shè)引腳1024。這些功能引腳1020 以及虛設(shè)引腳1022分別由該芯片接合區(qū)1000內(nèi)向外延伸(遠(yuǎn)離芯片接合區(qū))，且這些虛設(shè) 引腳1022相鄰排列。并且，每一虛設(shè)引腳1022借由一缺口 1022c分隔成互不相連的一第 一部分1022a以及一第二部分1022b，并且這些缺口 1022c分別位于3條大致上相互平行 的基準(zhǔn)線14上。請(qǐng)注意，于實(shí)務(wù)中，虛設(shè)引腳1022也可不由芯片接合區(qū)1000內(nèi)向外延伸， 而全部位于芯片接合區(qū)1000外。此外，如圖所示，這些回圈虛設(shè)引腳1024則位于芯片接合 區(qū)1000外，且這些回圈虛設(shè)引腳1024的缺口也可如虛設(shè)引腳1022 —般，被設(shè)計(jì)成不位于 同一基準(zhǔn)線上。請(qǐng)注意，于實(shí)務(wù)中，這些缺口分別位于N條基準(zhǔn)線上，N是大于或等于2的正整數(shù)。 換言之，這些缺口可視情況而設(shè)計(jì)成位于2條、5條、10條或其它數(shù)量的基準(zhǔn)線上，不限于這 里所舉例的3條。此外，于實(shí)務(wù)中，基準(zhǔn)線之間不一定要相互平行，各基準(zhǔn)線之間的夾角可 能小于180度。此外，如圖5所示，于本具體實(shí)施例中，該封裝基板10更包含一防焊層(solder resist layer) 104，局部覆蓋該導(dǎo)電層102并顯露該芯片接合區(qū)1000。于實(shí)際應(yīng)用中，防焊 層104可保護(hù)導(dǎo)電層102，避免導(dǎo)電層102受到外力破壞，并防止導(dǎo)電層102與導(dǎo)體接觸而產(chǎn)生短路。如圖6以及圖7所示，于本發(fā)明的芯片封裝結(jié)構(gòu)1中，芯片12可借由倒裝焊等方式 設(shè)置于該芯片接合區(qū)1000內(nèi)，并且芯片12的多個(gè)凸塊120 (或如焊墊等其他型式的接點(diǎn)) 分別對(duì)應(yīng)至該多個(gè)根功能引腳1020，并且各凸塊120與所對(duì)應(yīng)的功能引腳1020以例如加熱 壓合方式接合。此外，于實(shí)際應(yīng)用中，芯片12的多個(gè)凸塊120也可分別對(duì)應(yīng)接合該多個(gè)根 虛設(shè)引腳1022，并且各凸塊120與所對(duì)應(yīng)的虛設(shè)引腳1022以例如加熱壓合方式接合。虛設(shè) 引腳1022不作為信號(hào)傳遞之用，但于芯片12接合于封裝基板10時(shí)可平均分散壓力并提供 支撐的功效。此外，于實(shí)務(wù)中，為了芯片封裝制程的方便性，或者在時(shí)間或金錢成本或附加價(jià)值 的考量下，或?yàn)榱嗽诓煌姆庋b條件下更有效率地解決先前技術(shù)中位于缺口兩側(cè)的功能引 腳過度蝕刻的問題，這些缺口 1022c的位置可作適當(dāng)?shù)恼{(diào)整。請(qǐng)參見圖8A以及圖8B，圖8A 以及圖8B分別繪示根據(jù)本發(fā)明的虛設(shè)引腳1022的缺口 1022c的設(shè)置樣態(tài)的示意圖。請(qǐng)注意，為了更清楚地示意虛設(shè)引腳1022的缺口 1022c的設(shè)置樣態(tài)，圖8A以及圖 8B僅繪出部分引腳(包含功能引腳1020以及虛設(shè)引腳1022)，而未繪示出完整的封裝基板 或芯片封裝結(jié)構(gòu)。如圖所示，這些功能引腳1020分別由該芯片接合區(qū)1000內(nèi)向外延伸；這些虛設(shè)引 腳1022相鄰排列，并且每一虛設(shè)引腳1022借由一缺口 1022c分隔成互不相連的一第一部 分1022a以及一第二部分1022b，并且這些缺口 1022c分別位于N條大致上相互平行的基準(zhǔn) 線14上。如圖8A所示，N等于2，亦即這些缺口 1022c交錯(cuò)排列于2條大致上相互平行的基 準(zhǔn)線14上。特別地，其中任兩相鄰的虛設(shè)引腳1022的缺口 1022c錯(cuò)開排列不相鄰。進(jìn)一步，如圖8B所示，N等于4，并且這些缺口 1022c是以逐漸下降且逐漸上升的 方式排列。其中任兩相鄰的虛設(shè)引腳1022的缺口 1022c同樣錯(cuò)開排列不相鄰。特別地，借 由如圖8B的排列方式，可以方便使用者計(jì)算這些引腳。請(qǐng)注意，前述虛設(shè)引腳1022的缺口 1022c的設(shè)計(jì)旨在于避免虛設(shè)引腳1022對(duì)功 能引腳造成電性干擾，甚至對(duì)芯片造成損壞，以及蝕刻過程造成缺口兩側(cè)的功能引腳過度 蝕刻等問題發(fā)生。因此，在這樣的目的下，本發(fā)明虛設(shè)引腳的缺口的排列方式可視情況進(jìn)行 合理的調(diào)整，并不受限于前面所舉的例子。此外，于實(shí)務(wù)中，基準(zhǔn)線之間不一定要相互平行， 各基準(zhǔn)線之間的夾角可能小于180度。綜上所述，本發(fā)明的封裝基板以及芯片封裝結(jié)構(gòu)上的虛設(shè)引腳相鄰排列，并且各 虛設(shè)引腳的缺口位于至少2條基準(zhǔn)線上，甚至任兩相鄰的虛設(shè)引腳的缺口錯(cuò)開排列不相 鄰。借此，本發(fā)明的封裝基板以及芯片封裝結(jié)構(gòu)可避免虛設(shè)引腳對(duì)功能引腳造成電性干擾， 甚至對(duì)芯片造成損壞，也可防止蝕刻過程中蝕刻液體聚集在位于同一基準(zhǔn)線上的缺口而造 成缺口兩側(cè)的功能引腳過度蝕刻，致使功能引腳變薄或者甚至斷裂等問題。借由以上較佳具體實(shí)施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭示的較佳具體實(shí)施例來對(duì)本發(fā)明的范圍加以限制。相反地，其目的是希 望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請(qǐng)的專利范圍的范疇內(nèi)。
權(quán)利要求
一種封裝基板，包含一柔性介電層，定義有一芯片接合區(qū)，該芯片接合區(qū)用以設(shè)置一芯片；以及一導(dǎo)電層，設(shè)置于該柔性介電層上，該導(dǎo)電層包含多個(gè)根功能引腳，分別由該芯片接合區(qū)內(nèi)向外延伸；以及多個(gè)根虛設(shè)引腳，相鄰排列，其中每一虛設(shè)引腳具有一缺口，并且這些缺口分別位于N條基準(zhǔn)線上，N是大于或等于2的一正整數(shù)。
2.如權(quán)利要求1所述的封裝基板，其特征在于，該N條基準(zhǔn)線相互平行。
3.如權(quán)利要求1所述的封裝基板，其特征在于，任兩相鄰的虛設(shè)引腳的缺口錯(cuò)開排列 不相鄰。
4.如權(quán)利要求1所述的封裝基板，其特征在于，這些虛設(shè)引腳分別借由該缺口分隔成 互不相連的一第一部分以及一第二部分，并且這些虛設(shè)引腳分別由該芯片接合區(qū)內(nèi)向外延 伸。
5.如權(quán)利要求4所述的封裝基板，其特征在于，該芯片包含多個(gè)接點(diǎn)，當(dāng)該芯片設(shè)置于 該芯片接合區(qū)時(shí)，這些接點(diǎn)分別對(duì)應(yīng)接合這些功能引腳以及這些虛設(shè)引腳。
6.如權(quán)利要求1所述的封裝基板，其特征在于，這些虛設(shè)引腳成回圈狀。
7.如權(quán)利要求1所述的封裝基板，其特征在于，這些功能引腳、這些虛設(shè)引腳及這些缺 口是以蝕刻方式形成。
8.—種芯片封裝結(jié)構(gòu)，包含一封裝基板，包含一柔性介電層，定義有一芯片接合區(qū)；以及一導(dǎo)電層，設(shè)置于該柔性介電層上，該導(dǎo)電層包含多個(gè)根功能引腳，分別由該芯片接合區(qū)內(nèi)向外延伸；以及多個(gè)根虛設(shè)引腳，相鄰排列，其中每一虛設(shè)引腳具有一缺口，并且這些缺口分別位于N 條基準(zhǔn)線上，N是大于或等于2的一正整數(shù)；以及一芯片，設(shè)置于該芯片接合區(qū)內(nèi)，并且該芯片包含多個(gè)第一接點(diǎn)分別耦接該多個(gè)根功 能引腳。
9.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，該N條基準(zhǔn)線相互平行。
10.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，任兩相鄰的虛設(shè)引腳的缺口錯(cuò)開 排列不相鄰。
11.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，這些虛設(shè)引腳分別借由該缺口分 隔成互不相連的一第一部分以及一第二部分，并且這些虛設(shè)引腳分別由該芯片接合區(qū)內(nèi)向 外延伸。
12.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片還包含多個(gè)第二接點(diǎn)耦 接這些虛設(shè)引腳。
13.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，這些虛設(shè)引腳成回圈狀。
14.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，這些功能引腳、這些虛設(shè)引腳及 這些缺口是以蝕刻方式形成。
全文摘要
本發(fā)明提供一種封裝基板以及芯片封裝結(jié)構(gòu)。根據(jù)本發(fā)明的封裝基板包含一柔性介電層以及一導(dǎo)電層。該柔性介電層定義有一芯片接合區(qū)，用以設(shè)置一芯片。該導(dǎo)電層設(shè)置于該柔性介電層上，并且包含多個(gè)根功能引腳以及多個(gè)根虛設(shè)引腳。這些功能引腳分別由該芯片接合區(qū)內(nèi)向外延伸。這些虛設(shè)引腳相鄰排列，其中每一虛設(shè)引腳具有一缺口，并且這些缺口分別位于N條基準(zhǔn)線上，N是大于或等于2的一正整數(shù)。
文檔編號(hào)H01L23/498GK101840903SQ20091012966
公開日2010年9月22日 申請(qǐng)日期2009年3月18日 優(yōu)先權(quán)日2009年3月18日
發(fā)明者黃敏娥 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司