專利名稱：一種降低寄生電容的鍵合焊盤及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體涉及一種降低寄生電容的鍵合焊 盤及其制備方法。
背景技術(shù)：
在半導(dǎo)體制造技術(shù)領(lǐng)域中，通過鍵合焊盤(Bond-Pad)完成內(nèi)部電路與 外部信號間的電學(xué)連接。如果焊盤金屬層只是附在電介質(zhì)上，受到來自鍵合 線的外部壓力和拉力，焊盤金屬層就有可能產(chǎn)生剝離(peeling-off )現(xiàn)象。 為了避免這種剝離現(xiàn)象的發(fā)生，必須用連接焊盤金屬層和襯底之間的接觸 (Contact)拴住焊盤金屬層，因此襯底和焊盤金屬層有電學(xué)連接。
4建合焊盤的半導(dǎo)體襯底和半導(dǎo)體摻雜阱區(qū)之間存在結(jié)電容，由于4建合焊 盤的面積相對較大，該電容相應(yīng)較大，又因?yàn)橐r底和焊盤金屬層有電學(xué)連接， 該電容將影響芯片的運(yùn)行速度和頻率特性等性能，而隨著芯片的特征尺寸不 斷變小，芯片的速度越來越快，對寄生電容要求越來越高，尤其是在混合信 號和射頻工藝中，要求鍵合焊盤的寄生電容盡可能的小。因此，需要一種鍵: 合焊盤，可以降低寄生電容且增加的制造成4^艮小。
圖1所示為現(xiàn)有技術(shù)的防止剝離現(xiàn)象的4定合焊盤結(jié)構(gòu)截面示意圖。定義 垂直于半導(dǎo)體襯底上表層的方向?yàn)閆方向，平行于半導(dǎo)體襯底上表層的平面 為XY平面。鍵合焊盤包括形成于半導(dǎo)體襯底20之上的第一半導(dǎo)體摻雜阱區(qū)21和在第一半導(dǎo)體摻雜阱區(qū)21中構(gòu)圖形成的第一半導(dǎo)體高摻雜區(qū)22,以及 形成于互連金屬層之中的焊盤金屬層30;第一半導(dǎo)體高摻雜區(qū)22在XY平面 的面積小于第一半導(dǎo)體摻雜阱區(qū)21在XY平面的面積；第一半導(dǎo)體摻雜阱區(qū) 21和半導(dǎo)體襯底20之間形成寄生電容23;,焊盤金屬層30形成于第一半導(dǎo) 體高摻雜區(qū)22的正上方，并且焊盤金屬層30在XY平面的面積小于第一半 導(dǎo)體高摻雜區(qū)22在XY平面上的面積；焊盤金屬層30在該圖實(shí)施例中為復(fù) 合金屬層結(jié)構(gòu)，它包括第一層焊盤金屬層31、第二層焊盤金屬層32、第三 層焊盤金屬層33以及用于連接第一半導(dǎo)體高摻雜區(qū)22與第一層焊盤金屬層 31的若干接觸34、用于連接第一層焊盤金屬層31與第二層焊盤金屬層32 若干通孔35、用于連接第二焊盤金屬層32與第三焊盤金屬層33的若干通孔 36,接觸34和第一半導(dǎo)體高摻雜區(qū)22之間形成歐姆接觸。由于焊盤金屬層 30之下區(qū)域的半導(dǎo)體襯底都用來形成第一半導(dǎo)體摻雜阱區(qū)21，所以，半導(dǎo) 體分成了有源器件區(qū)200和鍵合焊盤區(qū)100, 4建合焊盤區(qū)100的半導(dǎo)體襯底 20中不形成器件。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，以增加較小的制造成本來有效降低4建合焊 盤的寄生電容。
為解決以上技術(shù)問題，本發(fā)明提出一種4建合焊盤，包括焊盤金屬層、形 成于半導(dǎo)體襯底上的第一半導(dǎo)體摻雜阱區(qū)、形成于第一半導(dǎo)體摻雜阱區(qū)中的 第二半導(dǎo)體摻雜區(qū)和第一半導(dǎo)體高摻雜區(qū)，所述第二半導(dǎo)體摻雜區(qū)位于第一 半導(dǎo)體高摻雜區(qū)的大致正下方，焊盤金屬層通過若干接觸連接于第一半導(dǎo)體 高摻雜區(qū)，所述第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積，所述第 二半導(dǎo)體摻雜區(qū)使第一半導(dǎo)體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第 一半導(dǎo)體摻雜阱區(qū)之間電學(xué)隔離。
根據(jù)本發(fā)明提供的鍵合焊盤，如果第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯 底上表面的截面的面積大于或等于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯 底上表面的截面的面積，那么第二半導(dǎo)體摻雜區(qū)和半導(dǎo)體襯底有電學(xué)連接， 第一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成的結(jié)電容和第二半導(dǎo)體
摻雜區(qū)與第 一半導(dǎo)體高摻雜區(qū)之間形成的結(jié)電容被短路，不能起到降低等效 寄生電容的作用。
所述第二半導(dǎo)體摻雜區(qū)的摻雜濃度和第一半導(dǎo)體摻雜阱區(qū)的摻雜濃度 相互匹配，使在第二半導(dǎo)體摻雜區(qū)四周的、大致同一高度的第一半導(dǎo)體摻雜 阱區(qū)形成使第 一半導(dǎo)體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)
體摻雜阱區(qū)之間電學(xué)隔離的全耗盡區(qū)；如果沒有形成所述全耗盡區(qū)，那么第 一半導(dǎo)體高摻雜區(qū)和第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間有
電學(xué)連接，第一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成的結(jié)電容和第 二半導(dǎo)體摻雜區(qū)與第一半導(dǎo)體高摻雜區(qū)之間形成的結(jié)電容被短路，不能起到 降低等效寄生電容的作用。
作為較佳技術(shù)方案，所述半導(dǎo)體襯底為P型半導(dǎo)體村底，第一半導(dǎo)體為 N型半導(dǎo)體，第二半導(dǎo)體為P型半導(dǎo)體，所述P型半導(dǎo)體為P型靜電放電(P Electro—Static discharge, PESD )區(qū)，因?yàn)橹圃霵ESD區(qū)的工藝和J見有工 藝兼容，容易實(shí)現(xiàn)，且制造成本低。
所述第一半導(dǎo)體高摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積小 于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積。所述焊盤金屬層是一層或者一層以上，包括用于連接底層焊盤金屬層和 第一半導(dǎo)體高摻雜區(qū)的若干接觸，當(dāng)所述焊盤金屬層是兩層或者兩層以上
時，還包括用于連接不同焊盤金屬層之間的若干通孔。
所述焊盤金屬層在平行于半導(dǎo)體襯底上表面的截面的面積小于或等于 第一半導(dǎo)體高摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積。
所述第 一半導(dǎo)體摻雜阱區(qū)、第二半導(dǎo)體摻雜區(qū)和第 一半導(dǎo)體高摻雜區(qū)通 過離子注入實(shí)現(xiàn)。
所述第 一半導(dǎo)體摻雜阱區(qū)在垂直于半導(dǎo)體襯底上表面方向的厚度范圍
為0.4 jam至2 jam,所述第二半導(dǎo)體摻雜區(qū)在垂直于半導(dǎo)體襯底上表面方向 的厚度范圍為0. 3jum至ljum，所述第一半導(dǎo)體高摻雜區(qū)在垂直于半導(dǎo)體襯 底上表面方向的厚度范圍為0. 1 iam至0. 8 jum。
所述第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面圖形為長方 形，在垂直于半導(dǎo)體襯底上表面的截面圖形為長方形；所述第二半導(dǎo)體#^雜 區(qū)在平行于半導(dǎo)體襯底上表面的截面圖形為正方形，在垂直于半導(dǎo)體襯底上 表面的截面圖形為正方形。
本發(fā)明同時提供該鍵合焊盤的制備方法，其特征在于，包括以下步驟 (1 )提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的上表層通過半導(dǎo)體摻雜，
形成第一半導(dǎo)體摻雜阱區(qū)； (2 )在所述第一半導(dǎo)體摻雜阱區(qū)中通過半導(dǎo)體4參雜形成第二半導(dǎo)體 摻雜區(qū)；所述第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯底上表面的 截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上 表面 截面的面,只； (3 )在所述第二半導(dǎo)體摻雜區(qū)的上表層通過半導(dǎo)體摻雜形成第一半導(dǎo)體高摻雜區(qū)；所述第二半導(dǎo)體摻雜區(qū)使第一半導(dǎo)體高摻雜區(qū) 和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間電
學(xué)隔離；
(4 )在所述第一半導(dǎo)體高摻雜區(qū)的正上方構(gòu)圖形成焊盤金屬層。 所述第二半導(dǎo)體摻雜區(qū)的摻雜濃度和第 一半導(dǎo)體摻雜阱區(qū)的摻雜濃度 相互匹配，使在第二半導(dǎo)體摻雜區(qū)四周的、大致同一高度的第一半導(dǎo)體摻雜 阱區(qū)形成使第一半導(dǎo)體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo) 體摻雜阱區(qū)之間電學(xué)隔離的全耗盡區(qū)。如果沒有形成所述全耗盡區(qū)，那么第 一半導(dǎo)體高摻雜區(qū)和第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間有
電學(xué)連接，第 一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成的結(jié)電容和第 二半導(dǎo)體摻雜區(qū)與第 一半導(dǎo)體高摻雜區(qū)之間的結(jié)電容被短路，不能起到降低 等效寄生電容的作用。
作為較佳制備方法，所述半導(dǎo)體襯底為P型，第一半導(dǎo)體摻雜為N型半 導(dǎo)體摻雜，第二半導(dǎo)體摻雜為P型半導(dǎo)體摻雜，所述P型半導(dǎo)體摻雜為形成 P型靜電放電區(qū)的摻雜，因?yàn)橹圃霵ESD區(qū)的工藝和現(xiàn)有工藝兼容，容易實(shí)現(xiàn)， 且制造成本《氐。
所述第一半導(dǎo)體高摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積小 于第 一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積。
所述焊盤金屬層是一層或者一層以上，包括用于連接底層焊盤金屬層和 第一半導(dǎo)體高摻雜區(qū)的若干接觸，當(dāng)所述焊盤金屬層是兩層或者兩層以上
時，還包括用于連接不同焊盤金屬層之間的若干通孔。作為較佳制備方法， 所述焊盤金屬層為三層。
根據(jù)本發(fā)明提供的制備方法，其中，所述步驟(4)通過以下步驟實(shí)現(xiàn)(4a)在所述第一半導(dǎo)體高摻雜區(qū)的上方構(gòu)圖形成若干接觸；
(4b)在預(yù)定的第一層金屬層中構(gòu)圖形成第一層焊盤金屬層，以及
用于連接第一層焊盤金屬層和第二層焊盤金屬層的若干通孔； (4c)在預(yù)定的第二層金屬層中構(gòu)圖形成第二層焊盤金屬層，以及
用于連接第二層焊盤金屬層和第三層焊盤金屬層的若干通孔； (4d)在預(yù)定的第三層金屬層中構(gòu)圖形成第三層焊盤金屬層。 根據(jù)本發(fā)明提供的制備方法，所述焊盤金屬層在平行于半導(dǎo)體襯底上表 面的截面的面積小于或等于第一半導(dǎo)體高摻雜區(qū)在平行于半導(dǎo)體襯底上表 面的截面的面積、。
根據(jù)本發(fā)明提供的制備方法，所述半導(dǎo)體摻雜通過離子注入實(shí)現(xiàn)。所述 形成第一半導(dǎo)體摻雜阱區(qū)的半導(dǎo)體摻雜和在半導(dǎo)體的有源器件區(qū)上形成M0S 器件時的形成第一半導(dǎo)體摻雜阱區(qū)的半導(dǎo)體摻雜同步進(jìn)行，所述形成第二半 導(dǎo)體摻雜區(qū)的半導(dǎo)體摻雜和在半導(dǎo)體襯底的有源器件區(qū)上的第二半導(dǎo)體摻 雜區(qū)時的離子注入同步進(jìn)行，所述形成第一半導(dǎo)體高摻雜區(qū)的半導(dǎo)體摻雜和 在半導(dǎo)體襯底的有源器件區(qū)上形成MOS器件時的形成半導(dǎo)體高摻雜區(qū)的半導(dǎo)
體高摻雜同步進(jìn)行。
所述構(gòu)圖形成焊盤金屬層和在半導(dǎo)體襯底的有源器件區(qū)上形成互連金 屬層同步進(jìn)行。
本發(fā)明的技術(shù)效果是，通過在鍵合焊盤的第一半導(dǎo)體摻雜阱區(qū)中形成第 二半導(dǎo)體摻雜區(qū)和在第二半導(dǎo)體摻雜區(qū)的上表層形成第 一半導(dǎo)體高摻雜區(qū)， 使第 一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成結(jié)電容，第二半導(dǎo)體4參 雜區(qū)與第一半導(dǎo)體高摻雜區(qū)之間形成結(jié)電容，相當(dāng)于所述兩個結(jié)電容和半導(dǎo) 體襯底與第一半導(dǎo)體摻雜阱區(qū)之間形成的結(jié)電容三者串聯(lián)，根據(jù)電子電路的串聯(lián)電容公式(1)，
<formula>formula see original document page 13</formula>
串聯(lián)后的有效電容值小于串聯(lián)電容中的任何一個電容，使第二半導(dǎo)體摻 雜區(qū)的摻雜濃度和第 一半導(dǎo)體摻雜阱區(qū)的摻雜濃度相互匹配，使第 一半導(dǎo)體 高摻雜區(qū)的摻雜濃度和第二半導(dǎo)體摻雜區(qū)的摻雜濃度相互匹配，減小所述第 一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成的結(jié)電容和第二半導(dǎo)體摻 雜區(qū)與第一半導(dǎo)體高摻雜區(qū)之間形成的結(jié)電容，能較大程度地減小等效寄生 電容值。因此采用本發(fā)明的鍵合焊盤的寄生電容值相對較小，能減小到現(xiàn)有 技術(shù)的寄生電容值的一半左右。
同時，所述形成第二半導(dǎo)體摻雜區(qū)的半導(dǎo)體摻雜方法簡單，與現(xiàn)有工藝 兼容，且和在半導(dǎo)體襯底的有源器件區(qū)上的第二半導(dǎo)體摻雜區(qū)時的半導(dǎo)體摻 雜同步進(jìn)行，該鍵合焊盤的制備工藝成本增加很小。
采用所述較佳技術(shù)方案的技術(shù)效果更好，因?yàn)榘雽?dǎo)體襯底為p型的工藝
較成熟，且制造PESD區(qū)的工藝和現(xiàn)有工藝兼容，可以和其他區(qū)域形成PESD 區(qū)同時進(jìn)行，容易實(shí)現(xiàn)，且制造成本低。


圖1是現(xiàn)有技術(shù)的為防止剝離現(xiàn)象的4建合焊盤的結(jié)構(gòu)示意圖； 圖2是本發(fā)明提供的鍵合焊盤的結(jié)構(gòu)示意圖； 圖3是圖2所示的4走合焊盤的XY平面示意圖； 圖4是圖2所示的鍵合焊盤的XZ平面示意圖； 圖5是圖2所示的鍵合焊盤的制備方法的流程圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明 作進(jìn)一步的詳細(xì)描述。
圖2所示為本發(fā)明提供的鍵合焊盤的結(jié)構(gòu)示意圖，定義垂直于半導(dǎo)體襯 底上表層的方向?yàn)閆方向，平行于半導(dǎo)體襯底上表層的平面為XY平面。該 4建合焊盤包括半導(dǎo)體襯底50和焊盤金屬層60中。半導(dǎo)體襯底包括有源器件 區(qū)的半導(dǎo)體襯底(圖中未表示)和鍵合焊盤區(qū)的半導(dǎo)體襯底50,在半導(dǎo)體襯 底50的上表層的區(qū)域上通過半導(dǎo)體摻雜，形成第一半導(dǎo)體摻雜阱區(qū)51,在 第一半導(dǎo)體摻雜阱區(qū)51中通過半導(dǎo)體摻雜形成第二半導(dǎo)體摻雜區(qū)52,在第 二半導(dǎo)體摻雜區(qū)52上表層通過半導(dǎo)體摻雜形成第一半導(dǎo)體高摻雜區(qū)53。在 本實(shí)施例中，半導(dǎo)體摻雜通過離子注入實(shí)現(xiàn)，半導(dǎo)體襯底50為P型半導(dǎo)體， 第一半導(dǎo)體為N型半導(dǎo)體，第二半導(dǎo)體為P型半導(dǎo)體，由于制造PESD區(qū)的 工藝和現(xiàn)有工藝兼容，容易實(shí)現(xiàn)，且制造成本低，第二半導(dǎo)體摻雜區(qū)52為 PESD區(qū)。
繼續(xù)如圖2所示，互連金屬層包括焊盤金屬層60和有源器件區(qū)的互連 金屬層(圖中未表示)，焊盤金屬層包括多層焊盤金屬層、用于連接第一半 導(dǎo)體高摻雜區(qū)和底層焊盤金屬層的若干接觸和用于多層焊盤金屬層之間相 互連接的若干通孔，在本實(shí)施例中，焊盤金屬層60包括三層焊盤金屬層， 包括第一層焊盤金屬層61、第二層焊盤金屬層62、第三層焊盤金屬層63以 及用于連接第一半導(dǎo)體高摻雜區(qū)53和第一層焊盤金屬層61的若干接觸64、 連接第一層焊盤金屬層61和第二層焊盤金屬層62的若干通孔65和用于連 接第一層焊盤金屬層61和第二層焊盤金屬層62的若干通孔66，其中第三層 焊盤金屬層63形成于焊盤金屬層60的上表層，其上表面棵露于外，用于與外部引線鍵合；頂層的第三層焊盤金屬層63在受外部應(yīng)力的情況下受第二 層焊盤金屬層62的牽制，而第二層焊盤金屬層62受第一層焊盤金屬層61 的牽制，第一焊盤金屬層61受半導(dǎo)體襯底50的牽制，^v而焊盤金屬層60 不容易被剝離；第一層焊盤金屬層61、第二焊盤金屬層62和第三層焊盤金 屬層63可以通過大馬士革工藝或者金屬刻蝕工藝構(gòu)圖形成。焊盤金屬層的 具體層數(shù)不受本發(fā)明限制，可以是一層或者一層以上。
第一半導(dǎo)體高摻雜區(qū)53在XY截面上的圖形為長方形，第二半導(dǎo)體摻雜 區(qū)52在XY截面上的圖形為長方形，但是其具體形狀不受本發(fā)明限制，只要 第二半導(dǎo)體摻雜區(qū)52在XY截面上的面積小于第一半導(dǎo)體摻雜阱區(qū)51在XY 截面上的面積，第一半導(dǎo)體高摻雜區(qū)53在XY截面上的面積小于第一半導(dǎo)體 摻雜阱區(qū)51在XY截面上的面積。
在本實(shí)施例中，通過使第二半導(dǎo)體摻雜區(qū)52的摻雜濃度相互匹配和第 一半導(dǎo)體摻雜阱區(qū)51的摻雜濃度，使在第二半導(dǎo)體摻雜區(qū)52四周的、大致 同一高度的第一半導(dǎo)體摻雜阱區(qū)形成使第一半導(dǎo)體高摻雜區(qū)53和位于第二 半導(dǎo)體摻雜區(qū)下方的第 一半導(dǎo)體摻雜阱區(qū)之間電學(xué)隔離的全耗盡區(qū)54 ，如果 沒有形成全耗盡區(qū)54,那么第一半導(dǎo)體高摻雜區(qū)53和第二半導(dǎo)體摻雜區(qū)52 下方的第一半導(dǎo)體摻雜阱區(qū)有電學(xué)連接，第一半導(dǎo)體摻雜阱區(qū)51與第二半 導(dǎo)體摻雜區(qū)52之間形成的結(jié)電容56和第二半導(dǎo)體摻雜區(qū)52與第一半導(dǎo)體 高摻雜區(qū)53之間形成結(jié)電容57被短路，不能起到降低等效寄生電容的作用。
在本實(shí)施例的鍵合焊盤中，其等效寄生電容為半導(dǎo)體襯底50和第一半 導(dǎo)體摻雜阱區(qū)51之間形成的結(jié)電容55、第一半導(dǎo)體摻雜阱區(qū)51與第二半導(dǎo) 體摻雜區(qū)52之間形成的結(jié)電容56以及第二半導(dǎo)體摻雜區(qū)52與第一半導(dǎo)體 高摻雜區(qū)53之間形成的結(jié)電容57三者串聯(lián)而成。根據(jù)電子電路的串聯(lián)電容公式(1 )，
<formula>formula see original document page 16</formula>ClC^+C^Cg+CgC^ ( 1 )
串聯(lián)后的有效電容值小于串聯(lián)電容中的任何一個電容，因此結(jié)電容55
串聯(lián)結(jié)電容56和結(jié)電容57后能有效減小鍵合焊盤的等效寄生電容，使第二
半導(dǎo)體摻雜區(qū)的摻雜濃度和第 一半導(dǎo)體摻雜阱區(qū)的摻雜濃度相互匹配，使第 一半導(dǎo)體高摻雜區(qū)的摻雜濃度和第二半導(dǎo)體摻雜區(qū)的摻雜濃度相互匹配，減
小結(jié)電容56和結(jié)電容57，能較大程度地減小等效寄生電容值。因此，本實(shí) 施例的鍵合焊盤所產(chǎn)生的寄生電容值相對較小，能減小到現(xiàn)有技術(shù)的寄生電 容值的一半左右。
需要指出的是，在圖2所示實(shí)施例中只是一個鍵合焊盤的示意圖，任何 多個該鍵合焊盤的排列形式不受本發(fā)明限制，甚至可以實(shí)現(xiàn)在多個鍵合焊盤 排列的結(jié)構(gòu)中，只要第二半導(dǎo)體摻雜區(qū)足夠大，多個焊盤金屬層可以共用一 個第二半導(dǎo)體摻雜區(qū)形成多個鍵合焊盤。由于焊盤金屬層之下區(qū)域的襯底都 包括第二半導(dǎo)體摻雜區(qū)，所以，半導(dǎo)體襯底上分成了有源器件區(qū)200和4建合 焊盤區(qū)100，焊盤區(qū)100的半導(dǎo)體襯底中不形成器件。
圖3所示為圖2所示4建合焊盤的XY平面示意圖，圖4所示為圖2所示 4建合焊盤的XZ平面示意圖。
另外需要指出的是通過離子注入摻雜有更好的區(qū)域圖形準(zhǔn)確性以及摻 雜的深度更大，因此本實(shí)施例中優(yōu)選離子注入方式摻雜。
進(jìn)一步，本實(shí)施方式提供形成如圖2所示實(shí)施例的鍵合焊盤的 制備方法。 圖5所示為本發(fā)明所提供的形成如圖2所示實(shí)施例的鍵合焊盤的制備方法的流程圖。如圖5所示鍵合焊盤的制備方法包括以下步驟 步驟Sll，提供半導(dǎo)體襯底。
在圖2所示實(shí)施例中，半導(dǎo)體襯底上不只是形成鍵合焊盤，半導(dǎo)體襯底 包括用于形成M0S器件的有源器件區(qū)和用于形成4定合焊盤的4定合焊盤區(qū)。 步驟S12，在半導(dǎo)體襯底上表層通過半導(dǎo)體摻雜形成第一半導(dǎo)體摻雜阱區(qū)。
在該步驟中，摻雜過程可以和在半導(dǎo)體襯底上有源器件區(qū)的第 一半導(dǎo)體 摻雜阱區(qū)的半導(dǎo)體摻雜同步進(jìn)行。例如，第一半導(dǎo)體摻雜為N型離子注入摻 雜時，在定義半導(dǎo)體襯底其它區(qū)域形成MOS管N型摻雜區(qū)域時，可以同時定 義第一半導(dǎo)體摻雜區(qū)圖形及其面積，在對其它區(qū)域形成MOS管的N型離子注 入摻雜時，同步進(jìn)行第一半導(dǎo)體摻雜區(qū)的N型離子注入摻雜。
步驟S13,在第一半導(dǎo)體摻雜阱區(qū)中通過半導(dǎo)體摻雜形成第二半導(dǎo)體摻 雜區(qū)。
在該步驟中，在第二半導(dǎo)體摻雜區(qū)四周的、大致同一高度的第一半導(dǎo)體 摻雜阱區(qū)形成使第一半導(dǎo)體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一 半導(dǎo)體摻雜阱區(qū)之間電學(xué)隔離的全耗盡區(qū)。需要指出的是，該步驟S13可以 和有源器件區(qū)200的第二半導(dǎo)體摻雜工藝過程集成在一起，在圖2所示實(shí)施 例中，采用PESD摻雜，和有源器件區(qū)200的PESD摻雜工藝過程集成在一起， 形成的第二半導(dǎo)體摻雜區(qū)為PESD區(qū)。體現(xiàn)出了該方法制備第二半導(dǎo)體摻雜 區(qū)的低成本優(yōu)勢。
步驟S14，在第二半導(dǎo)體摻雜區(qū)的上表層通過半導(dǎo)體摻雜形成第一半導(dǎo) 體高摻雜區(qū)。
在該步驟中，摻雜過程可以和在半導(dǎo)體襯底上有源器件區(qū)的第一半導(dǎo)體高摻雜同步進(jìn)行。
因此，步驟S12、步驟S13和步驟S14都是可以和其它器件的摻雜工藝 過程集成在一起的，體現(xiàn)出了該方法制備過程的低成本優(yōu)勢。
步驟S15，在第一半導(dǎo)體高摻雜區(qū)的上方形成若干接觸。該步驟可以和 在半導(dǎo)體襯底上有源器件區(qū)的接觸形成過程同步進(jìn)^f亍。
步驟S16，在預(yù)定的第一層金屬層中構(gòu)圖形成第一層焊盤金屬層以及用 于連接第一層焊盤金屬層和第二層焊盤金屬層的若干通孔。
在該步驟中，互連金屬層中有層中間介質(zhì)層，因此第一層焊盤金屬層和 通孔可以通過大馬士革工藝或者金屬刻蝕工藝構(gòu)圖形成，并且該步驟可以與 在半導(dǎo)體襯底上有源器件區(qū)構(gòu)圖形成該層金屬和通孔同步進(jìn)行。
需要指出的是，焊盤金屬層的具體層數(shù)不受本發(fā)明限制，可以是一層或 者一層以上。在圖2所示實(shí)施例中，采用三層焊盤金屬層。
步驟S17，在預(yù)定的第二層金屬層中構(gòu)圖形成第二層焊盤金屬層以及用 于連接第二層焊盤金屬層和第三層焊盤金屬層的若干通孔。
在該步驟中，互連金屬層中有層中間介質(zhì)層，因此第二層焊盤金屬層和 通孔可以通過大馬士革工藝或者金屬刻蝕工藝構(gòu)圖形成，并且該步驟可以與 在半導(dǎo)體襯底上有源器件區(qū)構(gòu)圖形成該層金屬和通孔同步進(jìn)行。
步驟S18，在預(yù)定的第三層金屬層中構(gòu)圖形成第三層焊盤金屬層。
在該步驟中，互連金屬層中有層中間介質(zhì)層，因此第三層焊盤金屬層和 可以同時通過大馬士革工藝或者金屬刻蝕工藝構(gòu)圖形成，其中第三層焊盤金 屬層位于互連金屬層的最上方，并且該步驟可以與在半導(dǎo)體襯底上有源器件 區(qū)構(gòu)圖形成該層金屬和通孔同步進(jìn)行，
至此，圖2所示的鍵合焊盤基本制備完成。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1、一種鍵合焊盤，包括焊盤金屬層、形成于半導(dǎo)體襯底上的第一半導(dǎo)體摻雜阱區(qū)和形成于第一半導(dǎo)體摻雜阱區(qū)中的第一半導(dǎo)體高摻雜區(qū)，焊盤金屬層通過若干接觸連接于第一半導(dǎo)體高摻雜區(qū)，其特征在于，還包括第二半導(dǎo)體摻雜區(qū)，所述第二半導(dǎo)體摻雜區(qū)位于第一半導(dǎo)體摻雜阱區(qū)中、且位于第一半導(dǎo)體高摻雜區(qū)的大致正下方，所述第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積，所述第二半導(dǎo)體摻雜區(qū)使第一半導(dǎo)體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間電學(xué)隔離。
2、 根據(jù)權(quán)利要求1所述的鍵合焊盤，其特征在于，所述第二半導(dǎo)體摻雜區(qū) 的摻雜濃度和第一半導(dǎo)體摻雜阱區(qū)的摻雜濃度相互匹配，使在第二半導(dǎo) 體摻雜區(qū)四周的、大致同 一高度的第一半導(dǎo)體摻雜阱區(qū)形成使第 一半導(dǎo) 體高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間電 學(xué)隔離的全耗盡區(qū)。
3、 根據(jù)權(quán)利要求1所述的鍵合焊盤，其特征在于，所述半導(dǎo)體襯底為P型 半導(dǎo)體襯底，所述第一半導(dǎo)體為N型半導(dǎo)體，所述第二半導(dǎo)體為P型半 導(dǎo)體。
4、 根據(jù)權(quán)利要求3所述的鍵合焊盤，其特征在于，所述P型半導(dǎo)體為P型 靜電方文電區(qū)。
5、 根據(jù)權(quán)利要求1所述的鍵合焊盤，其特征在于，所述第一半導(dǎo)體高摻雜 區(qū)在平行于半導(dǎo)體村底上表面的截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積。
6、 根據(jù)權(quán)利要求1所述的4建合焊盤，其特征在于，所述焊盤金屬層是一層 或一層以上，包括用于連接底層焊盤金屬層和第一半導(dǎo)體高摻雜區(qū)的若 干接觸。
7、 根據(jù)權(quán)利要求1或6所述的鍵合焊盤，其特征在于，所述焊盤金屬層是 兩層或兩層以上，包括用于連接底層焊盤金屬層和第一半導(dǎo)體高摻雜區(qū) 的若干接觸以及用于連接不同焊盤金屬層的若干通孔。
8、 根據(jù)權(quán)利要求1所述的鍵合焊盤，其特征在于，所述焊盤金屬層在平行 于半導(dǎo)體襯底上表面的截面的面積小于或等于第一半導(dǎo)體高摻雜區(qū)在平行于半導(dǎo)體襯底上表面的截面的面積。
9、 根據(jù)權(quán)利要求1所述的鍵合焊盤，其特征在于，所述第一半導(dǎo)體摻雜阱 區(qū)、第二半導(dǎo)體摻雜區(qū)和第一半導(dǎo)體高摻雜區(qū)通過離子注入實(shí)現(xiàn)。
10、 根據(jù)權(quán)利要求l所述的鍵合焊盤，其特征在于，第一半導(dǎo)體摻雜阱區(qū)在 垂直于半導(dǎo)體襯底上表面方向的厚度范圍為0. 4iLim至2iam。
11、 根據(jù)權(quán)利要求l所述的鍵合焊盤，其特征在于，第二半導(dǎo)體摻雜區(qū)在垂 直于半導(dǎo)體襯底上表面方向的厚度范圍為0. 3jum至ljum。
12、 根據(jù)權(quán)利要求l所述的鍵合焊盤，其特征在于，第一半導(dǎo)體高摻雜區(qū)在 垂直于半導(dǎo)體襯底上表面方向的厚度范圍為0. 1 iim至0. 8 iam。
13、 根據(jù)權(quán)利要求l所述的鍵合焊盤，其特征在于，所述第二半導(dǎo)體摻雜區(qū) 在平行于半導(dǎo)體村底上表面的截面圖形為正方形。
14、 根據(jù)權(quán)利要求1所述的4定合焊盤，其特征在于，所述第二半導(dǎo)體摻雜區(qū) 在平行于半導(dǎo)體襯底上表面的截面圖形為長方形。
15、 一種制備如權(quán)利要求1所述鍵合焊盤的方法，其特征在于，包括以下步驟(1 )提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的上表層通過半導(dǎo)體摻雜，形成第一半導(dǎo)體#^雜阱區(qū)；(2 )在所述第一半導(dǎo)體摻雜阱區(qū)中通過半導(dǎo)體摻雜形成第二半導(dǎo)體 摻雜區(qū)；所述第二半導(dǎo)體摻雜區(qū)在平行于半導(dǎo)體襯底上表面的 截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在平行于半導(dǎo)體襯底上 表面的截面的面,只；(3 )在所述第二半導(dǎo)體摻雜區(qū)的上表層通過半導(dǎo)體摻雜形成第 一半 導(dǎo)體高摻雜區(qū)；所述第二半導(dǎo)體摻雜區(qū)使第一半導(dǎo)體高摻雜區(qū) 和位于第二半導(dǎo)體摻雜區(qū)下方的第 一半導(dǎo)體摻雜阱區(qū)之間電學(xué)隔離；(4)在所述第一半導(dǎo)體高摻雜區(qū)的正上方構(gòu)圖形成焊盤金屬層。
16、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述第二半導(dǎo)體摻雜區(qū)的 摻雜濃度和第 一半導(dǎo)體摻雜阱區(qū)的摻雜濃度相互匹配，使在第二半導(dǎo)體 摻雜區(qū)四周的、大致同 一高度的第 一半導(dǎo)體摻雜阱區(qū)形成使第 一半導(dǎo)體 高摻雜區(qū)和位于第二半導(dǎo)體摻雜區(qū)下方的第一半導(dǎo)體摻雜阱區(qū)之間電 學(xué)隔離的全耗盡區(qū)。
17、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述半導(dǎo)體襯底為P型半 導(dǎo)體襯底，所述形成第 一半導(dǎo)體摻雜阱區(qū)和形成第 一半導(dǎo)體高摻雜區(qū)的 半導(dǎo)體摻雜為N型半導(dǎo)體摻雜，所述形成第二半導(dǎo)體纟參雜區(qū)的半導(dǎo)體摻 雜為P型半導(dǎo)體摻雜。
18、 根據(jù)權(quán)利要求17所述的方法，其特征在于，所述P型半導(dǎo)體摻雜為形 成P型靜電放電區(qū)的摻雜。
19、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述第一半導(dǎo)體高摻雜區(qū) 在平行于半導(dǎo)體襯底上表面的截面的面積小于第一半導(dǎo)體摻雜阱區(qū)在 平行于半導(dǎo)體襯底上表面的截面的面積。
20、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述焊盤金屬層是一層或 一層以上，包括用于連接底層焊盤金屬層和第一半導(dǎo)體高摻雜區(qū)的若干 接觸。
21、 根據(jù)權(quán)利要求15或20所述的方法，其特征在于，所述焊盤金屬層是兩 層或兩層以上，包括用于連接底層焊盤金屬層和第一半導(dǎo)體高摻雜區(qū)的 若干接觸以及用于連接不同焊盤金屬層的若干通孔。
22、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述步驟(4)通過以下步 驟實(shí)現(xiàn)(4a)在所述第一半導(dǎo)體高摻雜區(qū)的上方構(gòu)圖形成若干接觸；(4b)在預(yù)定的第一層金屬層中構(gòu)圖形成第一層焊盤金屬層，以及用于連接第一層焊盤金屬層和第二層焊盤金屬層的若干通孔； (4c)在預(yù)定的第二層金屬層中構(gòu)圖形成第二層焊盤金屬層，以及用于連接第二層焊盤金屬層和第三層焊盤金屬層的若干通孔； (4d)在預(yù)定的第三層金屬層中構(gòu)圖形成第三層焊盤金屬層。
23、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述焊盤金屬層在平行于 半導(dǎo)體襯底上表面的截面的面積小于或等于第一半導(dǎo)體高摻雜區(qū)在平 行于半導(dǎo)體襯底上表面的截面的面積。
24、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述半導(dǎo)體摻雜通過離子 注入實(shí)現(xiàn)。
25、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述半導(dǎo)體摻雜和在半導(dǎo)體襯底的有源器件區(qū)上形成MOS器件時的半導(dǎo)體摻雜同步進(jìn)行。
26、根據(jù)權(quán)利要求15所述的方法，其特征在于，所述構(gòu)圖形成焊盤金屬層和在半導(dǎo)體襯底的有源器件區(qū)上構(gòu)圖形成互連金屬層同步進(jìn)行。
全文摘要
一種降低寄生電容的鍵合焊盤及其制備方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。本發(fā)明提供的鍵合焊盤包括焊盤金屬層、通過半導(dǎo)體摻雜而形成的第一半導(dǎo)體摻雜阱區(qū)、在第一半導(dǎo)體摻雜阱區(qū)中形成的第二半導(dǎo)體摻雜區(qū)和在第二半導(dǎo)體摻雜區(qū)上表層形成的第一半導(dǎo)體高摻雜區(qū)。第一半導(dǎo)體摻雜阱區(qū)與第二半導(dǎo)體摻雜區(qū)之間形成的結(jié)電容、第二半導(dǎo)體摻雜區(qū)與第一半導(dǎo)體高摻雜區(qū)之間形成結(jié)電容和第一半導(dǎo)體摻雜阱區(qū)與半導(dǎo)體襯底之間形成的結(jié)電容三者串聯(lián)，降低了鍵合焊盤的等效寄生電容值；同時，第二半導(dǎo)體摻雜區(qū)制備方法簡單，鍵合焊盤的制備工藝成本增加的很小。
文檔編號H01L23/48GK101656239SQ20091005519
公開日2010年2月24日 申請日期2009年7月22日 優(yōu)先權(quán)日2009年7月22日
發(fā)明者周建華, 張擁華, 彭樹根, 坡 黎 申請人:上海宏力半導(dǎo)體制造有限公司