專利名稱：N型金屬氧化物半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及N型金屬氧化物半導(dǎo)體(NM0S， N-Mental-Oxide-Semiconductor)器件及其制作方法。
背景技術(shù)：
隨著半導(dǎo)體器件關(guān)鍵尺寸的降低，集成電路集成度及復(fù)雜度隨之增加，集成電路 中靜電釋放(ESD，Electro-Static discharge)保護(hù)電路的設(shè)計(jì)難度也日益增加，其中ESD 保護(hù)電路用于防止集成電路受到大電流的沖擊而損壞。目前業(yè)界常用多晶硅柵(Poly)很 長(zhǎng)的NM0S作為ESD保護(hù)器件構(gòu)成ESD保護(hù)電路。圖1為現(xiàn)有作為ESD保護(hù)器件的NM0S部分結(jié)構(gòu)示意圖，結(jié)合該圖可知，由于該 NM0S 10的Poly很長(zhǎng)，因此基于節(jié)約其所在集成電路的面積等考慮，目前在制作該NM0S 10 時(shí)，通常是制作多個(gè)Poly較短的子NM0S 11，然后將所述多個(gè)子NM0S 11的Poly 12連接起 來(連接未示出)，從而制作出所述Poly很長(zhǎng)的NM0S 10。通常情況下，各個(gè)Poly 12的長(zhǎng) 度相等。但在采用上述NM0S器件作為ESD保護(hù)器件時(shí)，發(fā)現(xiàn)至少存在如下缺陷由于為實(shí) 現(xiàn) ESD 保護(hù)，NM0S 10 中各個(gè)子 NM0S 11 漏極(drain) 15 上接觸孔(Drain Contact)與 Poly 12的距離d通常設(shè)計(jì)得較大，常大于有源區(qū)13與P型襯底14之間的距離a，即a < d，因 此在該NM0S 10作為ESD保護(hù)器件而有大電流沖擊drain 15時(shí)，將可能使得drain 15與 P型襯底14之間有電流形成，導(dǎo)致該NM0S 10失效的問題。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供NM0S器件及其制作方法，以提高NM0S作為ESD保護(hù)器 件的有效性。本發(fā)明實(shí)施例提出了 NM0S器件，該NM0S用作ESD保護(hù)器件，包含漏極，且位于有 源區(qū)，所述有源區(qū)包含于P型襯底內(nèi)；在所述P型襯底內(nèi)，還設(shè)置有環(huán)繞所述有源區(qū)的N型
隔罔墻?？蛇x的，所述隔離墻的俯視圖為矩形或正方形，且所述隔離墻俯視圖的各邊分別 與有源區(qū)俯視圖的各邊平行；可選的，所述隔離墻與該NM0S漏極連接；可選的，所述隔離墻及漏極連接的連接結(jié)構(gòu)為隔離墻及漏極上分別設(shè)置有接觸 孔，且兩者的接觸孔通過金屬線連接；本發(fā)明實(shí)施例還提出了 NM0S器件制作方法，所述NM0S用作ESD保護(hù)器件，包含有 漏極，且位于有源區(qū)，所述有源區(qū)包含于P型襯底內(nèi)；包括步驟在所述P型襯底內(nèi)，制作環(huán) 繞所述有源區(qū)的N型隔離墻?？蛇x的，制作的N型隔離墻的俯視圖為矩形或正方形，且隔離墻俯視圖的各邊分 別與有源區(qū)俯視圖的各邊平行
可選的，該NM0S器件制作方法還包括將所述隔離墻連接至該NM0S漏極的步驟；可選的，所述連接，具體包括在所述隔離墻及漏極上分別制作接觸孔；及用金屬 線將隔離墻上的接觸孔連接至漏極上的接觸孔。本發(fā)明實(shí)施例通過在有源區(qū)與P型襯底間設(shè)置有N型隔離墻，防止有源區(qū)內(nèi)NM0S 器件的漏極與P型襯底間有電流形成，從而避免了現(xiàn)有技術(shù)中很可能形成所述電流導(dǎo)致 NM0S 10失效的問題，提高了 NM0S 10作為ESD保護(hù)器件的有效性。本發(fā)明實(shí)施例還提出可以將該NM0S的漏極與N型隔離墻連接起來，則當(dāng)NM0S作 為ESD保護(hù)器件其漏極受到大電流沖擊時(shí)，大電流能夠分散至N型隔離墻，由于該N型隔離 墻圍繞該NM0S所在的整個(gè)有源區(qū)，因此能夠提高構(gòu)成該NM0S的各個(gè)子NM0S上電流的均勻 性，降低工藝偏差導(dǎo)致的各個(gè)子NM0S流動(dòng)的電流不均勻而容易使得各個(gè)子NM0S的柵極容 易在有源區(qū)邊緣處發(fā)生斷裂，即NM0S能夠承受的最高電壓值要低于設(shè)計(jì)時(shí)的預(yù)期值而提 前失效的可能性，提高了該NM0S作為ESD保護(hù)器件保護(hù)需要進(jìn)行電壓/電流保護(hù)的電路的 能力。


圖1為現(xiàn)有作為ESD保護(hù)器件的NM0S部分版圖示意圖；圖2為本發(fā)明實(shí)施例提出的NM0S的部分結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例提出的NM0S制作方法的流程圖；圖4A 4E為本發(fā)明實(shí)施例中制作的NM0S的部分俯視圖。
具體實(shí)施例方式根據(jù)背景技術(shù)的描述，由于NM0S 10為實(shí)現(xiàn)ESD保護(hù)，因此其各個(gè)子NM0S 11漏極 (drain) 15上接觸孔(Drain Contact)與Poly 12的距離d通常大于有源區(qū)13與P型襯底 14之間的距離a，即a<d。不過NM0S 10雖然實(shí)現(xiàn)了 ESD保護(hù)，但有可能存在drain 15與 P型襯底14之間形成電流，導(dǎo)致該NM0S 10失效的問題，此外為實(shí)現(xiàn)ESD保護(hù)的需要，通常 無法通過調(diào)整距離a或d使得a不小于d，因此本發(fā)明實(shí)施例提出通過在有源區(qū)13與P型 襯底14間設(shè)置隔離墻，來防止位于有源區(qū)13內(nèi)的drain 15與p型襯底14之間有電流形 成，導(dǎo)致NM0S 10失效的問題，提高NM0S 10作為ESD保護(hù)器件的有效性。圖2為本發(fā)明實(shí)施例提出的NM0S的部分結(jié)構(gòu)示意圖，由該圖可知，本發(fā)明實(shí)施例 提出的NM0S 21包含drain 22，該NM0S 21位于有源區(qū)23，所述有源區(qū)23包含于P型襯底 24內(nèi)，且在所述P型襯底24內(nèi)，還設(shè)置有環(huán)繞所述有源區(qū)23的N型隔離墻25。所述N型隔離墻25與有源區(qū)23的間隔距離需滿足工藝要求，具體實(shí)施時(shí)，可以通 過基于不同的間隔距離設(shè)置N型隔離墻25，然后確定出能夠防止drain 22與p型襯底24 之間有電流形成對(duì)應(yīng)的間隔距離。N型隔離墻25的形狀及相應(yīng)尺寸可以有多種選擇，只需能夠?qū)rain 22與p型襯 底24隔離即可，較佳的，N型隔離墻25的俯視圖為矩形或正方形，以防止N型隔離墻25形 狀不規(guī)則而影響NM0S 21的性能。上述匪OS 21中，由于drain 22與P型襯底24之間有N型隔離墻25隔離，因此 可以防止drain 22與p型襯底24之間有電流形成，導(dǎo)致NM0S 21失效的問題。
此外如果將N型隔離墻25及drain 22連接起來，則當(dāng)匪OS 21的drain22受到 大電流沖擊時(shí)，大電流將會(huì)從drain 22分散流動(dòng)至N型隔離墻25，由于N型隔離墻25圍繞 著整個(gè)有源區(qū)23，因此大電流分散流動(dòng)至N型隔離墻25能夠提高各子NM0S 26上大電流的 均勻性，避免工藝偏差導(dǎo)致的各個(gè)子NM0S 26流動(dòng)的大電流不同而使得Poly 27容易在位 置28發(fā)生斷裂，即NM0S21能夠承受的最高電壓值要低于設(shè)計(jì)時(shí)的預(yù)期值，常稱為NM0S 21 提前失效的問題。其中所述N型隔離墻25及drain 22連接的連接結(jié)構(gòu)通常為所述N型隔離墻25 及drain 22上分別設(shè)置有接觸孔，且兩者的接觸孔通過金屬線連接。本發(fā)明實(shí)施例還提出了 NM0S制作方法，以防止位于有源區(qū)14內(nèi)的drainl6與p 型襯底15之間有電流形成，導(dǎo)致NM0S 10失效的問題。圖3為本發(fā)明實(shí)施例提出的NM0S制作方法的流程圖，結(jié)合圖3及圖2，所述NM0S 21用作ESD保護(hù)器件，包含有drain 22，且位于有源區(qū)23，所述有源區(qū)23包含于P型襯底 24內(nèi)；該方法包括步驟步驟1，在所述P型襯底24內(nèi)，制作環(huán)繞所述有源區(qū)23的N型隔離墻25。制作出N型隔離墻25，例如可以在制作出drain 22及source 29后，緊接著制作 N型隔離墻25，這樣可以減小對(duì)現(xiàn)有制作工藝的變動(dòng)程度，降低制作成本，提高制作效率。其中N型隔離墻25的形狀，與有源區(qū)23的間隔距離等參照上述NM0S 21結(jié)構(gòu)部 分可以得到。較佳的，N型隔離墻25的俯視圖為矩形或正方形，以防止N型隔離墻25形狀不規(guī) 則而影響NM0S 21的性能。此外該方法還可以包括可選的步驟2，將N型隔離墻25連接至drain 22，以提高 各個(gè)子NM0S 26電流的均勻性，避免NM0S 21提前失效的問題。其中所述連接步驟通常具體包括在N型隔離墻25及drain 22上分別制作接觸 孔；及用金屬線將N型隔離墻25上的接觸孔連接至drain 22上的接觸孔，實(shí)現(xiàn)N型隔離墻 25及drain 22的連接。下面將參照附圖對(duì)本發(fā)明進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例， 應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因 此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能 和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)是本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開 發(fā)中，必須作出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi) 時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非 精準(zhǔn)的比率，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。實(shí)施例一圖4A 4E為本發(fā)明實(shí)施例中制作的NM0S的部分俯視圖，結(jié)合這些附圖，本實(shí)施 例制作NM0S 40的過程包括
參照?qǐng)D4A，提供P型襯底41 ；參照?qǐng)D4B，于P型襯底41上形成隔離層42，得到有源區(qū)43 ；其中隔離層42通常 采用淺溝道隔離(STI, Shallow Trench Isolation)工藝形成。參照?qǐng)D4C，于有源區(qū)43上制作各個(gè)柵極44 ；參照?qǐng)D4D，制作各個(gè)柵極44對(duì)應(yīng)的漏極45及源極46 ；其中各個(gè)柵極44及相應(yīng)的 源漏極構(gòu)成子NM0S 47。參照?qǐng)D4E，形成環(huán)繞有源區(qū)43的N型隔離墻48，可以通過離子注入工藝形成；其中N型隔離墻48的橫邊481主要用于防止漏極45與P型襯底41間有電流形 成，而縱邊482的主要作用在于使得各個(gè)子NM0S 47中的電流均勻。在形成N型隔離墻48后，可選的，本實(shí)施例還在N型隔離墻48及漏極45上形成 接觸孔，再使用金屬線基于接觸孔將N型隔離墻48及漏極45連接起來。其實(shí)現(xiàn)工藝為常 規(guī)工藝，本實(shí)施例不詳細(xì)闡述。將N型隔離墻48與漏極45連接起來后，當(dāng)大電流沖擊漏極45時(shí)，大電流將從漏 極45分散流動(dòng)至N型隔離墻48，由于N型隔離墻48圍繞整個(gè)有源區(qū)43，因此使得各個(gè)子 NM0S 47中的電流均勻，降低NM0S提前失效的可能性。接著按照常規(guī)工藝進(jìn)行后續(xù)工藝，即可完成該NM0S 40的制作。上述實(shí)施例中在制作出柵極44、漏極45及源極46后才開始制作N型隔離墻48， 實(shí)際上還可以在形成有源區(qū)43后先制作N型隔離墻48，再制作柵極44、漏極45及源極46， 制作流程參照實(shí)施例二。實(shí)施例二步驟al，提供P型襯底41 ；步驟a2，于P型襯底41上形成隔離層42，得到有源區(qū)43 ；其中隔離層42通常采 用淺溝道隔離(STI, Shallow Trench Isolation)工藝形成。步驟a3，形成環(huán)繞有源區(qū)43的N型隔離墻48，可以通過離子注入工藝形成；步驟a4，于有源區(qū)43上制作各個(gè)柵極44 ；步驟a5，制作各個(gè)柵極44對(duì)應(yīng)的漏極45及源極46 ；其中各個(gè)柵極44及相應(yīng)的源 漏極構(gòu)成子NM0S 47。再將N型隔離墻48與漏極45連接起來，并進(jìn)行其他后續(xù)常規(guī)后續(xù)工藝，完成NM0S 40的制作。此外也可以在制作柵極44、漏極45及源極46中任意兩者間制作N型隔離墻48。 例如在制作柵極44及漏極45間制作，參見實(shí)施例三。實(shí)施例三步驟b 1，提供P型襯底41 ；步驟b2，于P型襯底41上形成隔離層42，得到有源區(qū)43 ；其中隔離層42通常采 用淺溝道隔離(STI, Shallow Trench Isolation)工藝形成。步驟b3，于有源區(qū)43上制作各個(gè)柵極44 ；步驟b4，形成環(huán)繞有源區(qū)43的N型隔離墻48，可以通過離子注入工藝形成；步驟b5，制作各個(gè)柵極44對(duì)應(yīng)的漏極45及源極46 ；其中各個(gè)柵極44及相應(yīng)的源 漏極構(gòu)成子NM0S 47。
再將N型隔離墻48與漏極45連接起來，并進(jìn)行其他后續(xù)常規(guī)工藝，完成NM0S 40 的制作。本發(fā)明實(shí)施例通過在有源區(qū)與P型襯底間設(shè)置有N型隔離墻，防止有源區(qū)內(nèi)NM0S 器件的漏極與P型襯底間有電流形成，從而避免了現(xiàn)有技術(shù)中很可能形成所述電流導(dǎo)致 NM0S失效的問題，提高了 NM0S作為ESD保護(hù)器件的有效性。本發(fā)明實(shí)施例還提出可以將該NM0S的漏極與N型隔離墻連接起來，則當(dāng)NM0S作 為ESD保護(hù)器件其漏極受到大電流沖擊時(shí)，大電流能夠分散至N型隔離墻，由于該N型隔離 墻圍繞該NM0S所在的整個(gè)有源區(qū)，因此能夠提高構(gòu)成該NM0S的各個(gè)子NM0S上電流的均勻 性，降低工藝偏差導(dǎo)致的各個(gè)子NM0S流動(dòng)的電流不均勻而容易使得各個(gè)子NM0S的柵極容 易在有源區(qū)邊緣處發(fā)生斷裂，即NM0S能夠承受的最高電壓值要低于設(shè)計(jì)時(shí)的預(yù)期值而提 前失效的可能性，提高了該NM0S作為ESD保護(hù)器件保護(hù)需要進(jìn)行電壓/電流保護(hù)的電路的 能力。雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
一種N型金屬氧化物半導(dǎo)體器件，用作靜電釋放保護(hù)器件，該N型金屬氧化物半導(dǎo)體包含漏極，且位于有源區(qū)，所述有源區(qū)包含于P型襯底內(nèi)；其特征在于，在所述P型襯底內(nèi)，還設(shè)置有環(huán)繞所述有源區(qū)的N型隔離墻。
2.如權(quán)利要求1所述的N型金屬氧化物半導(dǎo)體器件，其特征在于，所述隔離墻的俯視圖 為矩形或正方形，且所述隔離墻俯視圖的各邊分別與有源區(qū)俯視圖的各邊平行。
3.如權(quán)利要求1所述的N型金屬氧化物半導(dǎo)體器件，其特征在于，所述隔離墻與該N型 金屬氧化物半導(dǎo)體漏極連接。
4.如權(quán)利要求3所述的N型金屬氧化物半導(dǎo)體器件，其特征在于，所述隔離墻及漏極連 接的連接結(jié)構(gòu)為隔離墻及漏極上分別設(shè)置有接觸孔，且兩者的接觸孔通過金屬線連接。
5.一種N型金屬氧化物半導(dǎo)體器件制作方法，所述N型金屬氧化物半導(dǎo)體用作靜電 釋放保護(hù)器件，包含有漏極，且位于有源區(qū)，所述有源區(qū)包含于P型襯底內(nèi)；其特征在于，包 括在所述P型襯底內(nèi)，制作環(huán)繞所述有源區(qū)的N型隔離墻。
6.如權(quán)利要求5所述的方法，其特征在于，所述隔離墻的俯視圖為矩形或正方形，且隔 離墻俯視圖的各邊分別與有源區(qū)俯視圖的各邊平行。
7.如權(quán)利要求5所述的方法，其特征在于，還包括將所述隔離墻連接至該N型金屬氧化 物半導(dǎo)體漏極的步驟。
8.如權(quán)利要求7所述的方法，其特征在于，所述連接，具體包括在所述隔離墻及漏極上分別制作接觸孔；及用金屬線將隔離墻上的接觸孔連接至漏極上的接觸孔。
全文摘要
本發(fā)明提供NMOS器件及其制作方法，以提高NMOS作為ESD保護(hù)器件的有效性。該NMOS用作ESD保護(hù)器件，該NMOS包含漏極，且位于有源區(qū)，所述有源區(qū)包含于P型襯底內(nèi)；且在所述P型襯底內(nèi)，還設(shè)置有環(huán)繞所述有源區(qū)的N型隔離墻；該方法包括步驟在所述P型襯底內(nèi)，制作環(huán)繞所述有源區(qū)的N型隔離墻。
文檔編號(hào)H01L23/60GK101866950SQ20091004928
公開日2010年10月20日 申請(qǐng)日期2009年4月14日 優(yōu)先權(quán)日2009年4月14日
發(fā)明者廖金昌, 朱志煒 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司