專利名稱：四方扁平無引腳封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及四方扁平封裝(Quad Flat Package，QFP)，且特別是有關(guān)于一種四方 扁平無弓丨腳封裝(Quad Flat Non-leaded package，QFNpackage)。
背景技術(shù)：
集成電路(integrated circuits, IC)的生產(chǎn)主要 包括集成電路的設(shè)計(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package) 0集成電路封裝 的目的在于防止芯片受到外界溫度、濕氣的影響及雜塵污染，并提供芯片與外部電路之間 電性連接的媒介。半導(dǎo)體封裝技術(shù)包含有許多封裝形態(tài)，其中屬于四方扁平封裝系列的四方扁平無 引腳封裝具有較短的信號傳遞路徑及相對較快的信號傳遞速度，因此四方扁平無引腳封裝 適用于高頻傳輸(例如射頻頻帶)的芯片封裝，且為低腳位(low pin count)封裝型態(tài)的
主流的一。在四方扁平無引腳封裝的工藝中，先將多個芯片配置于引腳框架(Ieadframe) 上。然后，通過多條焊線使這些芯片電性連接至引腳框架。的后，通過封裝膠體來包覆部 分引腳框架、這些焊線以及這些芯片。最后，通過切割工藝(punch process)或鋸切工藝 (sawing process)單體化上述結(jié)構(gòu)而得到多個四方扁平無引腳封裝。

發(fā)明內(nèi)容
本發(fā)明提供一種四方扁平無引腳封裝，其芯片在引腳框架的上方且覆蓋引腳的一 部分，使引腳可以取代芯片座，可縮小封裝尺寸。本發(fā)明提供一種四方扁平無引腳封裝，其引腳的第一部分可提供焊線較大的支撐 力，可提高四方扁平無引腳封裝的可靠度。本發(fā)明提供一種四方扁平無引腳封裝，其可防止相鄰兩引腳的第二部分于單體化 的過程中產(chǎn)生電性導(dǎo)通的現(xiàn)象，可提高四方扁平無引腳封裝的可靠度。本發(fā)明提出一種四方扁平無引腳封裝，其包括一引腳框架、一芯片、多條第一焊線 以及一封裝膠體。引腳框架包括多個第一引腳，且每一第一引腳具有一第一部分與一第二 部分，其中第一部分與第二部分沿著一軸線來延伸，且第一部分的長度大于第二部分的長 度，第一部分的厚度大于第二部分的厚度。芯片配置于引腳框架上，且覆蓋這些第一部分的 一部分。第一焊線連接于芯片與這些第一部分的另一部分之間或芯片與這些第二部分之 間，使芯片通過這些第一焊線與這些第一引腳電性連接。封裝膠體包覆部分這些第一引腳、 芯片以及這些第一焊線。在本發(fā)明的一實施例中，上述的引腳框架還包括多個第二引腳。這些第二引腳的 厚度實質(zhì)上與這些第一引腳的這些第一部分的厚度相同，且這些第二引腳與這些第一引腳 的這些第一部分交錯排列(stagger)。在本發(fā)明的一實施例中，上述的四方扁平無引腳封裝還包括多條第二焊線。這些第二焊線連接于芯片與這些第二引腳之間，使芯片通過這些第二焊線與這些第二引腳電性 連接。在本發(fā)明的一實施例中，上述的引腳框架還包括一芯片座。芯片配置于芯片座上， 且這些第一引腳與這些第二引腳環(huán)繞芯片座配置。芯片座的尺寸小于芯片的尺寸。芯片座 除了與第一引腳的一部分共同支撐芯片外，芯片座亦具有散熱功效。在本發(fā)明的一實施例中，上述的這些第一引腳之一的第一部分與芯片座一體成型。本發(fā)明還提出一種四方扁平無引腳封裝，其包括一引腳框架、一芯片、多條焊線及 一封裝膠體。引腳框架包括多個引腳，每一引腳具有一第一部分與一第二部分，且第一部分 與第二部分的交接處具有一缺口，其中第一部分與第二部分沿著一軸線來延伸，且任兩相 鄰的這些第二部分之間的一第一間距實質(zhì)上大于任兩相鄰的這些第一部分之間的一第二 間距。芯片配置于引腳框架上。焊線連接于芯片及引腳框架之間，使芯片通過這些焊線與 這些引腳電性連接。封裝膠體包覆芯片及這些焊線，并填充于這些缺口與這些引腳之間。在本發(fā)明的一實施例中，上述的每一引腳的第一部分的一第一上表面與第二部分 的一第二上表面實質(zhì)上共平面，且第一部分的厚度大于第二部分的厚度，以于第二部分的 一第一下表面與第一部分相鄰第二部分的第二下表面的一側(cè)面定義出一容置空間，封裝膠 體填充于空置空間內(nèi)。在本發(fā)明的一實施例中，上述的每一引腳的第二部分的長度大于等于50微米且 小于每一引腳的第一部分的長度。在本發(fā)明的一實施例中，上述的這些弓I腳交錯排列。在本發(fā)明的一實施例中，上述的引腳框架還包括一芯片座。芯片配置于芯片座上， 且這些引腳環(huán)繞芯片座配置。基于上述，由于本發(fā)明的每一第一引腳的第一部分與第二部分是沿著一軸線來延 伸，且第一部分的長度大于第二部分的長度，第一部分的厚度大于第二部分的厚度，因此當(dāng) 芯片通過第一焊線電性連接至第一引腳的第一部分時，除了可以減少焊線的長度外，第一 部分亦可提供焊線較大的支撐力。故，本發(fā)明的四方扁平無引腳封裝具有較佳的可靠度。此外，由于本發(fā)明的任兩相鄰的第二部分之間的間距實質(zhì)上大于任兩相鄰的第一 部分之間的間距，因此于單體化(singulation)的過程中，可防止相鄰兩引腳的第二部分 產(chǎn)生電性導(dǎo)通的現(xiàn)象，而可增加四方扁平無引腳封裝的可靠度。為讓本發(fā)明的上述特征和優(yōu)點能還明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。


圖IA為本發(fā)明的一實施例的一種四方扁平無引腳封裝的俯視示意圖；圖IB為沿圖IA的線I-I的剖面示意圖；圖2A為本發(fā)明的另一實施例的一種四方扁平無引腳封裝的俯視示意圖；圖2B為沿圖2A的線II-II的剖面示意圖；圖2C為圖2A的四方扁平無引腳封裝的一第一引腳的放大立體示意圖。主要元件符號說明
100、200 四方扁平無引腳封裝110、210:引腳框架110a、210a 第一引腳110b、210b 第二引腳110c、210c 芯片座112、212:第一部分114、214:第二部分120,220 芯片130 第一焊線140 第二焊線150、240 封裝膠體160 粘著層212a 第一上表面212b 側(cè)面214a:第二上表面214b 第二下表面216 第三部分218:第四部分230 焊線Dl 第一間距D2 第二間距G:缺口L1、L2、L1，、L2，、L3，、L4，長度R1、R2、R2，軸線S:容置空間T1、T2、T1，、T2，厚度W1、W2:寬度
具體實施例方式圖IA為本發(fā)明的一實施例的一種四方扁平無引腳封裝的俯視示意圖，圖IB為沿圖IA的線I-I的剖面示意圖。為了方便說明起見，圖IA中的芯片120與封裝膠體150皆 以虛線來表示。請同時參考圖IA與圖1B，在本實施例中，四方扁平無引腳封裝100包括一 引腳框架110、一芯片120、多條第一焊線130以及一封裝膠體150。詳細而言，引腳框架110包括多個第一引腳110a，且每一第一引腳IlOa具有一第 一部分112與一第二部分114，其中第一部分112與第二部分114沿著一軸線Rl來延伸，且 第一部分112的長度Ll大于第二部分114的長度L2，第一部分112的厚度Tl大于第二部 分114的厚度T2，第一部分112的寬度Wl大于第二部分114的寬度W2。在本實施例中，第 一引腳IlOa的第二部分114的長度可小于400微米。在本實施例中，引腳框架110還包括多個第二引腳IlOb與一芯片座110c，其中這些第一引腳IlOa與這些第二引腳IlOb環(huán)繞芯片座IlOc配置，且這些第一引腳IlOa之一 的第一部分112與芯片座IlOc —體成型，意即這些第一引腳IlOa的第一部分112相對于 第二部分114較接近芯片座110c，且與芯片座IlOc —體成型的這些第一引腳IlOa為接地 引腳。進一步而言，這些第二引腳IlOb的厚度實質(zhì)上與這些第一引腳IlOa的這些第一部 分112的厚度Tl相同，且這些第二引腳IlOb與這些第一引腳IlOa的這些第一部分112交 錯排列。換句話說，這些第二引腳IlOb與這些第一引腳IlOa的這些第二部分114交替排 列(alternately arranged)。簡言的，引腳框架110的這些第一引腳IlOa與這些第二引腳 IlOb呈多行排列且環(huán)繞芯片座IlOc配置，意即本實施例的引腳框架110的設(shè)計，可增加引 腳排列行數(shù)。芯片120配置于引腳框架110的芯片座IlOc上，且覆蓋這些第一引腳IlOa的這 些第一部分112的一部分，其中芯片座IlOc的尺寸小于芯片120的尺寸，且芯片座IlOc除 了與第一引腳IlOa的這些第一部分112的一部分共同支撐芯片120外，芯片座IlOc亦具 有散熱功效。第一焊線130連接于芯片120與這些第一引腳IlOa的這些第一部分112的 另一部分之間，使芯片120通過這些第一焊線130與這些第一引腳IlOa電性連接。在本實 施例中，四方扁平無引腳封裝100還包括多條第二焊線140。這些第二焊線140連接于芯片 120與這些第二引腳IlOb之間，使芯片120通過這些第二焊線140與這些第二引腳IlOb電 性連接。封裝膠體150包覆部分這些第一引腳110a、第二引腳110b、芯片120、這些第一焊 線130以及這些第二焊線140。
此外，本實施例的四方扁平無引腳封裝100還包括一粘著層160，此粘著層160配 置于芯片120與芯片座IlOc之間以及芯片120與這些第一引腳IlOa的這些第一部分112 之間，用以增加芯片120與芯片座IlOc及這些第一引腳IlOa之間的附著力。在本實施例 中，粘著層160的材質(zhì)為環(huán)氧樹脂(印oxy)。簡言的，由于本實施例的第一引腳IlOa的第一部分112的長度Ll大于第一引腳 IlOa的第二部分114的長度L2，且第一引腳IlOa的第一部分112的厚度Tl大于第一引腳 IlOa的第二部分114的厚度T2，因此當(dāng)?shù)谝缓妇€130連接于芯片120與第一引腳IlOa的 第一部分112之間時，除了可以減少第一焊線130的長度外，第一部分112亦可提供第一焊 線130較大的支撐力。故，本實施例的四方扁平無引腳封裝100具有較佳的可靠度。圖2A為本發(fā)明的另一實施例的一種四方扁平無引腳封裝的俯視示意圖，圖2B為 沿圖2A的線II-II的剖面示意圖，圖2C為圖2A的四方扁平無引腳封裝的一第一引腳的放 大立體示意圖。為了方便說明起見，圖2A中的芯片220與封裝膠體240皆以虛線來表示。 請同時參考圖2A、圖2B與圖2C，在本實施例中，四方扁平無引腳封裝200包括一引腳框架 210、一芯片220、多條焊線230以及一封裝膠體240。詳細而言，引腳框架210包括多個第一引腳210a與多個第二引腳210b，其中這些 第一引腳210a與第二引腳210b呈交錯排列，且引腳框架210的材質(zhì)例如是金屬。每一第 一引腳210a具有一第一部分212與一第二部分214，且每一第一部分212與相對應(yīng)的第二 部分214的交接處具有一缺口 G，其中第一部分212與第二部分214沿著一軸線R2來延伸， 且任兩相鄰的這些第二部分214之間的一第一間距Dl實質(zhì)上大于任兩相鄰的這些第一部 分212之間的一第二間距D2。每一第二引腳210b具有一第三部分216與一第四部分218， 其中第三部分216與第四部分218沿著一軸線R2’來延伸。
由于任兩相鄰的這些第二部分214之間的第一間距Dl實質(zhì)上大于任兩相鄰的這些第一部分212之間的第二間距D2，因此于單體化四方扁平無引腳封裝200的過程中，可 以防止相鄰兩第一引腳210a的第二部分214產(chǎn)生電性導(dǎo)通的現(xiàn)象，意即可防止一第二部分 214因切割過成中殘留于工具上的金屬材料連接于相鄰的另一第二部分214或一第四部分 218而產(chǎn)生電性導(dǎo)通的現(xiàn)象。故，本實施例的四方扁平無引腳封裝200具有較佳的可靠度。在本實施例中，每一第一引腳210a的第二部分214的長度L2’可大于等于50微 米，且每一第一引腳210a的第二部分214的長度L2’小于每一第一引腳210a的第一部分 212的長度Li’，其中第一部分212的長度可約為300微米。每一第二引腳210b的第三部 分216的長度L3’大于第四部分218的長度L4’，其中第二引腳210b的第四部分218的長 度可小于400微米，請參考圖2A。四方扁平無引腳封裝200的引腳框架210還包括一芯片座210c，其中這些第一引 腳210a與這些第二引腳210b環(huán)繞芯片座210b配置，且這些第二引腳210b之一的第三部 分216與芯片座210c —體成型，意即這些第二引腳210b的第三部分216相對于第四部分 218較接近芯片座210c。芯片220配置于引腳框架210的芯片座210c上。焊線230連接 于芯片220及引腳框架210之間，使芯片220通過這些焊線230與這些第一引腳210a與這 些第二引腳210b電性連接。封裝膠體240包覆芯片220及這些焊線230，并填充于這些缺 口 G與這些第一引腳210a及第二引腳210b之間。特別是，在本實施例中，每一第一引腳210a的第一部分212的一第一上表面212a 與第二部分214的一第二上表面214a實質(zhì)上共平面，且第一部分212的厚度Tl’大于第二 部分214的厚度T2’，以于第二部分214的一第二下表面214b與第一部分212相鄰第二部 分214b的第二下表面214b的一側(cè)面212b定義出一容置空間S，而封裝膠體240填充于空 置空間S內(nèi)。由于第二部分214的第二下表面214b與第一部分212的側(cè)面212b定義出一容置 空間S，且封裝膠體240填充于空置空間S內(nèi)，因此引腳框架210與封裝膠體240之間不容 易受外力而產(chǎn)生脫落(peeling)或脫層(delamination)的現(xiàn)象。換言之，本實施例的四方 扁平無引腳封裝200具有較佳的可靠度。綜上所述，本發(fā)明引腳框架是通過引腳的交錯排列，來增加引腳排列行數(shù)，換言 之，本發(fā)明的四方扁平無引腳封裝具有多行引腳排列的設(shè)計。此外，由于本發(fā)明的引腳的第 一部分的長度大于第二部分的長度，且第一部分的厚度大于第二部分的厚度，因此當(dāng)芯片 通過焊線電性連接至引腳的第一部分時，除了可以減少焊線的長度外，第一部分亦可提供 焊線較大的支撐力。故，本發(fā)明的四方扁平無引腳封裝具有較佳的可靠度。此外，由于本發(fā)明的任兩相鄰的第二部分之間的間距實質(zhì)上大于任兩相鄰的第一 部分之間的間距，因此于單體化的過程中，可以防止相鄰兩引腳的第二部分產(chǎn)生電性導(dǎo)通 的現(xiàn)象。再者，封裝膠體填充于第二部分與第一部分所定義出的空置空間內(nèi)，因此引腳框架 與封裝膠體之間不容易受外力而產(chǎn)生脫落或脫層的現(xiàn)象。故，本發(fā)明的四方扁平無引腳封 裝具有較佳的可靠度。雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的還動與潤飾，故本發(fā)明 的保護范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
一種四方扁平無引腳封裝，其特征在于包括一引腳框架，包括多個第一引腳，且各該第一引腳具有一第一部分與一第二部分，其中該第一部分與該第二部分沿著一軸線來延伸，且該第一部分的長度大于該第二部分的長度，該第一部分的厚度大于該第二部分的厚度；一芯片，配置于該引腳框架上，且覆蓋這些第一部分的一部分；多條第一焊線，連接于該芯片與這些第一部分的另一部分之間或該芯片與這些第二部分之間，使該芯片通過這些第一焊線與這些第一引腳電性連接；以及一封裝膠體，包覆部分這些第一引腳、該芯片以及這些第一焊線。
2.如權(quán)利要求1所述的四方扁平無引腳封裝，其特征在于，該引腳框架還包括多個第 二引腳，這些第二引腳的厚度實質(zhì)上與這些第一引腳的這些第一部分的厚度相同，且這些 第二引腳與這些第一引腳的這些第一部分交錯排列。
3.如權(quán)利要求2所述的四方扁平無引腳封裝，其特征在于，還包括多條第二焊線，連接于該芯片與這些第二引腳之間，使該芯片通過這些第二焊線與這 些第二引腳電性連接。
4.如權(quán)利要求2所述的四方扁平無引腳封裝，其特征在于，該引腳框架還包括一芯片 座，該芯片配置于該芯片座上，且這些第一引腳與這些第二引腳環(huán)繞該芯片座配置。
5 如權(quán)利要求4所述的四方扁平無引腳封裝，其特征在于，這些第一引腳之一的該第 一部分與該芯片座一體成型。
6.一種四方扁平無引腳封裝，其特征在于包括一引腳框架，包括多個引腳，各該引腳具有一第一部分與一第二部分，且該第一部分與 該第二部分的交接處具有一缺口，其中該第一部分與該第二部分沿著一軸線來延伸，且任 兩相鄰的這些第二部分之間的一第一間距實質(zhì)上大于任兩相鄰的這些第一部分之間的一 第二間距；一芯片，配置于該引腳框架上；多條焊線，連接于該芯片及該引腳框架之間，使該芯片通過這些焊線與這些引腳電性 連接；以及一封裝膠體，包覆該芯片及這些焊線，并填充于這些缺口與這些引腳之間。
7.如權(quán)利要求6所述的四方扁平無引腳封裝，其特征在于，各該引腳的該第一部分的 一第一上表面與該第二部分的一第二上表面實質(zhì)上共平面，且該第一部分的厚度大于該第 二部分的厚度，以于該第二部分的一第二下表面與該第一部分相鄰該第二部分的該第一下 表面的一側(cè)面定義出一容置空間，該封裝膠體填充于該空置空間內(nèi)。
8.如權(quán)利要求6所述的四方扁平無引腳封裝，其特征在于，各該引腳的該第二部分的 長度大于等于50微米且小于各該引腳的該第一部分的長度。
9.如權(quán)利要求6所述的四方扁平無引腳封裝，其特征在于，這些引腳交錯排列。
10.如權(quán)利要求6所述的四方扁平無引腳封裝，其特征在于，該引腳框架還包括一芯片 座，該芯片配置于該芯片座上，且這些引腳環(huán)繞該芯片座配置。
全文摘要
本發(fā)明公開了一種四方扁平無引腳封裝，包括一引腳框架、一芯片、多條第一焊線以及一封裝膠體。引腳框架包括多個第一引腳，且每一第一引腳具有一第一部分與一第二部分。第一部分與第二部分沿著一軸線來延伸。第一部分的長度大于第二部分的長度。第一部分的厚度大于第二部分的厚度。芯片配置于引腳框架上，且覆蓋第一部分的一部分。第一焊線連接于芯片與第一部分的另一部分之間或芯片與第二部分之間，使芯片通過第一焊線與第一引腳電性連接。封裝膠體包覆部分第一引腳、芯片以及第一焊線。
文檔編號H01L23/49GK101826499SQ20091000796
公開日2010年9月8日 申請日期2009年3月6日 優(yōu)先權(quán)日2009年3月6日
發(fā)明者張繼文, 徐岳梁 申請人:日月光半導(dǎo)體制造股份有限公司